CN102420101B - 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 - Google Patents
一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 Download PDFInfo
- Publication number
- CN102420101B CN102420101B CN 201110138065 CN201110138065A CN102420101B CN 102420101 B CN102420101 B CN 102420101B CN 201110138065 CN201110138065 CN 201110138065 CN 201110138065 A CN201110138065 A CN 201110138065A CN 102420101 B CN102420101 B CN 102420101B
- Authority
- CN
- China
- Prior art keywords
- metal
- dielectric
- layer
- groove
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，使用双层MIM电容结构及铜大马士革制造工艺，能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺并增大MIM的电容密度。本发明一种铜大马士革工艺金属-绝缘层-金属电容，有效的解决了增大了MIM电容密度的同时，能够完全兼容于互补金属氧化物半导体逻辑电路及电感的铜大马士革工艺的问题。
Description
技术领域
本发明涉及一种铜大马士革制造工艺，尤其涉及一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法。
背景技术
随着微电子产业的飞速发展要求半导体器件的特征尺寸的减小，目前，半导体后段铜制程取代铝制程成为主流工艺。在混合信号和射频电路中，开发能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺的金属-绝缘层-金属电容结构及制造流程成为必要。这不仅改善了工艺的复杂性；而且使用低电阻铜作为电极板可改善金属-绝缘层-金属电容性能。
专利US6329234，在双大马士革结构中制作单层大马士革金属-绝缘层-金属电容。专利US6670237，在单大马士革通孔结构中制作单层大马士革金属-绝缘层-金属电容。而且随着半导体尺寸的减小，必须减小金属-绝缘层-金属电容面积。这就要求必须增加金属-绝缘层-金属电容的电容密度。增加金属-绝缘层-金属电容的层数是增大电容密度的一种方式。而目前的多层金属-绝缘层-金属电容工艺无法完全兼容于互补的金属氧化物半导体逻辑电路及电感的铜大马士革工艺。
使用铜大马士革工艺制作双层金属-绝缘层-金属电容不仅增大了电容密度，改善了电容性能，而且能完全兼容于互补金属氧化物半导体逻辑电路及电感的铜大马士革工艺。
发明内容
本发明公开了一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，在改善电容性能的同时，并能够完全兼容于互补金属氧化物半导体逻辑电路及电感的铜大马士革工艺的同时，进一步提高了电容密度。
本发明的上述目的是通过以下技术方案实现的：
一种利用铜大马士革工艺制造双层金属-绝缘层-金属（Metal-Insulator-Metal，简称MIM）电容的方法，能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺并增大MIM的电容密度，其工艺方法包括如下步骤：
步骤一，在基体介电层中利用铜大马士革工艺同时形成第一金属电极沟槽及金属互连线沟槽，制作第一金属电极及金属互连线；
步骤二，淀积第一介电阻挡层覆盖所述基体介电层、第一金属电极及金属互连线，之后淀积第一介电层至第一介电阻挡层之上，刻蚀第一介电层形成第二金属电极沟槽，之后刻蚀第一介电层、第一介电阻挡层形成接触金属互连线的多个通孔，保留第二金属电极沟槽中的第一介电阻挡层，作为第一绝缘层；
步骤三，淀积金属至第二金属电极沟槽及多个通孔中；
步骤四，淀积第二介电阻挡层覆盖所述第一介电层、第二金属电极、通孔，之后淀积第二介电层至第二介电阻挡层之上，刻蚀第二介电层形成第三金属电极沟槽，之后刻蚀第二介电层、第二介电阻挡层形成接触通孔的连线沟槽与电感沟槽，同时形成连接第二金属电极的连线沟槽，保留第三金属电极沟槽中的第二介电阻挡层，作为第二绝缘层；
步骤五，淀积金属至第三金属电极沟槽及连线沟槽与电感沟槽中。
如上述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其中，所述基体介电层、第一介电阻挡层、第一介电层、第二介电阻挡层和第二介电层均是利用化学气相淀积法所淀积的。
如上述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其中，所述第一介电阻挡层与所述第二介电阻挡层的材料一致，其材料为氮化硅（SiN）。
如上述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其中，在所述基体介电层、第一介电层与第二介电层的材料为二氧化硅（SiO2）、碳氢氧化硅（SiOCH）或掺杂氟的硅玻璃（Fluorinated Silicate Glass ，简称FSG）中任意一种。
如上述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其中，在所述淀积金属至所述第一金属电极沟槽、第二金属电极沟槽、第三金属电极沟槽、金属互连线沟槽与电感沟槽、通孔之前，使用物理气相淀积法依次淀积金属阻挡层和铜籽晶层，且所述金属阻挡层可以选用氮化钽、钽、氮化钛、钛等中任意一种或多种。
如上述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其中，在淀积金属至所述第一金属电极沟槽、金属互连线沟槽中之后，在淀积金属至第二金属电极沟槽、通孔中之后，在淀积金属至第三金属电极沟槽、连线沟槽与电感沟槽中之后，均使用化学机械研磨法研磨掉多余金属。
如上述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其中，在所述第一介电层内的所述第二金属电极沟槽深度与第一介电层厚度一致。
如上述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其中，在所述第二介电层内的所述第三金属电极沟槽深度与第二介电层厚度一致。
如上述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其中，所述第二金属电极通过第一介电阻挡层、第二介电阻挡层分别与第一金属电极和第三金属电极形成双层金属-绝缘层-金属电容。
综上所述，本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法在能够改善电容性能，并能够完全兼容于互补金属氧化物半导体逻辑电路及电感的铜大马士革工艺的同时，进一步提高了电容密度。
附图说明
通过阅读参照如下附图对非限制性实施例所作的详细描述，本发明的其它特征，目的和优点将会变得更明显。
图1是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法结构的示意图；
图2是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法淀积介电层并通过大马士革工艺形成第一金属电极的示意图；
图3是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法化学气相淀积（Chemical Vapor Deposition，简称CVD）法淀积通孔介电层的示意图；
图4是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法在第一介电层中刻蚀制作第二金属电极沟槽的示意图；
图5是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法刻蚀制作通孔的示意图；
图6是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法在第一介电层淀积金属阻挡层和铜籽晶层，电镀金属铜，并化学机械研磨平坦化去除多余金属后的示意图；
图7是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法化学气相淀积沟槽介电层的示意图；
图8是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法在第二介电层中刻蚀制作第三电极沟槽的示意图；
图9是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法刻蚀制作沟槽的示意图；
图10是本发明铜大马士革工艺金属-绝缘层-金属电容在第二介电层沟槽中淀积金属阻挡层和铜籽晶层，电镀金属铜，并化学机械研磨平坦化去除多余金属后的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
实施例（一）
图1是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法结构的示意图，如图1所示，双层金属-绝缘层-金属（Metal-Insulator-Metal，简称MIM）电容包括了三层金属电极和两层金属间绝缘层的结构，显示了使用铜大马士革工艺在基体介电层4上形成第一金属电极沟槽19及金属互连线沟槽21，并淀积金属在第一金属电极沟槽19及金属互连线沟槽21中同时制作第一金属电极1及金属互连线7；淀积第一介电阻挡层9覆盖所述基体介电层4、第一金属电极1及金属互连线7，之后淀积第一介电层5至第一介电阻挡层9之上，刻蚀第一介电层5形成第二金属电极沟槽20，之后刻蚀第一介电层5、第一介电阻挡层9形成接触金属互连线7的多个通孔8，保留第二金属电极沟槽20中的第一介电阻挡层9，使其作为第一绝缘层；淀积金属至第二金属电极沟槽20及多个通孔8中，制作第二金属电极2和金属互连通孔8；淀积第二介电阻挡层11覆盖所述第一介电层5、第二金属电极2、通孔8，之后淀积第二介电层6至第二介电阻挡层11之上，刻蚀第二介电层6形成第三金属电极沟槽30，之后刻蚀第二介电层6、第二介电阻挡层11形成接触通孔8的电感沟槽10和与第二金属电极2连接的连线沟槽31，保留第三金属电极沟槽30中的第二介电阻挡层11，作为第二绝缘层；之后淀积金属至第三金属电极沟槽30及接触通孔8的电感沟槽10与第二金属电极2连接的连线沟槽31中制作第三金属电极3及沟槽连线41、沟槽电感40。
图2是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法淀积介电层并通过铜大马士革工艺形成第一金属电极的示意图，如图2所示，首先由化学气相淀积（Chemical Vapor Deposition，简称CVD）法淀积基体介电层4之后，对其基体介电层4上表面进行刻蚀制作第一金属电极沟槽19与连线沟槽21，再使用物理气相淀积（Physical Vapor Deposition，简称PVD）法淀积金属阻挡层和铜籽晶层之后，电镀金属铜，之后使用化学机械研磨使其平坦化，去除多余金属后形成第一金属电极1与金属互连线7。
图3是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法化学气相淀积（Chemical Vapor Deposition，简称CVD）法淀积通孔介电层的示意图；如图3所示，在基体介电层4上使用化学气相淀积法淀积氮化硅（SiN）形成第一介电阻挡层9与第一介电层5，由第一介电阻挡层9隔离了第一介电层5与基体介电层4。
图4是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法在第一介电层中刻蚀制作第二金属电极沟槽的示意图。如图4所示，使用刻蚀制作第二金属电极沟槽20，同时保留第二金属电极沟槽20中的第一介电阻挡层9，使其作为MIM中的第一绝缘层。
图5是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法刻蚀制作通孔的示意图；如图5所示，对第一介电层5进行刻蚀并制作成通孔8，同时打通第一介电阻挡层9接触金属互连线7。
图6是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法在第一介电层淀积金属阻挡层和铜籽晶层，电镀金属铜，并化学机械研磨平坦化去除多余金属后的示意图；如图6所示，对于已经加工过的第一介电层5进行淀积金属阻挡层和铜籽晶层，进一步的淀积金属阻挡层先于铜籽晶层，使其有效的防止铜的扩散，在填充金属之后，使用化学机械研磨，研磨掉多余金属，并形成第二金属电极2和通孔8。
图7是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法化学气相淀积沟槽介电层的示意图；如图7所示，在其第一介电层5、第二金属电极2及通孔8的表面上使用化学气相淀积法淀积氮化硅（SiN）形成第二介电阻挡层11，并在第二介电阻挡层11上淀积第二介电层6作为连线沟槽基体。
图8是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法在第二介电层中刻蚀制作第三金属电极沟槽的示意图；如图8所示，在第二介电层6中进行刻蚀制作第三金属电极沟槽30，同时保留第三金属电极沟槽30中第二介电阻挡层11作为MIM第二绝缘层。
图9是本发明一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法刻蚀制作沟槽的示意图；如图9所示，通过刻蚀第二介电层6制作与通孔8接触的连线与电感沟槽10及与第二金属电极2连接的连线沟槽31，同时连线与电感沟槽10及连线沟槽31打通第二介电阻挡层11。
图10是本发明铜大马士革工艺金属-绝缘层-金属电容在第二介电层沟槽中淀积金属阻挡层和铜籽晶层，电镀金属铜，并化学机械研磨平坦化去除多余金属后的示意图。如图10 所示使用物理气相淀积法淀积金属阻挡层（氮化钽TaN/钽Ta）和铜籽晶层之后，填充金属铜，之后使用化学机械研磨，研磨掉多余金属后，便形成第三金属电极3及沟槽连线41、沟槽电感40。进一步的，第二金属电极2通过第一介电阻挡层9、第二介电阻挡层11分别与第一金属电极1和第三金属电极3形成双层金属-绝缘层-金属电容。
综上所述，本发明公开了一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，有效的解决了增大了MIM电容密度的同时，能够完全兼容于互补金属氧化物半导体逻辑电路及电感的铜大马士革工艺的问题。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (9)
1.一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，使双层MIM电容结构及铜大马士革制造工艺，能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺并增大MIM的电容密度，其工艺方法包括如下步骤：
步骤一，在基体介电层中利用铜大马士革工艺同时形成第一金属电极沟槽及金属互连线沟槽，制作第一金属电极及金属互连线；
步骤二，淀积第一介电阻挡层覆盖所述基体介电层、第一金属电极及金属互连线，之后淀积第一介电层至第一介电阻挡层之上，刻蚀第一介电层形成第二金属电极沟槽，之后刻蚀第一介电层、第一介电阻挡层形成接触金属互连线的多个通孔，保留第二金属电极沟槽中的第一介电阻挡层，作为第一绝缘层；
步骤三，淀积金属至第二金属电极沟槽及多个通孔中；
步骤四，淀积第二介电阻挡层覆盖所述第一介电层、第二金属电极、通孔，之后淀积第二介电层至第二介电阻挡层之上，刻蚀第二介电层形成第三金属电极沟槽，之后刻蚀第二介电层、第二介电阻挡层形成接触通孔的连线沟槽与电感沟槽，同时形成连接第二金属电极的连线沟槽，保留第三金属电极沟槽中的第二介电阻挡层，作为第二绝缘层；
步骤五，淀积金属至第三金属电极沟槽及连线沟槽与电感沟槽中。
2.根据权利要求1所述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，所述基体介电层、第一介电阻挡层、第一介电层、第二介电阻挡层和第二介电层均是利用化学气相淀积法所淀积的。
3.根据权利要求1所述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，所述第一介电阻挡层与所述第二介电阻挡层的材料一致，其材料为氮化硅。
4.根据权利要求1所述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，在所述基体介电层、第一介电层与第二介电层的材料为二氧化硅、碳氢氧化硅或掺杂氟的硅玻璃中任意一种。
5.根据权利要求1所述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，在所述淀积金属至所述第一金属电极沟槽、第二金属电极沟槽、第三金属电极沟槽、金属互连线沟槽与电感沟槽、通孔之前，使用物理气相淀积法依次淀积金属阻挡层和铜籽晶层，且所述金属阻挡层可以选用氮化钽、钽、氮化钛、钛中任意一种或多种。
6.根据权利要求1所述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，在淀积金属至所述第一金属电极沟槽、金属互连线沟槽中之后，在淀积金属至第二金属电极沟槽、通孔中之后，在淀积金属至第三金属电极沟槽、连线沟槽与电感沟槽中之后，均使用化学机械研磨法研磨掉多余金属。
7.根据权利要求1所述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，在所述第一介电层内的所述第二金属电极沟槽深度与第一介电层厚度一致。
8.根据权利要求1所述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，在所述第二介电层内的所述第三金属电极沟槽深度与第二介电层厚度一致。
9.根据权利要求1所述利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法，其特征在于，所述第二金属电极通过第一介电阻挡层、第二介电阻挡层分别与第一金属电极和第三金属电极形成双层金属-绝缘层-金属电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110138065 CN102420101B (zh) | 2011-05-26 | 2011-05-26 | 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110138065 CN102420101B (zh) | 2011-05-26 | 2011-05-26 | 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102420101A CN102420101A (zh) | 2012-04-18 |
| CN102420101B true CN102420101B (zh) | 2013-08-07 |
Family
ID=45944447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110138065 Active CN102420101B (zh) | 2011-05-26 | 2011-05-26 | 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102420101B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420106B (zh) * | 2011-06-15 | 2013-12-04 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 |
| CN104201148A (zh) * | 2014-07-31 | 2014-12-10 | 上海华力微电子有限公司 | 一种在低k介电层中形成孔隙的方法 |
| CN105824452B (zh) * | 2015-01-27 | 2019-03-01 | 群创光电股份有限公司 | 触控显示装置 |
| CN105304616B (zh) * | 2015-10-12 | 2018-11-16 | 上海华虹宏力半导体制造有限公司 | Mim电容及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1437202A (zh) * | 2002-02-05 | 2003-08-20 | 台湾积体电路制造股份有限公司 | 高密度堆叠金属电容元件的制造方法 |
| CN101174585A (zh) * | 2006-11-03 | 2008-05-07 | 东部高科股份有限公司 | 具有镶嵌式mim型电容的半导体器件的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532455B1 (ko) * | 2003-07-29 | 2005-11-30 | 삼성전자주식회사 | Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법 |
| KR100572828B1 (ko) * | 2003-12-31 | 2006-04-24 | 동부아남반도체 주식회사 | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 |
| US20070057305A1 (en) * | 2005-09-13 | 2007-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor integrated into the damascene structure and method of making thereof |
-
2011
- 2011-05-26 CN CN 201110138065 patent/CN102420101B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1437202A (zh) * | 2002-02-05 | 2003-08-20 | 台湾积体电路制造股份有限公司 | 高密度堆叠金属电容元件的制造方法 |
| CN101174585A (zh) * | 2006-11-03 | 2008-05-07 | 东部高科股份有限公司 | 具有镶嵌式mim型电容的半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102420101A (zh) | 2012-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10153338B2 (en) | Method of manufacturing a capacitor | |
| CN103579181B (zh) | 混合互连设计及其形成方法 | |
| CN102163566B (zh) | 在具有三维堆叠结构的晶片中形成焊盘的方法 | |
| CN101819922A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN101789390A (zh) | 硅导通孔的制造方法与硅导通孔结构 | |
| CN102420101B (zh) | 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 | |
| US20160300794A1 (en) | Stress Reduction Apparatus | |
| CN102420107B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN102420102B (zh) | 一种形成mim电容器结构的方法及mim电容器 | |
| US8609530B2 (en) | Method for forming a three-dimensional structure of metal-insulator-metal type | |
| CN102420108B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN102779782A (zh) | 双大马士革浅冗余金属制备工艺 | |
| US20070132061A1 (en) | MIM capacitor in a copper damascene interconnect | |
| CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| US20060189090A1 (en) | Method for fabricating a metal-insulator-metal capacitor | |
| US20120025347A1 (en) | Method of forming a MIM capacitor | |
| CN102420103B (zh) | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 | |
| US20030113974A1 (en) | Stacked metal-insulator-metal capacitor structures in between interconnection layers | |
| CN103022000B (zh) | 平面电感器及其制造方法、半导体器件及其制造方法 | |
| CN102339790A (zh) | 半导体器件制作方法 | |
| CN102129960A (zh) | 电容器制作方法 | |
| CN105097768A (zh) | 电容器结构及其制造方法 | |
| CN216773244U (zh) | Mim电容 | |
| CN102969271A (zh) | 半导体器件及其制作方法 | |
| CN102420106B (zh) | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |