CN102420105B - 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 - Google Patents
铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 Download PDFInfo
- Publication number
- CN102420105B CN102420105B CN 201110150721 CN201110150721A CN102420105B CN 102420105 B CN102420105 B CN 102420105B CN 201110150721 CN201110150721 CN 201110150721 CN 201110150721 A CN201110150721 A CN 201110150721A CN 102420105 B CN102420105 B CN 102420105B
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- electrode
- dielectric
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构,通过双大马士革工艺制作逻辑电路;双层金属-绝缘层-金属包括三层金属电极和两层金属间绝缘层;与金属互连线同时用大马士革工艺在基体介电层上制作第一金属电极;单独制作第二金属电极,去除第二电极沟槽内第一介电阻挡层,重新淀积制作第一绝缘层;第三金属电极与逻辑电路双大马士革结构同时制作,去除第三电极沟槽内第二介电阻挡层,重新淀积制作第二绝缘层,本发明能够增大金属-绝缘层-金属电容密度,并能够完全兼容逻辑电路的铜双大马士革工艺。
Description
技术领域
本发明涉及一种铜大马士革工艺,尤其涉及一种铜大马士革工艺金属-绝缘层-金属(Metal-Insulator-Metal,简称MIM)电容制造工艺及结构。
背景技术
随着半导体器件特征尺寸的减小,半导体后段铜制程取代铝制程成为主流工艺。在混合信号和射频电路中,开发能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺的MIM电容结构及制造流程成为必要。这不仅改善了工艺的复杂性;而且使用低电阻铜作为电极板可改善MIM电容性能。
专利US6329234,铜工艺兼容CMOS金属绝缘层金属电容器的结构及工艺流程,其所采用的技术方案是在双大马士革结构中制作单层大马士革MIM电容。
专利US6670237,铜工艺兼容CMOS金属绝缘层金属电容器的结构及工艺流程,其所采用的技术方案是在单大马士革通孔结构中制作单层大马士革MIM电容。
而且随着半导体尺寸的减小,必须减小MIM电容面积。这就要求必须增加电容密度。
本发明提出的双层MIM电容结构及铜大马士革制造工艺,能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺,并增大MIM电容密度。
发明内容
本发明公开了一种铜大马士革工艺金属-绝缘层-金属电容结构及制造方法,能够完全兼容CMOS逻辑电路及电感的的铜大马士革工艺,并增大MIM电容密度。
本发明的上述目的是通过以下技术方案实现的:
一种铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,
形成一基体介电层,通过大马士革工艺在基体上形成第一电极沟槽和金属互连线沟槽,并制作第一电极和金属互连线;
在基体介电层上依次淀积第一介电阻挡层和第一介电层;
光刻形成第二电极沟槽图形,刻蚀第一介电层、第一介电阻挡层形成第二电极沟槽,使所述第二电极沟槽的底部接触所述第一电极;
在所述第一介电层上以及所述第二电极沟槽中淀积形成第一绝缘层,使所述第一绝缘层覆盖所述第一介电层及所述第二电极沟槽;
在覆盖有所述第一绝缘层的第二电极沟槽中淀积形成金属阻挡层和铜籽晶层,并填充金属铜,之后进行化学机械研磨平坦化,以去除多余金属,以形成第二电极;
依次在所述第二电极和所述第一介电层上淀积第二介电阻挡层和第二介电层;
光刻形成第三电极沟槽图形,刻蚀第二介电层、第二介电阻挡层形成第三电极沟槽,使所述第三电极沟槽的底部接触所述第二电极;
淀积形成第二绝缘层,使所述第二绝缘层覆盖所述第二介电层及所述第三电极沟槽;
通过双大马士革先通孔后沟槽或先沟槽后通孔工艺光刻和刻蚀制作通孔、第一连线沟槽和第二连线沟槽,使所述通孔穿过所述第一介电层以及所述第一介电阻挡层,连接所述金属互连线;使所述第一连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二介电阻挡层,连接所述通孔;使所述第二连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二介电阻挡层,连接所述第二电极;
在所述通孔、第一连线沟槽、第二连线沟槽、第三电极沟槽中淀积形成金属阻挡层和铜籽晶层,并填充金属铜,之后进行化学机械研磨平坦化,以去除多余金属,形成第三电极、通孔连线、第一沟槽连线和第二沟槽连线。
如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,所述大马士革工艺具体为:通过光刻和刻蚀在基体介电层上形成第一电极沟槽以及金属互连线沟槽,淀积金属阻挡层和铜籽晶层;在第一电极沟槽以及金属互连线沟槽中填充金属铜;化学机械研磨平坦化,去除多余金属,形成第一电极和金属互连线。
如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,通过化学气相淀积形成所述基体介电层、所述第一介电层、所述第二介电层、所述第一介电阻挡层以及所述第二介电阻挡层。
如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,淀积所述基体介电层、所述第一介电层、所述第二介电层的材料从SiO2、SiOCH、FSG等中选取。
如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,淀积所述第一介电阻挡层、所述第二介电阻挡层的材料均从SIN、SiCN等中选取。
如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,通过物理气相淀积形成所述金属阻挡层和铜籽晶层。
如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,淀积所述金属阻挡层材料为TaN或Ta。
如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,通过化学气相淀积或原子层淀积保型的可防铜扩散介电层,以形成所述第一绝缘层以及所述第二绝缘层。
如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其中,所述可防铜扩散介电层常采用氮化硅。
如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其中,通过化学气相淀积或原子层淀积双层介电层以形成所述第一绝缘层和所述第二绝缘层。
如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其中,使用SiN层和SiO2层作为双层介电层,或使用SiN层和高介电常数材料层作为双层介电层。
如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其中,所述高介电常数材料采用HfO、ZrO、AlO、LaO等。
如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其中,淀积第二绝缘层后淀积一层可导电金属保护层,以避免后续的所述双大马士革制程对所述第二绝缘层的损伤。
如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其中,所述可导电金属保护层从物理气相淀积或化学气相淀积TiN、Ti、TaN、Ta等中选取。
如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其中,所述可导电金属保护层可在所述双大马士革工艺刻蚀形成通孔和沟槽后湿法去除,也可以在后续的所述化学机械研磨去除多余金属过程中去除多余的可导电金属保护层。
一种铜大马士革工艺金属-绝缘层-金属电容的结构,其中,
一基底上覆盖有一基体介电层,所述基体介电层的上表面上设有第一电极沟槽以及金属互连线沟槽,所述第一电极沟槽以及所述金属互连线沟槽内表面均覆盖有金属阻挡层,且所述第一电极沟槽及所述金属互连线沟槽内填充金属铜,分别作为第一电极和金属互连线;
所述基体介电层上依次设有一第一介电阻挡层和一第一介电层,所述第一介电层上开设有第二电极沟槽及通孔,所述第二电极沟槽穿过所述第一介电层以及所述第一介电阻挡层止于所述第一电极,所述通孔穿过所述第一介电层及所述第一介电阻挡层止于所述金属互连线,所述第二电极沟槽内表面依次覆盖有一第一绝缘层和金属阻挡层,且所述第二电极沟槽内填充金属铜为第二电极;所述通孔内壁及底部设有金属阻挡层,且所述通孔内均填充金属铜为通孔连线;
所述第一介电层上依次设有一第二介电阻挡层以及一第二介电层,所述第二介电层上设有第三电极沟槽、第一连线沟槽以及第二连线沟槽,所述第三电极沟槽穿过所述第二介电层以及所述第二介电阻挡层止于所述第二电极,所述第一连线沟槽穿过所述第二介电层以及所述第二介电阻挡层止于所述通孔连线,所述第二连线沟槽穿过所述第二介电层以及所述第二介电阻挡层止于所述第二电极;所述第三电极沟槽内表面依次覆盖有一第二绝缘层和金属阻挡层,且所述第三电极沟槽内填充金属铜为第三电极;所述第一连线沟槽的底部与所述通孔连线具有相连通部,所述第一连线沟槽的内壁除去所述相连通部之外的部分均覆盖有金属阻挡层,且所述第一连线沟槽内填充有金属铜为第一沟槽连线;所述第二连线沟槽内壁覆盖有金属阻挡层,且所述第二连线沟槽内填充有金属铜为第二沟槽连线。
综上所述,由于采用了上述技术方案,本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构,通过双大马士革工艺制作逻辑电路;双层金属-绝缘层-金属包括三层金属电极和两层金属间绝缘层;与金属互连线同时用大马士革工艺在基体介电层上制作第一金属电极;单独制作第二金属电极,去除第二电极沟槽内第一介电阻挡层,重新淀积制作第一绝缘层;第三金属电极与逻辑电路双大马士革结构同时制作,去除第三电极沟槽内第二介电阻挡层,重新淀积制作第二绝缘层,本发明能够增大金属-绝缘层-金属电容密度,并能够完全兼容逻辑电路的铜双大马士革工艺。
附图说明
图1是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的形成第一电极和金属互连线后的结构示意图;
图2是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的淀积第一介电阻挡层和第一介电层后的结构示意图;
图3是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的光刻和刻蚀形成第二电极沟槽后的结构示意图;
图4是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的完成第一绝缘层的淀积后的结构示意图;
图5是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的形成第二电极后的结构示意图;
图6是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的淀积形成第二介电阻挡层和第二介电层后的结构示意图;
图7是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的光刻和刻蚀形成第三电极沟槽后的结构示意图;
图8是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的淀积形成第二绝缘层后的结构示意图;
图9是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的光刻和刻蚀形成通孔、第一连线沟槽和第二连线沟槽后的结构示意图;
图10是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的形成第三电极、通孔连线、第一沟槽连线、第二沟槽连线后的结构示意图;
图11是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的电路示意图。
具体实施方式
下面结合附图对本发明的具体实方式作进一步的说明:
一种铜大马士革工艺金属-绝缘层-金属电容制造方法,其中,
图1是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的形成第一电极和金属互连线后的结构示意图,请参见图1通过大马士革工艺在基体介电层101上光刻刻蚀形成第一电极沟槽3011和金属互连线沟槽4011,淀积金属阻挡层801和铜籽晶层,电镀填充金属铜,化学机械研磨平坦化去除多余金属,制作第一电极301和金属互连线401;
图2是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的淀积第一介电阻挡层和第一介电层后的结构示意图,请参见图2,在基体介电层上依次淀积第一介电阻挡层201和第一介电层102,由于第一电极301以及金属互连线401均形成在基体介电层内,故在第一介电阻挡层201和第一介电层102在覆盖基体介电层的过程中将第一电极301以及金属互连线401同时覆盖;
图3是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的光刻和刻蚀形成第二电极沟槽后的结构示意图,请参见图3,光刻形成第二电极沟槽3021图形,刻蚀第一介电层102、第一介电阻挡层201形成第二电极沟槽3021,使所述第二电极沟槽3021的底部接触所述第一电极301;
图4是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的完成第一绝缘层的淀积后的结构示意图,请参见图4,在所述第一介电层102上以及所述第二电极沟槽3021中淀积形成第一绝缘层3022,使所述第一绝缘层3022覆盖所述第一介电层102及所述第二电极沟槽3021,第一绝缘层3022覆盖第一介电层102的上表面和第二电极沟槽3021的内壁;
图5是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的形成第二电极后的结构示意图,请参见图5,在覆盖有所述第一绝缘层3022的第二电极沟槽3021中淀积形成金属阻挡层801和铜籽晶层,并电镀填充金属铜,之后进行化学机械研磨平坦化,以去除多余金属,形成第二电极302,使第二电极302的上表面与第一介电层102的上表面在同一平面内,其中,淀积金属阻挡层801和铜籽晶层的过程中,在第一介电层102上表面的第一绝缘层3022上同样会淀积形成金属阻挡层801和铜籽晶层,通过进行化学机械研磨平坦化的工艺步骤,第一介电层102上覆盖的第一绝缘层3022、金属阻挡层801和铜籽晶层会被同时去除,无需增加额外的工艺步骤;
图6是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的淀积形成第二介电阻挡层和第二介电层后的结构示意图,请参见图6,依次在所述第二电极302和所述第一介电层102上淀积第二介电阻挡层202和第二介电层103,其中,由于第二电极302形成在第一介电层102内,故在第二介电阻挡层202以及第二介电层103覆盖第一介电层102之后,第二电极302也同时被第二介电阻挡层202和第二介电层103覆盖;
图7是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的光刻和刻蚀形成第三电极沟槽后的结构示意图,请参见图7,光刻形成第三电极沟槽3031图形,刻蚀第二介电层103、第二介电阻挡层202形成第三电极沟槽3031,第三电极沟槽3031的穿过第二介电层103和第二介电阻挡层202,使所述第三电极沟槽3031的底部接触所述第二电极302;
图8是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的淀积形成第二绝缘层后的结构示意图,请参见图8,淀积形成第二绝缘层3032,使所述第二绝缘层3032覆盖所述第二介电层103及所述第三电极沟槽3031,第二绝缘层3032覆盖第二介电层103的上表面和第三电极沟槽3031的内壁;
图9是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的光刻和刻蚀形成通孔、第一连线沟槽和第二连线沟槽后的结构示意图,请参见图9,通过双大马士革先通孔后沟槽或先沟槽后通孔工艺光刻和刻蚀制作通孔4021、第一连线沟槽4031和第二连线沟槽5011,其中,使所述通孔4021穿过所述第一介电层102以及所述第一介电阻挡层201,连接所述金属互连线401;第一连线沟槽4031和第二连线沟槽5011是刻蚀第二绝缘层3032、第二介电层103、第二介电阻挡层202形成的,并使所述第一连线沟槽4031穿过所述第二绝缘层3032、所述第二介电层103以及所述第二介电阻挡层202,连接所述通孔4021;使所述第二连线沟槽5011穿过所述第二绝缘层3032、所述第二介电层103以及所述第二介电阻挡层202,连接所述第二电极302;
在淀积所述第二绝缘层3032后,为避免后续的制作所述通孔4021、第一连线沟槽4031及第二连线沟槽5011的双大马士革制程对所述第二绝缘层3032的损伤,可淀积一层可导电金属保护层,如物理气相淀积或化学气相淀积TiN、Ti、TaN、Ta等;所述可导电金属保护层可在所述双大马士革工艺刻蚀形成所述通孔4021、第一连线沟槽4031及第二连线沟槽5011后湿法去除,也可以在后续的化学机械研磨去除多余金属过程中去除多余的可导电金属保护层;
图10是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的形成第三电极、通孔连线、第一沟槽连线、第二沟槽连线后的结构示意图,请参见图10,在所述通孔4021、第一连线沟槽4031、第二连线沟槽5011、第三电极沟槽3031中淀积形成金属阻挡层801和铜籽晶层,并填充金属铜,之后进行化学机械研磨平坦化,以去除多余金属,形成第三电极303、通孔连线402、第一沟槽连线403和第二沟槽连线501,其中,进行金属阻挡层801和铜籽晶层的淀积的过程中,金属阻挡层801和铜籽晶层会覆盖在通孔4021、第一连线沟槽4031、第二连线沟槽5011的内壁上,并覆盖在第三电极沟槽3031内的第二绝缘层3032上,同时也会覆盖在第二介电层103上覆盖的第二绝缘层3032上,在化学机械研磨平坦化的过程中,会将第二绝缘层3032和覆盖在第二绝缘层3032上的金属阻挡层801和铜籽晶层同时去除。
本发明中的第一电极301的厚度与第一金属互连线401的深度相当,第三电极303的厚度与第二沟槽连线501的深度和第一沟槽连线403的深度相当,通孔连线402的深度与第二电极302的厚度相当。
本发明中通过化学气相淀积(CVD)形成所述基体介电层、所述第一介电层102、所述第二介电层103、所述第一介电阻挡层201以及所述第二介电阻挡层202。
本发明中淀积所述基体介电层101、第一介电层102及所述第二介电层103的材料从SiO2、SiOCH、FSG等中选取。
本发明中淀积所述第一介电阻挡层201及所述第二介电阻挡层202材料从SiN、SiCN等中选取。
本发明中通过物理气相淀积形成所述金属阻挡层801和铜籽晶层。
本发明中淀积所述金属阻挡层材料为TaN或Ta。
本发明中通过化学气相淀积或原子层淀积保型的可防铜扩散介电层,以形成所述第一绝缘层3022以及所述第二绝缘层3032。
本发明中所述可防铜扩散介电层常采用保型的氮化硅。
本发明中通过化学气相淀积或原子层淀积双层介电层以形成所述第一绝缘层3022和所述第二绝缘层3032。
本发明中使用SiN层和SiO2层作为双层介电层,或使用SiN层和高介电常数材料层作为双层介电层。
本发明中所述高介电常数材料采用HfO、ZrO、AlO、LaO等。
本发明中淀积第二绝缘层后淀积一层可导电金属保护层,以避免后续的所述双大马士革制程对所述第二绝缘层的损伤。
本发明中所述可导电金属保护层从物理气相淀积或化学气相淀积TiN、Ti、TaN、Ta等中选取。
本发明中所述可导电金属保护层可在所述双大马士革工艺刻蚀形成通孔和沟槽后湿法去除,也可以在后续的所述化学机械研磨去除多余金属过程中去除多余的可导电金属保护层。
图10是本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构的形成第三电极、通孔连线、第一沟槽连线、第二沟槽连线后的结构示意图,请参见图10,一种铜大马士革工艺金属-绝缘层-金属电容的结构,其中,
一基底上覆盖有一基体介电层101,所述基体介电层101的上表面上设有第一电极沟槽3011以及金属互连线沟槽4011,所述第一电极沟槽3011以及所述金属互连线沟槽4011内表面均覆盖有金属阻挡层801,且所述第一电极沟槽3011及所述金属互连线沟槽4011内填充金属铜,分别作为第一电极301和金属互连线401;
所述基体介电层101上依次设有一第一介电阻挡层201和一第一介电层102,所述第一介电层102上开设有第二电极沟槽3021及通孔4021,所述第二电极沟槽3021穿过所述第一介电层102以及所述第一介电阻挡层201止于所述第一电极301,所述通孔4021穿过所述第一介电层102及所述第一介电阻挡层201止于所述金属互连线401,所述第二电极沟槽3021内表面依次覆盖有一第一绝缘层3022和金属阻挡层801,且所述第二电极沟槽3021内填充有金属铜为第二电极302;所述通孔4021内壁及底部设有金属阻挡层801,且所述通孔4021内均填充有金属铜为通孔连线402;
所述第一介电层102上依次设有一第二介电阻挡层202以及一第二介电层103,所述第二介电层103上设有第三电极沟槽3031、第一连线沟槽4031以及第二连线沟槽5011,所述第三电极沟槽3031穿过所述第二介电层103以及所述第二介电阻挡层202止于所述第二电极302,所述第一连线沟槽4031穿过所述第二介电层103以及所述第二介电阻挡层202止于所述通孔连线402,所述第二连线沟槽5011穿过所述第二介电层103以及所述第二介电阻挡层202止于所述第二电极302;所述第三电极沟槽3031内表面依次覆盖有一第二绝缘层3032和金属阻挡层801,且所述第三电极沟槽3031内填充有金属铜为第三电极303;所述第一连线沟槽4031的底部与所述通孔连线402具有相连通部,所述第一连线沟槽4031的内壁除去所述相连通部之外的部分均覆盖有金属阻挡层801,且所述第一连线沟槽4031内填充有金属铜为第一沟槽连线403;所述第二连线沟槽5011内壁覆盖有金属阻挡层801,且所述第二连线沟槽5011内填充有金属铜为第二沟槽连线501。
本发明所公开的结构中的第一电极301的厚度与第一金属互连线401的深度相当;第三电极303的厚度与第二沟槽连线501的深度和第一沟槽连线403的深度相当,通孔连线402的深度与第二电极302的厚度相当。
图11是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的电路示意图,请参见图11,通过本发明提供的工艺和结构制造出金属-绝缘层-金属电容,形成的电容有两个,第一电极301和第二电极302之间设有一电容,第三电极303与第二电极302之间同样设有一电容。
本发明所公开的结构和工艺步骤是在单层金属层内制作多层金属-绝缘层-金属电容,当然本发明并不仅仅局限于单层金属,本发明所公开的方法和结构也同样适用于多层金属内制作更多层的金属-绝缘层-金属电容。
综上所述,由于采用了上述技术方案,本发明铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构,通过双大马士革工艺制作逻辑电路;双层金属-绝缘层-金属包括三层金属电极和两层金属间绝缘层;与金属互连线同时用大马士革工艺在基体介电层上制作第一金属电极;单独制作第二金属电极,去除第二电极沟槽内第一介电阻挡层,重新淀积制作第一绝缘层;第三金属电极与逻辑电路双大马士革结构同时制作,去除第三电极沟槽内第二介电阻挡层,重新淀积制作第二绝缘层,本发明能够增大金属-绝缘层-金属电容密度,并能够完全兼容逻辑电路的铜双大马士革工艺。
以上对本发明的具体实施例进行了详细描述,但其只是作为范例,本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言,任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此,在不脱离本发明的精神和范围下所作的均等变换和修改,都应涵盖在本发明的范围内。
Claims (16)
1.一种铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,
形成一基体介电层,通过大马士革工艺在基体上形成第一电极沟槽和金属互连线沟槽,并制作第一电极和金属互连线;
在基体介电层上依次淀积第一介电阻挡层和第一介电层;
光刻形成第二电极沟槽图形,刻蚀第一介电层、第一介电阻挡层形成第二电极沟槽,使所述第二电极沟槽的底部接触所述第一电极;
在所述第一介电层上以及所述第二电极沟槽中淀积形成第一绝缘层,使所述第一绝缘层覆盖所述第一介电层及所述第二电极沟槽;
在覆盖有所述第一绝缘层的第二电极沟槽中淀积形成金属阻挡层和铜籽晶层,并填充金属铜,之后进行化学机械研磨平坦化,以去除多余金属,以形成第二电极;
依次在所述第二电极和所述第一介电层上淀积第二介电阻挡层和第二介电层;
光刻形成第三电极沟槽图形,刻蚀第二介电层、第二介电阻挡层形成第三电极沟槽,使所述第三电极沟槽的底部接触所述第二电极;
淀积形成第二绝缘层,使所述第二绝缘层覆盖所述第二介电层及所述第三电极沟槽;
通过双大马士革先通孔后沟槽或先沟槽后通孔工艺光刻和刻蚀制作通孔、第一连线沟槽和第二连线沟槽,使所述通孔穿过所述第一介电层以及所述第一介电阻挡层,连接所述金属互连线;使所述第一连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二介电阻挡层,连接所述通孔;使所述第二连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二介电阻挡层,连接所述第二电极;
在所述通孔、第一连线沟槽、第二连线沟槽、第三电极沟槽中淀积形成金属阻挡层和铜籽晶层,并填充金属铜,之后进行化学机械研磨平坦化,以去除多余金属,形成第三电极、通孔连线、第一沟槽连线和第二沟槽连线。
2.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,所述大马士革工艺具体为:通过光刻和刻蚀在基体介电层上形成第一电极沟槽以及金属互连线沟槽,淀积金属阻挡层和铜籽晶层;在第一电极沟槽以及金属互连线沟槽中填充金属铜;化学机械研磨平坦化,去除多余金属,形成第一电极和金属互连线。
3.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,通过化学气相淀积形成所述基体介电层、所述第一介电层、所述第二介电层、所述第一介电阻挡层以及所述第二介电阻挡层。
4.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,淀积所述基体介电层、所述第一介电层、所述第二介电层的材料从SiO2、SiOCH、FSG中选取。
5.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,淀积所述第一介电阻挡层、所述第二介电阻挡层的材料均从SiN、SiCN中选取。
6.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,通过物理气相淀积形成所述金属阻挡层和铜籽晶层。
7.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,淀积所述金属阻挡层材料为TaN或Ta。
8.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,通过化学气相淀积或原子层淀积保型的可防铜扩散介电层,以形成所述第一绝缘层以及所述第二绝缘层。
9.根据权利要求8所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其特征在于,所述可防铜扩散介电层常采用氮化硅。
10.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其特征在于,通过化学气相淀积或原子层淀积双层介电层以形成所述第一绝缘层和所述第二绝缘层。
11.根据权利要求10所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其特征在于,使用SiN层和SiO2层作为双层介电层,或使用SiN层和高介电常数材料层作为双层介电层。
12.根据权利要求11所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法,其特征在于,所述高介电常数材料采用HfO、ZrO、AlO、LaO。
13.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,淀积第二绝缘层后淀积一层可导电金属保护层,以避免后续的所述双大马士革制程对所述第二绝缘层的损伤。
14.根据权利要求13所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,所述可导电金属保护层从物理气相淀积或化学气相淀积TiN、Ti、TaN、Ta中选取。
15.根据权利要求13所述的铜大马士革工艺金属-绝缘层-金属电容制造方法,其特征在于,所述可导电金属保护层可在所述双大马士革工艺刻蚀形成通孔和沟槽后湿法去除,也可以在后续的所述化学机械研磨去除多余金属过程中去除多余的可导电金属保护层。
16.一种铜大马士革工艺金属-绝缘层-金属电容的结构,其特征在于,
一基底上覆盖有一基体介电层,所述基体介电层的上表面上设有第一电极沟槽以及金属互连线沟槽,所述第一电极沟槽以及所述金属互连线沟槽内表面均覆盖有金属阻挡层,且所述第一电极沟槽及所述金属互连线沟槽内填充金属铜,分别作为第一电极和金属互连线;
所述基体介电层上依次设有一第一介电阻挡层和一第一介电层,所述第一介电层上开设有第二电极沟槽及通孔,所述第二电极沟槽穿过所述第一介电层以及所述第一介电阻挡层止于所述第一电极,所述通孔穿过所述第一介电层及所述第一介电阻挡层止于所述金属互连线,所述第二电极沟槽内表面依次覆盖有一第一绝缘层和金属阻挡层,且所述第二电极沟槽内填充有金属铜为第二电极;所述通孔内壁及底部设有金属阻挡层,且所述通孔内均填充有金属铜为通孔连线;
所述第一介电层上依次设有一第二介电阻挡层以及一第二介电层,所述第二介电层上设有第三电极沟槽、第一连线沟槽及第二连线沟槽,所述第三电极沟槽穿过所述第二介电层以及所述第二介电阻挡层止于所述第二电极,所述第一连线沟槽穿过所述第二介电层以及所述第二介电阻挡层止于所述通孔连线,所述第二连线沟槽穿过所述第二介电层以及所述第二介电阻挡层止于所述第二电极;所述第三电极沟槽内表面依次覆盖有一第二绝缘层和金属阻挡层,且所述第三电极沟槽内填充有金属铜为第三电极;所述第一连线沟槽的底部与所述通孔连线具有相连通部,所述第一连线沟槽的内壁除去所述相连通部之外的部分均覆盖有金属阻挡层,且所述第一连线沟槽内填充有金属铜为第一沟槽连线;所述第二连线沟槽内壁覆盖有金属阻挡层,且所述第二连线沟槽内填充有金属铜为第二沟槽连线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110150721 CN102420105B (zh) | 2011-06-07 | 2011-06-07 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110150721 CN102420105B (zh) | 2011-06-07 | 2011-06-07 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102420105A CN102420105A (zh) | 2012-04-18 |
CN102420105B true CN102420105B (zh) | 2013-09-11 |
Family
ID=45944451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110150721 Active CN102420105B (zh) | 2011-06-07 | 2011-06-07 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102420105B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102420108B (zh) * | 2011-06-15 | 2013-06-05 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
CN102881673B (zh) * | 2012-09-27 | 2017-06-06 | 上海集成电路研发中心有限公司 | 一种铜大马士革结构及其制造方法 |
US10128327B2 (en) * | 2014-04-30 | 2018-11-13 | Stmicroelectronics, Inc. | DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6413815B1 (en) * | 2001-07-17 | 2002-07-02 | Macronix International Co., Ltd. | Method of forming a MIM capacitor |
CN1893080A (zh) * | 2005-06-30 | 2007-01-10 | 株式会社东芝 | 具有mim电容器的半导体装置及其制造方法 |
CN101315932A (zh) * | 2007-05-31 | 2008-12-03 | 罗姆股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4893304B2 (ja) * | 2004-04-14 | 2012-03-07 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2011
- 2011-06-07 CN CN 201110150721 patent/CN102420105B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6413815B1 (en) * | 2001-07-17 | 2002-07-02 | Macronix International Co., Ltd. | Method of forming a MIM capacitor |
CN1893080A (zh) * | 2005-06-30 | 2007-01-10 | 株式会社东芝 | 具有mim电容器的半导体装置及其制造方法 |
CN101315932A (zh) * | 2007-05-31 | 2008-12-03 | 罗姆股份有限公司 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102420105A (zh) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10153338B2 (en) | Method of manufacturing a capacitor | |
CN103579181A (zh) | 混合互连设计及其形成方法 | |
US10290576B2 (en) | Stress reduction apparatus with an inverted cup-shaped layer | |
CN102881638B (zh) | 一种带有空气间隙的大马士革工艺 | |
CN101819922A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
CN101789390A (zh) | 硅导通孔的制造方法与硅导通孔结构 | |
CN102420107B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
CN101989621B (zh) | Mim电容器及其制造方法 | |
CN104576764A (zh) | 一种集成无源器件及其制造方法 | |
US20140159202A1 (en) | Method for forming a three-dimensional structure of metal-insulator-metal type | |
CN102446823A (zh) | 一种大马士革制造工艺 | |
CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
CN102420108B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
CN103187241B (zh) | 改善mim电容器制作中电弧放电缺陷的方法 | |
CN102420101B (zh) | 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 | |
CN101783286A (zh) | 结构为金属-绝缘体-金属的电容器制造方法 | |
CN102779782A (zh) | 双大马士革浅冗余金属制备工艺 | |
KR100881488B1 (ko) | Mim 캐패시터를 갖는 반도체 소자 및 그의 제조방법 | |
US7169680B2 (en) | Method for fabricating a metal-insulator-metal capacitor | |
CN102420103B (zh) | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 | |
CN102446915B (zh) | 一种金属—绝缘层—金属电容结构的制造工艺 | |
US20090051034A1 (en) | Semiconductor device and method for the same | |
KR20100041220A (ko) | 적층형의 고집적도 mim 커패시터 구조 및 mim 커패시터 제조방법 | |
CN102420106B (zh) | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 | |
CN102339793A (zh) | 一种半导体器件制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |