CN103187241B - 改善mim电容器制作中电弧放电缺陷的方法 - Google Patents

改善mim电容器制作中电弧放电缺陷的方法 Download PDF

Info

Publication number
CN103187241B
CN103187241B CN201110457616.8A CN201110457616A CN103187241B CN 103187241 B CN103187241 B CN 103187241B CN 201110457616 A CN201110457616 A CN 201110457616A CN 103187241 B CN103187241 B CN 103187241B
Authority
CN
China
Prior art keywords
layer
mim capacitor
arc discharge
photo
improve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110457616.8A
Other languages
English (en)
Other versions
CN103187241A (zh
Inventor
韩亮
张冠群
李志超
张继伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110457616.8A priority Critical patent/CN103187241B/zh
Publication of CN103187241A publication Critical patent/CN103187241A/zh
Application granted granted Critical
Publication of CN103187241B publication Critical patent/CN103187241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种改善MIM电容器制作中电弧放电缺陷的方法，在制造MIM电容器之前，先将金属层间介质层中用于光刻对准或测量的光刻标记沟槽填平，从而消除了尖端放电的产生的条件，使得在金属层间介质层以及填平的光刻标记沟槽上方制造MIM电容器的过程中，避免了上电极层的电弧放电缺陷，提高了半导体集成电路的良率。

Description

改善MIM电容器制作中电弧放电缺陷的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种改善MIM电容器制作中电弧放电缺陷的方法。
背景技术
金属-绝缘体-金属(metal-insulator-metal，MIM)电容器，具有较低的RC值以及能保持较稳定的工作电压等优点，在超大规模集成电路(VLSI，Very LargeScale Integratedcircuites)中得到广泛应用。
随着半导体技术的迅猛发展，器件特征尺寸不断缩小，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，器件之间的连接大量采用多层互连结构，其中多个互连金属层互相堆叠，并且层间绝缘层置于其间，然后在层间绝缘层中形成互连沟槽和连接孔，并用导电材料例如铜、钨填充所述互连沟槽和连接孔，以形成互连多层金属层的互连金属导线。在高端工艺中，由于互连层为金属互连结构，多层互连结构的各个金属层和层间电介质也构成了许多电容，这些电容中即包括在形成多层互连结构时形成的金属引线之间、金属层与层间电介质之间的杂散电容，也包括互连金属和绝缘层之间形成的电容。由于互连层的导体为金属结构，因此在互连层之间形成的电容主要采用具有金属-绝缘体-金属结构的MIM电容器。因为金属-绝缘体-金属电容器具有较低的接点阻抗，故其RC值较低，常用于要求高速的集成电路中，其也常见于类比电路、混合电路等不同应用中。
图1所示为现有技术中配合铜制程制造的一种MIM电容器的结构示意图，该MIM电容器包括：作为MIM电容器的下电极层(或下极板)的第二互连金属层141、极间介电质(PEOX)以及上电极层(或上极板)142。该电容器的形成过程包括：首先，在第一互连金属层(即M1)10上方形成金属层间介质层(IMD)11，在金属层间介质层11中形成光刻标记沟槽(即V1)12，如Zero Mark(零-标记)、SPM mark(精细对准标记)、OVL mark(overlay mark，叠对精准测量标记)、套刻测量标记以及其他光刻工艺中的常用标记，在光刻标记沟槽12中一般采用金属钨来形成标记填充层13；然后，在金属层间介质层11和光刻标记沟槽12上方通过铜电镀(ECP)形成第二互连金属层(即M2)141，第二互连金属层141作为MIM电容器的下电极层(或下极板)；接着，以诸如电浆增强化学气相沉积法(PECVD)，在第二互连金属层141表面上，沉积绝缘介电层143以作为MIM电容器的极间介电质；然后，以物理气相沉积法(PVD)在绝缘介电层143上沉积诸如铝等金属，以作为MIM电容器的上电极层(或上极板)142，从而形成所需的金属-绝缘体-金属电容器。
由于上述的MIM电容器的有些部分是在SPM mark、OVL mark等光刻标记沟槽结构上形成的，而SPM/OVL mark等光刻标记沟槽的宽度远大于正常的通孔(Via)，采用金属钨向光刻标记沟槽淀积过程中，无法将该光刻标记沟槽填满，出现带有尖角15的结构。同时由于随着器件特征尺寸不断缩小，上述的MIM电容器的绝缘介电层143也变得较薄，甚至其厚度已小于所以在PVD淀积诸如铝等金属形成上电极层(或上极板)142(MIM top metal)的过程中极易在尖角15处发生尖端放电，破坏绝缘介电层143形成如图2所示电弧放电缺陷(arcing defect)。
实验表明MIM电容器的电弧放电缺陷产生率(MIM arcing suffer ratio)为10～15％，一批晶圆生产中，具有电弧放电缺陷的晶圆比(wafer hit ratio)为5％～8％，此类晶圆的失败率(kill ratio)为30％～50％。由此可见，MIM电容器的电弧放电缺陷严重影响了半导体集成电路的良率。
发明内容
本发明的目的在于提供一种改善MIM电容器制作中电弧放电缺陷的方法，能够避免现有技术中的MIM电容器的电弧放电缺陷，提高半导体集成电路的成品率。
为解决上述问题，本发明提出一种改善MIM电容器制作中电弧放电缺陷的方法，包括：
提供半导体衬底，在所述半导体衬底上沉积金属层间介质层；
在所述金属层间介质层中形成光刻标记沟槽；
在所述光刻标记沟槽中依次沉积光刻标记层以及导电层，并平坦化至所述金属层间介质层；
在所述金属层间介质层、光刻标记层以及导电层上方依次沉积下电极层、极间介电质层以及上电极层，形成MIM电容器。
进一步的，所述半导体衬底为多层互连结构，包含互连层Mx-1。
进一步的，所述下电极层为Mx互连层结构。
进一步的，所述Mx互连层结构包括两层金属氮化物及其内夹的一层金属铜。
进一步的，所述光刻标记沟槽为Zero Mark、SPM mark、OVL mark或套刻测量标记。
进一步的，所述标记填充层的材料为金属钨。
进一步的，所述标记填充层的最大宽度为0.8μm～1.5μm。
进一步的，所述导电层的厚度与所述标记填充层最大宽度的一半相比，至少大
进一步的，所述导电层的厚度为5000
进一步的，所述导电层的材料为金属钨。
进一步的，所述上电极层为三层结构，包括：两层金属氮化物及其内夹的一层金属铝或金属铜。
与现有技术相比，本发明的改善MIM电容器制作中电弧放电缺陷的方法，在制造MIM电容器之前，先将金属层间介质层中用于光刻对准或测量的光刻标记沟槽填平，从而消除了尖端放电的产生的条件，使得在金属层间介质层以及填平的光刻标记沟槽上方制造MIM电容器的过程中，避免了上电极层的电弧放电缺陷，提高了半导体集成电路的良率。
附图说明
图1是现有技术的一种MIM电容器的结构示意图；
图2是现有技术的MIM电容器上电极层的电弧放电缺陷示意图；
图3是本发明具体实施例的改善MIM电容器制作中电弧放电缺陷的方法流程图；
图4A至4D是本发明具体实施例的改善MIM电容器制作中电弧放电缺陷工艺中的光刻标记沟槽区域的器件剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的改善MIM电容器制作中电弧放电缺陷的方法作进一步详细说明。
如图3所示，本发明提出一种改善MIM电容器制作中电弧放电缺陷的方法，包括：
S1，提供半导体衬底，在所述半导体衬底上沉积金属层间介质层；
S2，在所述金属层间介质层中形成光刻标记沟槽；
S3，在所述光刻标记沟槽中依次沉积光刻标记层以及导电层，并平坦化至所述金属层间介质层；
S4，在所述金属层间介质层以及填充的导电层上方依次沉积下电极层、极间介电质层以及上电极层，形成MIM电容器。
请参考图4A，本实施例中，步骤S1提供的半导体衬底20为多层互连结构，包含互连层Mx-1，因此本实施例制造的MIM电容器的结构为配合铜互连制程制造的电容器结构，其后续制得的所述下电极层可以为Mx互连层结构；然后，在所述半导体衬底20上沉积金属层间介质层(IMD)21，金属层间介质层21可以为氧化硅、氮化硅、氮氧化硅及低K介质材料等。
请参考图4B，步骤S2中，在金属层间介质层21中形成光刻标记沟槽22，该光刻标记沟槽22可以为Zero Mark、SPM mark、OVL mark及套刻测量标记等常用光刻标记，其宽度通常为0.8μm～1.5μm。通常光刻工艺中，第一次作图曝光用零-标记做整片对准，刻蚀工艺后，SPM mark用于第二次曝光精细对准，该标记是在第一次作图时产生的；对于套刻测量，用条纹套条纹型标记。
请参考图4C，在步骤S3中，先采用金属钨在所述光刻标记沟槽22中沉积光刻标记层23，即相应形成了Zero Mark、SPM mark、OVL mark及套刻测量标记等填充层，其最大宽度为0.8～1.5μm；然后，在所述光刻标记沟槽22中采用金属钨再沉积一层导电层24，将光刻标记层23和导电层24平坦化至金属层间介质层21，金属层间介质层21和光刻标记沟槽22的填充表面是齐平的，避免了现有技术中的尖角结构的形成。优选的，所述导电层24的厚度与所述光刻标记层23最大宽度的一半相比，至少大本实施例中，所述导电层24的厚度为以实现光刻标记沟槽22良好的填充性能。由于SPM/OVLmark等光刻标记沟槽22的宽度远大于正常的通孔(Via)，采用金属钨向光刻标记沟槽淀积形成光刻标记层23过程中，无法将该光刻标记沟槽22填满，容易出现带有尖角的结构；然后采用金属钨向光刻标记沟槽22在淀积一层导电层24时，可以完全填满光刻标记沟槽22，将光刻标记层23导致的尖角结构填平，从而消除了尖端放电的产生的条件，即避免了后续在其上形成的MIM电容器的上电极层形成过程中的尖角处尖端放电导致的电弧放电缺陷。
请参考图4D，在步骤S4中，在所述金属层间介质层21、填充的导电层24以及光刻标记层23的上方依次沉积下电极层25、极间介电质层26以及上电极层27，形成MIM电容器2。本实施例中，极间介电质层26可以为PEOX(等离子体强化氧化物)，厚度为以下；下电极层25为Mx互连层结构，包括两层金属氮化物251及其内夹的一层金属铜252；所述上电极层27也为三层结构，包括两层金属氮化物271及其内夹的一层金属铝或金属铜272。其中，金属氮化物可以为氮化钛TiN或氮化铊TaN。由此可见，本MIM电容器是在金属层间介质层21、填充的导电层24以及光刻标记层23顶部构成的平面上形成的，避免了尖端放电条件的形成，从而避免了在形成MIM电容器的上电极层之后光刻标记沟槽22尖角处尖端放电导致的电弧放电缺陷。
综上所述，本发明的改善MIM电容器制作中电弧放电缺陷的方法，在制造MIM电容器之前，先将金属层间介质层中用于光刻对准或测量的光刻标记沟槽填平，从而消除了尖端放电的产生的条件，使得在金属层间介质层以及填平的光刻标记沟槽上方制造MIM电容器的过程中，避免了上电极层的电弧放电缺陷，提高了半导体集成电路的良率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上沉积金属层间介质层；
在所述金属层间介质层中形成光刻标记沟槽；
在所述光刻标记沟槽中依次沉积光刻标记层以及导电层，并使所述光刻标记层以及导电层的顶部与所述金属层间介质层顶部齐平，所述导电层的厚度与所述光刻标记层的最大宽度的一半相比，至少大
在所述金属层间介质层、光刻标记层以及导电层上方依次沉积下电极层、极间介电质层以及上电极层，形成MIM电容器。
2.如权利要求1所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述半导体衬底为多层互连结构，包含互连层Mx-1。
3.如权利要求2所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述下电极层为Mx互连层结构。
4.如权利要求3所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述Mx互连层结构包括两层金属氮化物及其内夹的一层金属铜。
5.如权利要求1所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述光刻标记沟槽为Zero Mark、SPM mark、OVL mark或套刻测量标记。
6.如权利要求5所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述光刻标记层的材料为金属钨。
7.如权利要求5所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述光刻标记层的最大宽度为0.8μm～1.5μm。
8.如权利要求1所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述导电层的厚度为
9.如权利要求1所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述导电层的材料为金属钨。
10.如权利要求1所述的改善MIM电容器制作中电弧放电缺陷的方法，其特征在于，所述上电极层为三层结构，包括：两层金属氮化物及其内夹的一层金属铝或金属铜。
CN201110457616.8A 2011-12-31 2011-12-31 改善mim电容器制作中电弧放电缺陷的方法 Active CN103187241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110457616.8A CN103187241B (zh) 2011-12-31 2011-12-31 改善mim电容器制作中电弧放电缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110457616.8A CN103187241B (zh) 2011-12-31 2011-12-31 改善mim电容器制作中电弧放电缺陷的方法

Publications (2)

Publication Number Publication Date
CN103187241A CN103187241A (zh) 2013-07-03
CN103187241B true CN103187241B (zh) 2015-10-21

Family

ID=48678351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110457616.8A Active CN103187241B (zh) 2011-12-31 2011-12-31 改善mim电容器制作中电弧放电缺陷的方法

Country Status (1)

Country Link
CN (1) CN103187241B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465608A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN107978590A (zh) * 2016-10-25 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种消除mim电容器电弧放电缺陷的方法
CN108122894B (zh) * 2016-11-29 2019-12-27 中芯国际集成电路制造(上海)有限公司 改善mim电容器电弧放电缺陷的方法
CN109065521A (zh) * 2018-08-17 2018-12-21 安徽信息工程学院 改善电容器制作中电弧放电缺陷的方法和电容器
CN116598727B (zh) * 2023-07-18 2023-11-03 宁德时代新能源科技股份有限公司 电池单体、电池及用电设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660612B1 (en) * 2002-11-07 2003-12-09 Texas Instruments Incorporated Design to prevent tungsten oxidation at contact alignment in FeRAM
CN1521808A (zh) * 2003-02-14 2004-08-18 ���ǿƼ��ɷ����޹�˾ 改善光阻平整度的方法与沟槽电容的下电极的制造方法
CN101226891A (zh) * 2008-02-01 2008-07-23 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660612B1 (en) * 2002-11-07 2003-12-09 Texas Instruments Incorporated Design to prevent tungsten oxidation at contact alignment in FeRAM
CN1521808A (zh) * 2003-02-14 2004-08-18 ���ǿƼ��ɷ����޹�˾ 改善光阻平整度的方法与沟槽电容的下电极的制造方法
CN101226891A (zh) * 2008-02-01 2008-07-23 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法

Also Published As

Publication number Publication date
CN103187241A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
CN102569250B (zh) 高密度电容器及其电极引出方法
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
US9048341B2 (en) Integrated circuit capacitor and method
CN103187241B (zh) 改善mim电容器制作中电弧放电缺陷的方法
US9041163B2 (en) Semiconductor structure and manufacturing method thereof
CN103579092B (zh) 半导体器件及其制造方法
US9099465B2 (en) High aspect ratio vias for high performance devices
US9018092B2 (en) Encapsulated metal interconnect
US10290576B2 (en) Stress reduction apparatus with an inverted cup-shaped layer
US9391015B2 (en) Method for forming a three-dimensional structure of metal-insulator-metal type
CN104576764A (zh) 一种集成无源器件及其制造方法
CN104465608A (zh) Mim电容器及其制造方法
CN111916391A (zh) 半导体结构及其形成方法
CN104022073A (zh) 微电子器件的制造方法
CN103839878A (zh) 半导体结构的形成方法
CN102420108B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN108231535A (zh) 具有钝化层的半导体装置的制造方法
CN102110638B (zh) 解决半导体器件在制作过程中放电缺陷的方法及结构
CN109524348B (zh) 基本规则区域中的完全对准的过孔
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102339791B (zh) 一种半导体器件制作方法
CN102969271A (zh) 半导体器件及其制作方法
CN102339793A (zh) 一种半导体器件制作方法
CN102468265A (zh) 连接插塞及其制作方法
CN100373546C (zh) 金属-绝缘层-金属电容的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant