CN1521808A

CN1521808A - 改善光阻平整度的方法与沟槽电容的下电极的制造方法

Info

Publication number: CN1521808A
Application number: CNA031026478A
Authority: CN
Inventors: 陈锰宏; 吴心玲; 吴鸿谟; 李中元
Original assignee: Nanya Technology Corp
Current assignee: Nanya Technology Corp
Priority date: 2003-02-14
Filing date: 2003-02-14
Publication date: 2004-08-18
Anticipated expiration: 2023-02-14
Also published as: CN1271680C

Abstract

本发明提供一种改善光阻平坦度的方法与沟槽电容的下电极的制造方法。在去除沟槽内部的上半部光阻(保护光阻)后，新增一道全面性重新填满另一光阻(回填光阻)的程序，以填满去除后的保护光阻上表面与基底上表面之间的距离，该距离是由于光阻与基底表面附着性不佳或是沟槽密度分布不均所引起，重新形成的回填光阻便可具有一平坦表面，接着，依据习知制程去除部分沟槽内的光阻，便可得到沟槽内的光阻上表面与基底上表面相距相同距离的改善效果。

Description

改善光阻平整度的方法与沟槽电容的下电极的制造方法

技术领域

本发明是有关于一种改善光阻平坦度的方法，特别是有关于一种可应用于沟槽电容器的下电极的形成，使沟槽电容器的下电极的制程良率较易控制。

背景技术

动态随机存取存储器(DRAM)为一种可以读写的存储器，且由于DRAM的每个DRAM胞只需要一个晶体管和一个电容器，因此相对于其它存储器而言，DRAM可以达到相当高的积集度，使得DRAM被广泛地应用在计算机及电器产品上。沟槽电容器为一种常见的电容器结构，其是形成于半导体硅基底中，借由增加沟槽电容器于半导体硅基底中的深度可以增加其表面积，以增加其电容量。而沟槽电容器芯片可以大至分为记忆胞数组区(memory cell array area)和解耦合电容区(decoupling capacitorarea)，其中记忆胞数组区是用以储存数据的区域，而解耦合电容区是用以过滤噪声(noise)的区域。

习知的沟槽电容器的制造方法，是于半导体硅基底中形成沟槽后，于半导体硅基底的表面覆盖一层已掺杂砷离子的氧化硅层。之后将此氧化硅层定义出预形成下电极的区域，而定义此氧化硅层的方法，是借由涂布一层光阻材质后，进行烘烤步骤，使光阻材质硬化，而在烘烤的过程中，在光阻材质未硬化之前，光阻材质会流入沟槽中，并填满整个沟槽。之后利用干式蚀刻法将硬化后的光阻剥除，直至此光阻的上表面以一预定距离低于半导体硅基底上表面为止，再以此光阻为罩幕，将暴露出的氧化硅层剥除。接着，借由热制程，将氧化硅层中所掺杂的离子趋入半导体硅基底中，以形成导电层做为沟槽电容器的下电极之用。

其中，做为下电极的导电层的表面积与沟槽电容器的电容量相关，而此导电层的表面积是由氧化硅层覆盖沟槽的面积而定，氧化硅层覆盖沟槽的面积则是受控于光阻上表面与半导体硅基底上表面之间的距离。并且，涂布且烘烤硬化后光阻的平坦度是决定各沟槽中剥除后光阻的上表面与半导体硅基底的上表面是否相距相同的距离的主要关键，若在0.175微米的设计规则(design rule)下，光阻表面的高度差异可能高达8200。如果为了顾及沟槽密度较低区域(解耦合电容区)的下电极与后续将于沟槽顶端的半导体硅基底中所形成的离子掺杂带(即所谓的埋入带(buriedstrap))之间不会发生短路，则沟槽密度较高区域(记忆胞数组区)所形成的下电极的表面积会较小，而严重影响整个沟槽电容器的储存效能；如果为了顾及沟槽密度较高区域(记忆胞数组区)的下电极的表面积的提高，则可能会造成沟槽密度较低区域(解耦合电容区)的下电极与离子掺杂带(埋入带)之间的崩溃电压(breakdown voltage)降低，甚至发生短路。因此增加光阻蚀刻的困难度，此外，甚至还可能使整个制程失败。

如图1A所示，光阻104受某些因素影响而导致其平坦度不均匀，再经过光阻剥除的程序后，各沟槽110内光阻104a的上表面与基底100的上表面相距的距离并无法一致，如图1B所示。

影响光阻平坦度的因素的一为基底与光阻表面之间的附着性。光阻利用旋涂的方式涂布于氧化硅层后，由于光阻材质与氧化硅层之间的附着力不好，因此不会均匀填入沟槽中。再者，记忆胞数组区和解耦合电容区的沟槽密度分布不均也是影响光阻平坦度的因素之一，沟槽密度较高的区域(记忆胞数组区)，因为光阻材质流入的量较多，故硬化后光阻的高度较低，而沟槽密度较低的区域(解耦合电容区)，因为光阻材质流入的量较少，故硬化后光阻的高度较高，因此造成光阻的高度差异。

为解决光阻的高度差异问题，吾人提出一种改善光阻平坦度的方法，即是将氧化硅层基底的表面先进行改质，使氧化硅层与光阻之间具有良好的附着力，之后于基底上涂布光阻材质，便可改善光阻的平坦度，而改质方法可包括：氧电浆处理、于硫酸和过氧化氢的混合溶液中进行湿式处理、或于氨水和过氧化氢的混合溶液中进行湿式处理，可使光阻表面高度差异减少至约3000-4000。

然而，将基底表面进行改质以改善光阻表面高度差异的方法效果有限。当组件尺寸的设计规则(design rule)缩小到0.11微米下，未经过任何处理的光阻表面高度差异会高达7000-8000，因此，急需寻求更好的改善光阻表面高度差异的方法。

发明内容

有鉴于此，为了解决上述问题，本发明主要目的在于提供一种改善光阻平坦度的方法。

本发明的目的之一在于提供一种改善光阻平坦度的方法，可以有效控制充填于不同密度的沟槽中的光阻的上表面与基底上表面之间的距离维持一致。

本发明的目的之二在于提供一种沟槽电容的下电极的制造方法，不但可以避免解耦合电容区的电容器的失效，还可以避免记忆胞数组区的电容器的电容量减少。

本发明的目的之三在于提供一种沟槽电容的下电极的制造方法，可以增加下电极与离子掺杂带之间的崩溃电压，以增加电容器组件的可靠度。

本发明的目的之四在于提供一种沟槽电容的下电极的制造方法，以提高沟槽电容器的下电极的制程的良率。

本发明的主要特征在于依照习知的制作沟槽电容制程，在去除沟槽内部的上半部光阻(保护光阻)后，新增一道全面性重新填满另一光阻(回填光阻)的程序，以填满去除后的保护光阻上表面与基底上表面之间的距离，该距离是由于光阻与基底表面附着性不佳或是沟槽密度分布不均所引起，重新形成的回填光阻便可具有一平坦表面，接着，依据习知制程去除部分沟槽内的光阻，便可得到沟槽内的光阻上表面与基底上表面相距相同距离的改善效果。

为获致上述的目的，本发明提出一种改善光阻平坦度的方法，此方法的步骤主要是包括：

首先，提供一基底，该基底中形成有复数个沟槽。接着，形成一保护光阻于该基底表面，使该保护光阻填入该等沟槽内。接着，去除高出于该基底表面的该保护光阻，其中部分该等沟槽内的该保护光阻的上表面低于该基底的上表面，以形成复数沟槽缺口。然后，全面性形成一回填光阻，以填满该等沟槽缺口，使该保护光阻与该回填光阻共同填满该等沟槽，成为复数沟槽光阻。最后，去除部分该沟槽光阻，使该沟槽光阻的上表面低于该基底上表面一既定距离。

如前所述，去除高出于该基底表面的该保护光阻可利用时间模式加以控制。并且，该基底表面更可包括：一氮化层，形成于该等沟槽以外的该基底表面，因此，去除高出于该基底表面的该保护光阻，可以露出该氮化层表面做为终止点。

如前所述，该保护光阻与该回填光阻可以由相同材质所构成。该保护光阻与该回填光阻可利用旋涂法(spin coating)形成。该保护光阻与该沟槽光阻可利用一溶液以去除，该溶液包括硫酸(H₂SO₄)与双氧水(H₂O₂)。

如前所述，该沟槽光阻是仅由该保护光阻所构成或由该保护光阻与该回填光阻所共同构成。

根据本发明，此改善光阻平坦度的方法可以应用于制作沟槽电容的下电极，该沟槽电容的下电极的制造方法包括：

首先，提供一基底。接着，形成具有复数个开口的硬罩幕于上述基底表面。接着，经由上述硬罩幕的开口蚀刻上述基底，以形成复数个沟槽。接着，顺应性形成一介电层于该等沟槽表面和侧壁，其中该介电层中掺杂有一导电型掺质。然后，形成一保护光阻于该硬罩幕表面，使该保护光阻填入该等沟槽内。接着，去除高出于该硬罩幕表面的该保护光阻，直到露出该硬罩幕表面为止，其中部分该等沟槽内的该保护光阻的上表面低于该硬罩幕的上表面，以形成复数沟槽缺口。接着，全面性形成一回填光阻，以填满该等沟槽缺口，使该保护光阻与该回填光阻共同填满该等沟槽，成为复数沟槽光阻。然后，去除部分该沟槽光阻，使该沟槽光阻的上表面低于该基底上表面一既定距离，暴露出该等沟槽内的部分该介电层。剥除暴露的该介电层。接着，移除该沟槽光阻。最后，将该介电层中的该导电型掺质趋入该基底中，以形成该等下电极。

附图说明

图1A至图1B是说明的习知光阻表面平坦度不佳的问题；

图2A至图2I根据本发明的改善光阻平坦度方法应用于制作沟槽电容下电极的制程剖面图。

图号说明：

100、300-基底； 104-光阻；

302-记忆胞数组区； 304-解耦合电容器区；

110、306-沟槽； 308-氧化层；

309-氮化层； 310-保护光阻；

310a-保留的保护光阻； I-沟槽缺口；

312-回填光阻； 310a、312-沟槽光阻；

314-介电层； 308a-残留氧化层；

316-下电极。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

以下请配合参考图2A至图2I的制程剖面图，说明根据本发明的一较佳实施例，将本发明所提供的改善光阻平坦度的方法应用在沟槽电容器的下电极的制造上。

通常在制作沟槽电容时，需要在沟槽内填充一光阻，再将沟槽上半部的光阻去除，仅留下沟槽下半部的光阻以做为保护。然而，由于光阻与基底表面之间附着性不佳或是沟槽密度分布不均…等因素，会造成光阻的平坦度不佳，使得去除沟槽内的上半部光阻后，每一沟槽内的光阻的上表面与基底的上表面会相距不相同的距离，将进一步导致后续制作的沟槽电容失效或电性不佳等问题。本发明将提供一种改善光阻平坦度的方法，使沟槽内的光阻去除上半部后，每一沟槽内的光阻的上表面与基底的上表面相距一相同距离。再者，应用此改善光阻平坦度的方法制作沟槽电容，可制作出均一性良好的沟槽电容。

首先，请参照图2A，提供一基底300，例如是半导体硅基底，形成具有复数个开口的硬罩幕309于基底300表面。并且，硬罩幕层309与基底300之间可更设置一垫氧化层307，以增加硬罩幕层309的附着性。接着，经由上述硬罩幕309的开口蚀刻基底300，以形成复数个沟槽。此基底300包含记忆胞数组区(memory cell array area)302和解耦合电容器区(decoupling capacitor area)304。之后，在基底300中形成沟槽306，其中位于记忆胞数组区302的沟槽306的密度较高，位于解耦合电容器区304的沟槽306的密度较低。硬罩幕层309的材质例如为氮化物。

接着，请参照图2B，顺应性(conformal)形成一材质例如为氧化物的介电层308于沟槽306表面和侧壁，其中介电层308中掺杂有一导电型掺质，比如是磷(P)、砷(As)等。氧化层308的材质例如为氧化硅(SiO₂)，较佳实施例为以化学气相沉积法(chemical vapor deposition；CVD)形成。前躯体例如为TEOS。

接着，继续参照图2C，例如利用旋涂法(spin coating)全面性形成一保护光阻310于硬罩幕层309表面，使保护光阻310填入沟槽306内。此时，由于保护光阻310与硬罩幕层309表面之间附着性不佳或是沟槽密度分布不均…等因素，会造成光阻的平坦度不佳。

然后，请参照图2D，例如适当利用蚀刻法，较佳的是干式蚀刻法，去除高出于硬罩幕层309表面的保护光阻310，直到露出硬罩幕层309表面为止。可由终点侦测(end point detector)来控制，保留下来的保护光阻310a之中部分沟槽306内的保护光阻310a的上表面低于硬罩幕层309的上表面，如此便形成复数沟槽缺口I。但是，由于保护光阻310的表面平坦性不佳，因此，每一沟槽306内保留下来的保护光阻310a的上表面与基底300的上表面相距不相同的距离。

然后，请参照图2E，全面性形成一回填光阻312。此为本发明的主要特征，在第一道光阻(保护光阻310)去除位于沟槽内上半部的部分后，多增加一第二道光阻(回填光阻312)以填满该等沟槽缺口，由于该第二道光阻具有回填的效果，可形成平坦表面，因此在此称该第二道光阻为回填光阻。保护光阻310a与回填光阻312可由相同材质所构成，共同填满沟槽，成为复数沟槽光阻310a、312。因此，有利后续顺利平坦化，因为相较于原来的沟槽，该沟槽已经变浅，也就是说改善图案密度(patterndensity)。

接着，请参照图2F，例如适当利用蚀刻法去除部分沟槽光阻310a、312，较佳的是干式蚀刻法，使沟槽光阻310a、312的上表面低于基底300的上表面一既定距离，暴露出沟槽306内的部分介电层308。如此一来，由于回填光阻312具有平坦表面，因此，每一沟槽306内的保留下来的沟槽光阻310a、312的上表面与基底300的上表面皆相距相同的距离。

接着，请参照图2G，以保留下来的沟槽光阻层310a、312为罩幕，剥除裸露出的介电层308，其剥除的方法比如是湿式蚀刻法。

接着，请参照图2H，以适当溶液，例如含有硫酸(H₂SO₄)与双氧水(H₂O₂)的SPM，移除沟槽光阻310a、312。

最后，请参照图2I，先顺应性形成一介电层314于基底300与沟槽306表面，再进行一热制程，以将介电层308a中的导电型掺质趋入基底300中，于沟槽306周缘的基底300内形成埋入板(buried plate；BP)，以做为沟槽电容器的下电极316。其中，介电层314的作用是在避免介电层308a中的导电型掺质于热制程期间扩散至反应室(chamber)中。

综上所述，本发明至少提供下列优点：

1.本发明所提供的改善光阻平坦度的方法，可适用于密度不均匀的沟槽。

2.在沟槽电容器的下电极的制程上，借由有效控制光阻充填于不同密度的沟槽中时，光阻上表面与基底上表面之间的距离，进而提高沟槽电容器的下电极的制程的良率。

3.借由改善光阻的平坦度，在沟槽电容器的制造上，可以在不影响解耦合电容区的电容器的品质下，使记忆胞数组区的电容器具有较高的电容量。

4.可以增加埋入带和埋入板的崩溃电压，进而提高沟槽电容器的可靠度。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做各种的更动与润饰，因此本发明的保护范围当视权利要求保护范围所界定为准。

Claims

1.一种改善光阻平坦度的方法，包括：

提供一基底，该基底中形成有复数个沟槽；

形成一保护光阻于该基底表面，使该保护光阻填入该沟槽内；

去除高出于该基底表面的该保护光阻，其中部分该沟槽内的该保护光阻的上表面低于该基底的上表面，以形成复数沟槽缺口；

全面性形成一回填光阻，以填满该沟槽缺口，使该保护光阻与该回填光阻共同填满该沟槽，成为复数沟槽光阻；以及

去除部分该沟槽光阻，使各该沟槽中的该沟槽光阻的上表面低于该基底上表面一既定距离。

2.根据权利要求1所述的改善光阻平坦度的方法，其中该基底表面更包括：一氮化层，形成于该沟槽以外的该基底表面。

3.根据权利要求2所述的改善光阻平坦度的方法，其中去除高出于该基底表面的该保护光阻直到露出该氮化层表面为止。

4.根据权利要求1所述的改善光阻平坦度的方法，其中该保护光阻与该回填光阻是由相同材质所构成。

5.根据权利要求1所述的改善光阻平坦度的方法，其中该沟槽光阻是仅由该保护光阻所构成或由该保护光阻与该回填光阻所共同构成。

6.一种沟槽电容的下电极的制造方法，包括：

提供一基底；

形成具有复数个开口的硬罩幕于该基底表面；

经由该硬罩幕的开口蚀刻该基底，以形成复数个沟槽；

顺应性形成一介电层于该沟槽表面和侧壁，其中该介电层中掺杂有一导电型掺质；

形成一保护光阻于该硬罩幕表面，使该保护光阻填入该沟槽内；

去除高出于该硬罩幕表面的该保护光阻，直到露出该硬罩幕表面为止，其中部分该沟槽内的该保护光阻的上表面低于该硬罩幕的上表面，以形成复数沟槽缺口；

全面性形成一回填光阻，以填满该沟槽缺口，使该保护光阻与该回填光阻共同填满该沟槽，成为复数沟槽光阻；

去除部分该沟槽光阻，使该沟槽光阻的上表面低于该基底上表面一既定距离，暴露出该沟槽内的部分该介电层；

剥除暴露的该介电层；

移除该沟槽光阻；以及

将该介电层中的该导电型掺质趋入该基底中，以形成该下电极。

7.根据权利要求6所述的沟槽电容的下电极的制造方法，其中该保护光阻与该回填光阻是由相同材质所构成。

8.根据权利要求6所述的沟槽电容的下电极的制造方法，其中该沟槽光阻是仅由该保护光阻所构成或由该保护光阻与该回填光阻所共同构成。

9.根据权利要求6所述的沟槽电容的下电极的制造方法，其中该硬罩幕层是氮化物所构成。

10.根据权利要求6所述的沟槽电容的下电极的制造方法，其中更包括：形成一垫氧化层于该基底与该硬罩幕层之间。

11.一种沟槽电容的下电极的制造方法，包括：

提供一基底；

形成具有复数个开口的硬罩幕于该基底表面；

经由该硬罩幕的开口蚀刻该基底，以形成复数个沟槽，其中该沟槽区分为复数致密区沟槽与一孤立区沟槽；

去除部分该沟槽光阻，使位于该致密沟槽与该孤立沟槽的该沟槽光阻的上表面皆与该基底上表面相距一既定距离，暴露出该沟槽内的部分该介电层；

剥除暴露的该介电层；

移除该沟槽光阻；以及

12.根据权利要求11所述的沟槽电容的下电极的制造方法，其中该保护光阻与该回填光阻是由相同材质所构成。

13.根据权利要求11所述的沟槽电容的下电极的制造方法，其中该沟槽光阻是仅由该保护光阻所构成或由该保护光阻与该回填光阻所共同构成。

14.根据权利要求11所述的沟槽电容的下电极的制造方法，其中该硬罩幕层是氮化物所构成。

15.根据权利要求11所述的沟槽电容的下电极的制造方法，其中更包括：形成一垫氧化层于该基底与该硬罩幕层之间。