CN1819154A - 动态随机存取存储器的制造方法 - Google Patents
动态随机存取存储器的制造方法 Download PDFInfo
- Publication number
- CN1819154A CN1819154A CN200510051614.3A CN200510051614A CN1819154A CN 1819154 A CN1819154 A CN 1819154A CN 200510051614 A CN200510051614 A CN 200510051614A CN 1819154 A CN1819154 A CN 1819154A
- Authority
- CN
- China
- Prior art keywords
- node contact
- layer
- substrate
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种动态随机存取存储器的制造方法，其先于基底上形成字线结构。接着，于字线结构两侧的基底中形成源极区与漏极区。之后，于字线结构的侧壁形成间隙壁。然后，于基底上形成具有位线接触窗开口与节点接触垫开口的第一介电层。继之，于基底上形成导体层，此导体层填满位线接触窗开口与节点接触垫开口，并且覆盖第一介电层。接着，定义出位线，且于节点接触垫开口中形成节点接触垫。之后，于基底上形成具有节点接触窗开口的第二介电层。然后，于节点接触窗开口中形成节点接触窗。继之，于节点接触窗上形成下电极。
Description
技术领域
本发明涉及一种存储器元件的制造方法，特别是涉及一种动态随机存取存储器的制造方法。
背景技术
随着现今计算机微处理器(Microprocessor)的功能愈来愈强，软件所进行的程序与运算也愈来愈庞大。因此，存储器的制作技术已成为半导体产业重要的技术之一。
具有电容器的动态随机存取存储器(Dynamic Random Access Memory，DRAM)是属于一种挥发性存储器。而依其电容器的结构，动态随机存取存储器可以分成两种形式，其一为具有堆栈式电容器(Stack Capacitor)的动态随机存取存储器，另一则为具有深沟渠式电容器(Deep Trench Capacitor)的动态随机存取存储器。然而，当元件尺寸愈来愈小时，具有堆栈式电容器的动态随机存取存储器在制作上遭遇到愈来愈多的问题。
图1A至图1B是绘示现有一种动态随机存取存储器的制造流程上视示意图。图2A至图2B是绘示图1A至图1B沿I-I’剖面所得的制造流程剖面示意图。
请同时参照图1A与图2A，提供基底100，并且藉由隔离结构工艺定义出多个有源区102。然后，于基底100上形成多个字线结构104，且字线结构104由基底100依序为栅介电层106与栅极层108。接着，于字线结构104两侧的基底100中形成源极区110a与漏极区110b。之后，于字线结构104的侧壁形成间隙壁112。然后，于基底100上形成介电层114，且此介电层114具有暴露出源极区110a(相邻二字线结构104的源极区，即共享源极区)的位线接触窗开口116。继之，于位线接触窗开口116中形成位线接触窗118，并且于介电层114上形成与位线接触窗118电连接的位线120。
接着，请同时参照图1B与图2B，基底100上形成介电层122，覆盖位线120与介电层114。之后，利用一图案化的光致抗蚀剂层(未绘示)定义出暴露出漏极区110b的节点接触窗(Node Contact，NC)开口124。然后，于节点接触窗开口124中形成节点接触窗126。继之，于节点接触窗126上形成下电极128，并且于下电极128表面形成半球型硅晶粒(Hemispherical GrainSilicon，HSG-Si)130，以增加下电极130与电容介电层(未绘示)的接触面积，进而增加电容器的电容量。
然而，在上述的工艺中，随着工艺集成度的提升，工艺裕度(Margin)亦逐渐变小。因此，在定义接触窗开口时，容易发生对准失误(Misalign)的问题。特别是在定义节点接触窗开口124时，若对准失误，将可能导致之后所形成的节点接触窗126与字线104之间发生短路(Short)。
此外，由于在定义节点接触窗开口124时，需蚀刻两层介电层122、114，即所形成的节点接触窗开口124的深度会较深。因此，介电层122、114的蚀刻工艺较不易进行，所以一般会去限制节点接触窗开口的尺寸以避免定义错误。换言之，因节点接触窗开口124的深度较深，蚀刻无法用高选择比的方式进行，所以无法利用间隙壁112本身的特性形成自行对准(Self-Align)的节点接触窗开口。因此，在上述的情况下，节点接触窗126尺寸将受到限制，从而后续所形成的下电极130的尺寸亦会受到限制。如此将会影响电容器的电容量。
发明内容
有鉴于此，本发明的目的就是在提供一种动态随机存取存储器的制造方法，以解决现有在定义接触窗开口时所产生的对准失误的问题，并且提高电容器的电容量。
本发明提出一种动态随机存取存储器的制造方法，此工艺先于基底上形成字线结构。接着，于字线结构两侧的基底中形成源极区与漏极区。之后，于字线结构的侧壁形成间隙壁。然后，于基底上形成第一介电层，此第一介电层具有暴露出源极区的位线接触窗开口与暴露出漏极区的节点接触垫(Node Contact Pad，NC Pad)开口。继之，于基底上形成导体层，此导体层填满位线接触窗开口与节点接触垫开口，并且覆盖第一介电层。接着，利用蚀刻去除部分的导体层，以于第一介电层上定义出位线，并且于节点接触垫开口中形成节点接触垫。之后，于基底上形成第二介电层，覆盖位线，且此第二介电层具有暴露出节点接触垫的节点接触窗开口。然后，于节点接触窗开口中形成节点接触窗，且节点接触窗与节点接触垫电连接。继之，于节点接触窗上形成下电极。
依照本发明的优选实施例所述，上述的移除部分的导体层，以于第一介电层上定义出位线，并且于节点接触垫开口中形成节点接触垫的方法例如是，先于基底上形成图案化的光致抗蚀剂层，且此图案化的光致抗蚀剂层覆盖预定形成位线的区域。之后，移除未被图案化的光致抗蚀剂层覆盖的导体层，直到暴露出第一介电层的顶部。
由于本发明利用先后形成节点接触垫开口与节点接触窗开口取代于先前技术中一次定义出节点接触窗开口的方法，因此可以解决现有在定义时容易产生的对准失误的问题。而且，由于节点接触窗的尺寸可以变大，因此可以形成尺寸较大的下电极，从而提高电容器的电容量。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图作详细说明如下。
附图说明
图1A至图1B是现有一种动态随机存取存储器的制造流程上视示意图。
图2A至图2B是图1A至图1B沿II-II’剖面所得的制造流程剖面示意图。
图3A至图3D是本发明的一优选实施例的一种动态随机存取存储器的制造流程上视示意图。
图4A至图4D是图3A至图3D沿II-II’剖面所得的制造流程剖面示意图。
图5A是图3D沿III-III’剖面所得的剖面示意图。
图5B是图3D沿IV-IV’剖面所得的剖面示意图。
简单符号说明
100、200：基底
102、202：有源区
104、204：字线结构
106、206：栅介电层
108、208：栅极层
110a、210a：源极区
110b、210b：漏极区
112、212：间隙壁
114、122、214、222：介电层
116、216a：位线接触窗开口
118、220b：位线接触窗
120、220a：位线
124、224：节点接触窗开口
126、226：节点接触窗
128、228：下电极
130、230：半球型硅晶粒
216b：节点接触垫开口
218：导体层
220c：节点接触垫
具体实施方式
图3A至图3D是绘示本发明的一优选实施例的一种动态随机存取存储器的制造流程上视示意图。图4A至图4D是绘示图3A至图3D沿II-II’剖面所得的制造流程剖面示意图。
请同时参照图3A与图4A，本发明的一种动态随机存取存储器的制造方法先提供基底200，并且藉由隔离结构工艺定义出多个有源区202。然后，于基底200上形成多个字线结构204。其中，字线结构204例如是一栅极结构，其由基底200依序为栅介电层206与栅极层208。
接着，于字线结构204两侧的基底200中形成源极区210a与漏极区210b。特别是，对于相邻二存储单元(例如：二个字线结构204)来说，会共享同一源极区210a，而此共享的源极区210a称为共享源极区。此外，源极区210a与漏极区210b的形成方法例如是以字线结构204作为掩模，进行离子注入步骤，而形成之。
之后，于字线结构204的侧壁形成间隙壁212。间隙壁212的形成方法例如是先基底200上形成一间隙壁材料层(未绘示)，覆盖字线结构204与基底200，其中间隙壁材料层的材料例如是氮化硅。之后，对间隙壁材料层进行一非等向性蚀刻工艺。
然后，请同时参照图3B与图4B，于基底200上形成介电层214，此介电层214具有暴露出源极区210a的位线接触窗开口216a与暴露出漏极区210b的节点接触垫开口216b。介电层214的形成方法例如是先于基底200上形成介电材料层(未绘示)，覆盖字线结构204、间隙壁212与基底200，此介电材料层与间隙壁212具有不同的蚀刻选择性，其材料例如是氧化硅。接着，以图案化的光致抗蚀剂层(未绘示)定义此介电材料层，以形成分别暴露出源极区210a与漏极区210b的位线接触窗开口216a与节点接触垫开口216b。
特别是，对于在先前技术中所提及的节点接触窗开口124来说，于此所形成的节点接触垫开口216b属于节点接触窗开口124的下部份。而且，由于仅需蚀刻一层介电材料层，因此可以解决现有对于深度较深的开口蚀刻不易的问题。除此之外，由于间隙壁与介电材料层之间具有选择性，因此藉由间隙壁的保护，可以形成自行对准的节点接触垫开口216b，即可以扩大开口的尺寸。
继之，于基底200上形成导体层218，且此导体层218填满位线接触窗开口216a与节点接触垫开口216b，并且覆盖介电层214。其中，导体层218的材料例如是多晶硅，而其形成方法例如是进行化学气相沉积工艺。
接着，请同时参照图3C与图4C，移除部分的导体层218，以于介电层214上定义出位线220a，并且于位线接触窗开口216a中形成位线接触窗220b，且于节点接触垫开口216b中形成节点接触垫220c。位线220a、位线接触窗220b与节点接触垫220c的形成方法例如是先于基底200上形成一图案化的光致抗蚀剂层(未绘示)，且此图案化的光致抗蚀剂层覆盖预定形成位线的区域，之后移除未被图案化的光致抗蚀剂层覆盖的导体层218，直到暴露出介电层214的顶部。
之后，于基底200上形成介电层222，覆盖位线220a，且此介电层222具有暴露出节点接触垫220c的节点接触窗开口224。介电层222的形成方法例如是先于基底200上形成介电材料层(未绘示)，覆盖位线220a与介电层214。接着，以图案化的光致抗蚀剂层(未绘示)定义此介电材料层，以形成暴露出节点接触垫220c的节点接触窗开口224。
特别是，对于在先前技术中所提及的节点接触窗开口124来说，于此所形成的节点接触窗开口224属于节点接触窗开口124的上部份。而且，由于先前已先于节点接触窗开口224下方形成节点接触垫220c，因此于此定义节点接触窗开口224时，可具有较大的工艺裕度。换言之，在定义节点接触窗开口224时，若节点接触窗开口224的位置有些许的偏差，并不会于后续产生所形成的节点接触窗与位线短路的问题。甚至若节点接触窗开口224的尺寸略大于节点接触垫220c，将有助于后续形成较大的下电极。
然后，请同时参照图3D与图4D，于节点接触窗开口224中形成节点接触窗226，且节点接触窗226与节点接触垫224电连接。
继之，于节点接触窗226上形成下电极228。在一实施例中，下电极228的材料可以与节点接触窗226相同。所以，节点接触窗226与下电极228的形成方法例如先于基底200上形成导体材料层(未绘示)，且导体材料层填入节点接触窗开口224中。其后，于导体材料层上形成图案化的光致抗蚀剂层。之后，以此图案化的光致抗蚀剂层直接定义出下电极228。特别是，相较于在先前技术所提的节点接触窗126，利用本发明的方法可以形成具有较大尺寸的节点接触垫220c与节点接触窗226，因此可以形成厚度较厚的下电极。
然后，于下电极228表面形成半球型硅晶粒(Hemispherical Grain Silicon，HSG-Si)230，以增加下电极228与后续所形成的电容介电层(未绘示)的接触面积，进而增加电容器的电容量。此时所形成的结构由图3D的III-III’剖面所得的剖面示意图如图5A所示，而由IV-IV’剖面所得的剖面示意图如图5B所示。
特别是，由于利用本发明可以形成厚度较厚的下电极228，因此相较现有，下电极228的表面可以形成更多的半球型硅晶粒230，从而可以更进一步提升电容器的电容量。如此一来，对于一些需高电容量的随机存取存储器来说，例如1T-静态随机存取存储器(1T-SRAM)，将可以有效提高元件的效能。
综上所述，由于本发明利用先后形成节点接触垫开口与节点接触窗开口取代于先前技术中一次定义出节点接触窗开口的方法，因此可以解决现有在定义时容易产生的对准失误的问题。而且，由于节点接触窗的尺寸可以变大，因此可以形成尺寸较大的下电极，从而提高电容器的电容量。
除此之外，相较于其它亦利用节点接触垫来形成节点接触窗的方法，本发明的方法可以节省至少一道光掩模工艺。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (12)
1、一种动态随机存取存储器的制造方法，包括：
于一基底上形成一字线结构；
于该字线结构两侧的该基底中形成一源极区与一漏极区；
于该字线结构的侧壁形成一间隙壁；
于该基底上形成一第一介电层，该第一介电层具有暴露出该源极区的一位线接触窗开口与暴露出该漏极区的一节点接触垫(Node Contact Pad，NCPad)开口；
于该基底上形成一导体层，该导体层填满该位线接触窗开口与该节点接触垫开口，并且覆盖该第一介电层；
移除部分的该导体层，以于该第一介电层上定义出一位线，并且于该节点接触垫开口中形成一节点接触垫；
于该基底上形成一第二介电层，覆盖该位线，且该第二介电层具有暴露出该节点接触垫的一节点接触窗开口；
于该节点接触窗开口中形成一节点接触窗，且该节点接触窗与该节点接触垫电连接；以及
于该节点接触窗上形成一下电极。
2、如权利要求1所述的动态随机存取存储器的制造方法，其中移除部分的该导体层，以于该第一介电层上定义出该位线，并且于该节点接触垫开口中形成该节点接触垫的方法包括：
于该基底上形成一图案化的光致抗蚀剂层，该图案化的光致抗蚀剂层覆盖预定形成位线的区域；以及
移除未被该图案化的光致抗蚀剂层覆盖的该导体层，直到暴露出该第一介电层的顶部。
3、如权利要求1所述的动态随机存取存储器的制造方法，其中于该基底上形成具有该位线接触窗开口与该节点接触垫开口的该第一介电层的方法包括：
于该基底上形成一介电材料层，覆盖该字线结构、该间隙壁与该基底；以及
移除部分该介电材料层，以形成暴露出该源极区与该漏极区的多个自行对准接触窗开口。
4、如权利要求3所述的动态随机存取存储器的制造方法，其中该间隙壁与该介电材料层具有不同的蚀刻选择性。
5、如权利要求1所述的动态随机存取存储器的制造方法，其中该节点接触窗的形成方法包括：
于该节点接触窗开口中填入一导体材料层；以及
移除该节点接触窗开口以外的该导体材料层。
6、如权利要求1所述的动态随机存取存储器的制造方法，其中该间隙壁的形成方法包括：
于该基底上形成一间隙壁材料层，覆盖该字线结构与该基底；以及
对该间隙壁材料层进行一非等向性蚀刻工艺。
7、如权利要求1所述的动态随机存取存储器的制造方法，其中该源极区与该漏极区的形成方法包括以该字线结构作为掩模，进行离子注入步骤。
8、如权利要求1所述的动态随机存取存储器的制造方法，其中该字线结构包括一栅极结构。
9、如权利要求1所述的动态随机存取存储器的制造方法，其中该导体层的材料包括多晶硅。
10、如权利要求1所述的动态随机存取存储器的制造方法，其中该导体层的形成方法包括进行一化学气相沉积工艺。
11、如权利要求1所述的动态随机存取存储器的制造方法，其中该下电极与该节点接触窗的材料相同。
12、如权利要求11所述的动态随机存取存储器的制造方法，其中该下电极与该节点接触窗的形成方法包括：
于该基底上形成一导体材料层，该导体材料层填满该节点接触窗开口；
于该导体材料层上形成一图案化的光致抗蚀剂层；以及
以该图案化的光致抗蚀剂层为掩模，定义出该下电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100516143A CN100356552C (zh) | 2005-02-08 | 2005-02-08 | 动态随机存取存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100516143A CN100356552C (zh) | 2005-02-08 | 2005-02-08 | 动态随机存取存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1819154A true CN1819154A (zh) | 2006-08-16 |
| CN100356552C CN100356552C (zh) | 2007-12-19 |
Family
ID=36919057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100516143A Active CN100356552C (zh) | 2005-02-08 | 2005-02-08 | 动态随机存取存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100356552C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789179A (zh) * | 2014-12-22 | 2016-07-20 | 华邦电子股份有限公司 | 动态随机存取存储器的有源区接触窗及其制造方法 |
| CN113540096A (zh) * | 2020-04-21 | 2021-10-22 | 力晶积成电子制造股份有限公司 | 静态随机存取存储器元件及其制造方法 |
| CN114188283A (zh) * | 2020-09-15 | 2022-03-15 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461959B1 (en) * | 2001-06-21 | 2002-10-08 | United Microelectronics Corp. | Method of fabrication of a contact plug in an embedded memory |
| US6683342B2 (en) * | 2002-06-19 | 2004-01-27 | United Microelectronics Corp. | Memory structure and method for manufacturing the same |
-
2005
- 2005-02-08 CN CNB2005100516143A patent/CN100356552C/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789179A (zh) * | 2014-12-22 | 2016-07-20 | 华邦电子股份有限公司 | 动态随机存取存储器的有源区接触窗及其制造方法 |
| CN105789179B (zh) * | 2014-12-22 | 2019-01-11 | 华邦电子股份有限公司 | 动态随机存取存储器的有源区接触窗及其制造方法 |
| CN113540096A (zh) * | 2020-04-21 | 2021-10-22 | 力晶积成电子制造股份有限公司 | 静态随机存取存储器元件及其制造方法 |
| CN113540096B (zh) * | 2020-04-21 | 2024-02-27 | 力晶积成电子制造股份有限公司 | 静态随机存取存储器元件及其制造方法 |
| CN114188283A (zh) * | 2020-09-15 | 2022-03-15 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100356552C (zh) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320794B2 (ja) | 波状素子接点コンデンサを形成するための方法 | |
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| CN1638098A (zh) | 形成半导体器件的位线的方法 | |
| CN1917212A (zh) | 具有mos晶体管的半导体存储单元阵列及其制造方法 | |
| US20110092044A1 (en) | Method for manufacturing capacitor lower electrodes of semiconductor memory | |
| KR100301038B1 (ko) | 씨오비(cob)를구비한반도체메모리장치및그제조방법 | |
| JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| CN1507034A (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| CN1819208A (zh) | 半导体存储装置 | |
| CN1819154A (zh) | 动态随机存取存储器的制造方法 | |
| US20110263089A1 (en) | Method for fabricating semiconductor device | |
| CN210272359U (zh) | 半导体存储器 | |
| CN101043024A (zh) | 用于制造半导体器件的方法 | |
| US20040115884A1 (en) | [dynamic random access memory cell and fabrication thereof] | |
| US20060148168A1 (en) | Process for fabricating dynamic random access memory | |
| KR970000717B1 (ko) | 캐패시터 제조방법 | |
| WO2023206685A1 (zh) | 半导体结构及半导体结构的制作方法 | |
| CN1309041C (zh) | 内存组件的位线与位线接触窗的制造方法 | |
| CN1275314C (zh) | 位元线的形成方法 | |
| CN1591875A (zh) | 具有沟槽电容器的动态随机存取存储器及其制造方法 | |
| CN217361582U (zh) | 半导体装置 | |
| CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
| CN116981252A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN1267987C (zh) | 隔离具有部分垂直沟道存储单元的有源区的方法 | |
| CN2919532Y (zh) | 动态随机存取存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180103 Address after: No. 88 Lianhua Avenue, Jinjiang City, Quanzhou, Fujian Patentee after: Fujian Jincheng integrated circuit Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: United Microelectronics Corporation |
|
| TR01 | Transfer of patent right |