CN1035141C - 半导体存储器的制造方法 - Google Patents
半导体存储器的制造方法 Download PDFInfo
- Publication number
- CN1035141C CN1035141C CN93120817A CN93120817A CN1035141C CN 1035141 C CN1035141 C CN 1035141C CN 93120817 A CN93120817 A CN 93120817A CN 93120817 A CN93120817 A CN 93120817A CN 1035141 C CN1035141 C CN 1035141C
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- contact hole
- layer
- material layer
- corrosion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000003860 storage Methods 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 56
- 230000007797 corrosion Effects 0.000 claims description 45
- 238000005260 corrosion Methods 0.000 claims description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 2
- 230000003139 buffering effect Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 239000000428 dust Substances 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000012876 topography Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 62
- 229920005591 polysilicon Polymers 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000003518 caustics Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 206010016275 Fear Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体存储器的制造方法，其中，提供具有双翅状结构的一种电容器。在由导电层组成的两翅片之间、通过施加能够被湿法腐蚀的厚层平面材料形成存储电极。因此，能够解决由常规结构中的不良台阶差所引起的光刻工艺问题。另外，采用腐蚀速率较大的薄的高温氧化膜形成存储电极。于是改善了单元的构形和减少了存储电极的损坏。
Description
本发明涉及一种半导体存储器的制造方法，特别涉及一种动态随机存取存储器(DRAM)的制造方法，这种动态随机存取存储器具有大大改进了单元电容和增加了的可靠性，通过集成多个单位单元来实现，而每个单元由一个传输晶体管和一个电荷存储电容器组成。
随着半导体存储器集成度变得越大，每单位单元占有的表面面积就越小。一般来说，当减少单元尺寸时，DRAM和每一单元中的电荷存储电容器的有效面积也要减少，这将导致电容减少。在上述的DRAM单元中，电容的减少必然导致软差错(soft errors)的增加，该差错是由a粒子产生的噪声电荷的流入量引起的。因此，在减少单元尺寸的同时通过扩展电容器的有效面积增加单元电容是半导体存储器高集成化中的主要任务。
为了满足这一要求，自从70年代后期，就已使用了叠层电容器单元(STC)。STC单元一般是这样构成的：在半导体基片的有源区内形成MOS晶体管，其电容器通过掩埋的接触点和MOS晶体管的源区相连，而电容器的存储电极水平地延伸到晶体管栅极的上部并位于掩埋接触点的中心，因此，形成具有叠层电容结构的单元。该结构能增加在上述存储电极和相对于存储电极而形成的平板电极之间所形成的电容器的有效面积。
参考通用的STC单元的制造工艺，首先，在半导体基片的有源区形成一MOS晶体管，然后形成高温氧化膜(HTO)，以便使MOS晶体管的栅极绝缘，再在上述MOS晶体管的源区上面形成掩埋的接触点。此后，淀积多晶硅以形成存储电极，采用常规光刻工艺对其构图，于是，形成电容器的存储电极。在那以后，相应于上述存储电极形成一层电介质薄膜和平板电极，然后形成位线，便完成STC单元。
然而，通常的STC单元存储电极的绝对有效区域必然随单元尺寸而减少，而该单元尺寸也由于半导体存储器件越来越高的集成度而继续减少。因此，上述STC单元结构无法适用于制造集成度超出一定限度(例如16Mb)的DRAM器件。
与此同时，可以采用高电介质薄膜，即氧化钽(Ta2O5)薄膜，作为增加存储器单元电容器的电容量的另一种方法。然而，当使用氧化钽时，和使用氧化硅或者使用氮化硅时相比较，漏电流将增加。
提出了一种沟槽电容器，并且把它作为增加单元电容量的另外一种方法，其中，在半导体基片内形成沟槽，再在槽内形成电器器。然而，在16Mb的沟槽DRAM器件中，要隔离相邻的电容器而又没有有干扰，那是很难达到的。
另一方面，提出了一种翅状结构的电容器，以便借助于扩展电容器的有效面积来增加单元的电容量。这种结构，由于它相对简单的制造工艺和能保证大的单元电容，所以目前已引起很多研究者重视。
翅状结构的电容器是一种叠层电容器，它包括由多层导电层和把每个导电层隔开的隔离层组成的存储电极。因为每个导电层的顶面、底面和侧面均可被用作电容器的有效面积，所以这种结构非常有利于高度集成化。
下面参考图1-图5说明制造上述翅状结构电容器的一种常规方法(见“3-Dimensional Stacked Capacitor Cell for 16 Mand 64M DRAMs”by T.Ema et al.，IEDM，88，pp592-595)。
图1是表示在半导体基片源区中形成的晶体管的剖面图，在基片上淀积有交替的绝缘和导电材料层。
更具体地说，在半导体基片1上进行一种常规的LOCOS隔离法，使之能区分由场氧化膜2组成的无源区与由场氧化膜2限定的有源区。在有源区中形成由栅绝缘膜3、栅电极4、源区5和漏区6构成的MOS晶体管在形成上述晶体管的栅电极4的图形时，同时在场氧化膜2上形成的字线4-1。然后，为了隔离栅电极4，在所得结构的整个表面上形成作为腐蚀阻挡层的氮化膜7。按顺序在氮化硅膜7上面形成第一氧化硅层8a(即绝缘层)、第1多晶硅层9a(即导电层)和第二氧化硅层8b(即绝缘层)。此时，例如双翅状结构交替地形成一层双堆叠氧化硅层和一层单一的多晶硅层。(另一方面，3翅状结构是交替地形成一层3堆叠氧化硅层和2层多晶硅层。)
图2是表示在源区5上面形成接触孔以后，在所得结构的整个表面上形成导电层的剖面图。
更详细地说，借助掩模图形在源区5上形成接触孔，以便连接源区和电容器的存储电极。然后，通过包括接触孔的半导体基片的整个表面上淀积多晶硅而形成导电层，即第2多晶硅层9b，在上述半导体基片上，已经按顺序地形成了第1和第2氧化硅层8a和8b及第1多晶硅层9a。
图3是表面通过使所得的结构形成图形而得到的电容器存储电极图形的剖面图。
也就是说，用一掩模图形按顺序地进行腐蚀，该掩模图形保留以接触孔为中心的一定范围之内的第1和第2多晶硅层9a和9b及第2氧化层8b的选定部分，于是，形成了具有2层多晶硅的翅状结构的存储电极图形。
图4是表示加工完了的电容器存储电极的剖面图。也就是通过湿法腐蚀，除掉保留在多晶硅9a和9b间的第2氧化层8b和在氮化硅7上形成的第1氧化层8a，而由此完成制造翅状结构的存储电极9。此时，氮化硅膜7起抗腐蚀层的作用，以防止由于腐蚀工艺损伤晶体管。
图5是表示加工完了的电容器和位线的剖面图。即，在存储电极9的顶面形成电介质膜13，在如此得到的整个表面上淀积多晶硅层，然后进行布图以便形成平板电极14。以后，为了把平板电极14与后面形成的位线隔离开而形成绝缘层15。在漏区6上形成接触孔后，在半导体基片的整个表面上淀积导电材料形成位线16。
因为上述常规翅状结构电容器(已由T，Ema公开)能够按需要增加它的有效面积，所以能保证足够的单元电容，但是仍然存在下列问题。
第1，形成存储电极图形的腐蚀工艺是借助于反应离子腐蚀方法，交替地腐蚀多晶硅层和氧化硅层而进行的。因此，这种方法过于复杂并因改变各层腐蚀工艺而损伤存储电极的表面，以致降低单元电容的可靠性。
第2，当按顺序相应地腐蚀氧化硅层和多晶硅层时，如果除掉它们的过腐蚀加工是不足的，在要避免形成存储电极的外围电路区域中容易产生纵向条。
第3，因为常规的翅状结构是要形成垂直多层结构的存储电极，单元的构形很差。也说是，形成接触孔和存储电极图形的光刻裕度会下降。
本发明的一个目的是提供一种半导体器件的制造方法，该方法能保证电容器有足够大的有效面积，又减少掩埋接触孔的宽度，由此，提供了一种改善了的形成接触孔的加工裕度，增大了存储器的集成化。
本发明的另一个目的是提供一种半导体器件的制造方法，通过防止电容器存储电极的表面被电极损伤和防止存储电极在它的翅状连接处被断裂，能形成稳定的存储电极。
本发明的再一个目的是提供了一种半导体器件的制造方法，其中提供了改善了的单元布局。
为了实现本发明的上述目的，提供了一种半导体存储器的制造方法，其中包括下列步骤：
在半导体基片的要形成晶体管的表面区域上，按顺序地形成第1绝缘层和第1导电层；在第1导电层上形成能被湿法腐蚀的平面化的第1材料层；形成一个接触孔以便在第1材料层的预定区域露出半导体基片；在包括接触孔的第1材料层上形成第2导电层；在第2导电层上从接触孔中心向外到一预定距离的范围内形成光刻胶图形；利用光刻胶图形作为腐蚀掩模，腐蚀在光刻胶图形下面的第2导电层；湿法腐蚀第2导电层下面的第1材料层；以及利用光刻胶图形作为腐蚀的掩模腐蚀形成在第1材料层下面的第1导电层，由此形成由第1和第2导电层剩余部分组成的电容器的存储电极。
另外，提供一种半导体存储器的制造方法，该方法包括下列步骤：在半导体基片的形成晶体管的表面区域上，形成第1绝缘层和第1导电层；在第1导电层上面形成腐蚀速率大于第1导电层的第2材料层，并相继形成均匀厚度的第2导电层；形成接触孔，以便露出第2材料层的预定区域中的半导体基片；在包括接触孔的第2材料层上面形成第2导电层；形成一个光刻胶图形，其范围从接触孔中心向外到一个预定距离处；利用光刻胶作为腐蚀掩模，腐蚀在光刻胶图形下面的第2导电层；湿法腐蚀第2导电层下面的第2材料层；利用光刻胶图形作为腐蚀掩模，腐蚀第2材料层下面形成的第1导电层，由此形成由第1和第2导电层组成的电容的存储电极。
因为在本发明中，在第1导电层上形成的上述第1或第2材料层，其腐蚀速率比上述第1导电层块，所以上述第1导电层保留着向接触孔内伸展的形状。这是因为在形成接触孔时，上述第1导电层作为上述第1和第2材料层的腐蚀阻挡层，要使电容器的存储电极和晶体管的源区相连。
因此，即使使用常规接触孔掩模，也可以减小接触孔的宽度，而在形成相同尺寸接触时，可以使用具有较大曝光区的掩模。
另外，因为第1和第2材料层是由可进行湿法腐蚀的材料组成的，所以能减小外围电路产生纵向条的危险而不发生过腐蚀，也能减少对存储电极的损环。
通过参考下列附图详细地叙述它的最佳实施例，本发明的上述目的和其它优点将更加清楚。
图1到图5是表示制造具有常规翅状结构电容器的DRAM单元的方法的剖面图。
图6到图15是表示按本发明第1实施例制造DRAM单元方法的剖面图。
图16到图21是表示按本发明第2实施例制造DRAM单元方法的剖面图。
下文，参考下述实施例说明本发明。实施例1
图6到图15是表示按照本发明第1实施例制造DRAM单元方法的剖面图。下面参考附图详细地叙述本发明的第1实施例。
图6表示在半导体基片21上面形成场氧化膜22的一个步骤。用局部氧化法(LOCOS)等常规的隔离方法在半导体基片21上形成场氧化膜22的无源区和由上述场氧化膜22围绕的元件有源区。
图7是说明在半导体基片21的有源区形成栅极24和在无源区上形成字线24-1这一步骤的剖面图。具体地说，在半体基片21上形成栅绝缘膜23之后，形成栅电极24的导电层(形成栅电极的材料层)，在其上形成用作第1HTO膜25的高温氧化膜(HTO)。然后，通过常规的光刻工艺同时将导电层刻出图形，分别在有源区和无源区中形成栅电极24和字线24-1。此时，在栅电极24上形成的第1HTO膜25厚度为1000A°～3000A°，以便腐蚀加工源区上面的掩埋接触孔时，防止接触孔中的存储电极和栅电极24之间发生短路。不过，如果需要，可省去形成第1HTO膜25的步骤。
图8是表示形成晶体管的源/漏区27和28这一步骤的剖面图。利用源/漏离子注入形成源区27和漏区28，其中不会发生离子注入到栅电极，因为极电极24上面的第1HTO膜25或栅电极24(当未形成第1HTO膜时)会阻挡离子注入其中。然后，在基片的整个表面上形成随后要被腐蚀的HTO膜，而在栅电极24和第1HTO膜25的侧壁上形成第2HTO隔离层26。
图9是说明为了隔离电容器在如此得到的图8的整个结构上面形成第3HTO膜这一步骤的剖面图，其上形成第1导电层30，以便形成电容器的翅状存储电极。
由多晶硅形成的第1导电层30不仅起到扩大电容器有效面积的作用，而且在为形成掩埋接触，进行腐蚀时也起到腐蚀阻挡膜的作用。考虑到整个单元的构形、扩大的有效面积和接触孔的尺寸，要薄薄地形成第1导电层30，例如，厚约500A°到3000A°。采用把砷注入到多晶硅、利用POCl3淀积掺杂，或者利用掺杂多晶硅形成第1导电层30，那都没有区别。
图10上表示在第1导电层30上形成平面化的第1材料层31后为形成用于形成接触孔的光刻胶图形这一步骤的剖面图。为了形成平面化的第1材料层31，在第1导电层30的顶部淀积能回流的硼磷硅玻璃(BPSG)，其厚度约为2500A°到4000A°，然后使其回流，将表面平面化。此时，应该使回流工艺的温度应保持在850°以下，以便不破坏已经形成的晶体管的特性。在形成掩埋接触之前，利用BPSG膜31使基片平面化，是为保证形成掩埋接触和相继形成的存储电极的光刻工艺有足够大的加工裕度。然后，在平面化的BPSG膜31上涂覆光刻胶，利用掩埋接触掩模进行光刻工艺，以便形成光刻图形32。此时，该掩埋接触掩模的曝光面积比使用制造一个STC单元所用的常规掩埋触掩所用的要大。当进行掩埋接触光刻加工时，使用有较大曝光面积的掩埋接触掩模能使接触孔容易开孔。同时，如果这样使用常规的掩埋接触掩模，和常规工艺相比，可减小接触孔的宽度，而有利用集成化。因此，扩大了掩模选择的范围。
图11是表示接触孔33以后除去光刻胶图形32这一步骤的剖面图。具体地说，在腐蚀由光刻胶图形32露出的BPSG时，第1导电层30作为BPSG膜31的腐蚀阻挡层，因为BPSG膜31的腐蚀速率比第1导电层30的大。然后，按顺序除去露出的第1导电层30和第3HTO膜29，再除掉用作掩埋接触图形的光刻胶图形32，这就完成了掩埋接触孔33的形成。这里，腐蚀以后，由于第1导电层和BPSG膜的腐蚀速率不同，第1导电层30露出的边缘向接触孔中心稍微伸出BPAM膜31之外。在接着腐蚀第3HTO膜29时，第1导电层30的伸出部分起腐蚀掩模的作用。因此，较小的掩埋接触孔33宽度进一步变窄，由此防止填充在掩埋接触孔33中相继产生的导电层和栅电极24或字线24-1之间发生短路。
图12是说明在包括接触孔33的BPSG膜31上面形成第2导电层34和形成光刻胶图形35这一步骤的剖面图，以便形成存储电极。为了形成构成存储电极的第2导电层34，在形掩埋接触孔33的整个基片上面淀积多晶硅，然后利用砷离子注入或POCl3把杂质掺入多晶硅中以便形成存储电极的第二导电层34。第2导电层34的厚度约为1000A°到3000A°。另一方面，实际上也可利用掺杂多晶硅作为第2导电层34的材料。涂覆光刻胶，并通过光刻工艺形成光刻胶图形35，其中，使用形成存储电极的掩模。此处，可使用形成STC单元的存储电极的常规掩模。
图13是表示利用光刻胶图形35作为腐蚀掩模腐蚀第2导电层34和BPSG膜31的步骤的剖面图。首先，腐蚀由光刻图形35露出的第2导电层34。此时，因为第2导电层34下面的BPSG膜31很厚，所以过腐蚀第2导电层34不存在问题。因此，消除了在外围电路内产生纵向条的危险。然后，用HF或者缓冲氧化腐蚀剂(BOE)溶液，湿法腐蚀留下来的BPSG膜31。此时，简化该工艺，并且完全除掉BPSG膜，因为使用湿法腐蚀而不是用常规的干法腐蚀。通过湿法腐蚀工艺所露出的第2导电层34的下面和侧面的表面，都可用作存储电极的有效面积。
图14是表示形成电容器存储电极这一步骤的剖面图。更详细地说，为使光刻胶粘附性良好，要烘焙和固化保留下来的光刻胶图形35。而后，通过用光刻胶图形35作为腐蚀腌模腐蚀第1导电层30，形成由第1和第2导电层组成的双翅状结构的存储电极。
图15是表示完成电容器和形成位线39的步骤的剖面图。即，在露出的存储电极的整个表面上形成电介质膜36，例如，氧化物/氮化物/氧化物(ONO)，再在所得到的整个表面上形成第3导电层以便形成平板电极37。此后，为了隔离位线(以后形成的)和平板电极37而形成绝缘膜38。然后，在漏区28上形成接触孔。如此得到的整个表面上形成第4导电层，以便形成位线39，由此完成电容器的制造工艺。
根据如图6到图15所示的实施例1所公开的半导体存储器的制造方法，由于陡峭的台阶差而造成的光刻工艺困难以及由形成常规翅状结构的Ema等人的电容器制造工艺所产生的问题，通过利用BPSG膜进行平面化而被解决。亦即，通过采用本发明的湿法腐蚀工艺除掉BPSG，就能简化常规的复杂的干法腐蚀工艺。用这种干法腐蚀工艺形成存储电极时，其工艺条件由于交替形成导电层和绝缘层而需要改变。而且，实施例1还消除了所关心的产生纵向条的问题。实施例2
图16到图21是表示按照本发明实施例2的步骤制造半导存储器的工艺的剖面图。这里，制造工艺的第1部分与实施例1的图6到图9所表示的情况完全相同，相同的标号相同的构成元件。
图16是表示在第1导电层30上形成第2导电层41以便按照图9所示步骤形成接触孔的步骤的剖面图。更具体地说，在第1导电层30的上面形成第2材料层41，在第1导电层30的整个表面上形成光刻胶层。于是，形成光刻胶图形32以形成掩埋的接触孔。在第1导电层30上以均匀厚度形成第2材料层41和相连的第2导电层(图18中为标号34)，第2材料层由比第1导电层30的腐蚀率大的材料组成。第2材料层41由HTO尽可能薄地形成。
同时，形成光刻胶图32以便在源区27上形成掩埋接触孔，其中，光刻胶图形32是用具有一个比常规STC单元的掩埋接触掩模或者实施例1中的常规STC单元的掩埋还要大的扩展了的曝露面积的掩模形成的。即使用扩展了曝露面积的掩埋接触掩模，当利用由上述掩模作为腐蚀掩模形成光刻胶图形32，形成随后的掩埋接触时，因为第1导电层30的局部伸向掩埋接触孔的内侧并保留在那里，所以，第1导电层30作为腐蚀阻挡膜会使掩埋的接触孔的宽度变窄。这能使待形成的掩埋接触孔小到令人满意的程度，且保证有充分的工艺裕度。当腐蚀掩埋接触时，通过控制第1导电层的厚度和腐蚀时间，根据第1导电层伸向掩埋接触孔内侧的剩余部分，就可以控制上述掩埋接触孔的宽度。
图17是表示形成接触孔33这一步骤的剖面图。具体地说，形成掩埋接触孔33，以便露出源区27，其中，利用图16的光刻胶图形32作为腐蚀掩模腐蚀暴露出的第2材料层41，当腐蚀第2材料层41(即HTO膜)时，在HTO膜周围会产生聚合材料，并且可根据腐蚀的时间控制产生聚合材料的数量。这种聚合材料也起腐蚀阻挡的作用，这有利于减小掩埋接触孔的宽度。另一方面，在腐蚀掩埋接触期间，第2材料层41下面的第1材料层30不会受到严重的浸蚀，这是因为第2材料层41和BPSG膜，即实施例1中所示出的第1材料层相比，是很薄的，例如，1000A°或更薄。
然而，如图10所示，实施例1中的BPSG膜31用晶体管源区27上形成的一厚层平面化，其中将要形成上述的掩埋接触。因此，在为形成掩埋接触孔33而进行的腐蚀工艺期间，不得不完全地去掉掩埋接触孔33中的BPSG膜31，那就需要作过腐蚀。因此，在BPSG膜31下面的第1导电层30被浸蚀。于是，在腐蚀处于浸蚀状态的第1导电层时，第1导电层下面的HTO膜29、26和25也被浸蚀。而且，掩埋接触孔33中HTO膜29下面的半导体基片21就可能被损坏，还可能浸蚀栅电极24，从而引起相继形成的第2导电层34和栅电极24之间发生短路。
接着，通过腐蚀第1导电层30和第1导电层下面的HTO膜29，形成掩埋接触孔33。由于上述聚合物和伸出的第1导电层的作用，掩埋接触孔33越向底部变得越窄，如实施例1的图11所示的那样。因此，要充分地保证掩埋接触孔33和栅电极24之间的间隔，由此防止短路和改进隔离性能。
图18是表示在有上述接触孔33的第2材料层41上形成第2导电层34和形成构成电容器存储电极的光刻胶图形35的步骤的剖面图。具体地说，，在所得的其中形成了接触孔33的结构的整个表面上，形成第2导电层34，其上还涂覆有光刻胶。然后，形成光刻胶图形35，以便形成电容器的存储电极。用多晶硅，例如，用于第1导电层30的材料，形成第2导电层34。这里，形成的第1导电层30最好充分薄，例如，1000A°或更少。如果形成的第2导电层34过厚，就可能填入掩埋接触孔33，从而大大减少存储电极的有效面积，或者在掩埋接触孔的下部产生空洞。
图19是表示利用光刻胶图形35作为腐蚀掩模腐蚀部分第2导电层34并除去第2导电层34下面的第2材料层41的步骤的剖面图。利用图18的光刻胶图形35作为腐蚀掩模，仅仅干法腐蚀导电层34，然后用湿法腐蚀除掉所有暴露的第2材料层41。此时，可以采用HF或者超级缓冲氧化腐蚀剂(SBOE)作为化学腐蚀剂。作为第2材料层41的HTO膜的腐蚀速率要比实施例1的BPSG膜的大得多。例如，利用BOE溶液作为腐蚀溶液时，BPSG膜的腐蚀速率是每分钟800-900A°，而HTO膜的腐蚀速率是每分1800-2000A°，这表示HTO膜的腐蚀速率大约是BOSG膜的2倍。
因为实施例1所形成的BPSG膜31很厚，便于使它的表面平面化，所以腐蚀时间变得很长。因此如图13所示，在腐蚀期间把第2导电层34的薄弱部分“A”浸蚀了，使人们担心薄弱部分可能被断裂。
然而，形成有第2材料层41很薄，并且具有很大的腐蚀速率。因此，图19的“B”处，即翅状结构存储电极的薄弱部分，仅稍微地被浸蚀。
图20是表示完成电容器存储电极这一步骤的剖面图。详细地说，烘焙和固化图19所示的光刻胶图形35，以获得良好的粘附性，然后用它用为腐蚀暴露出的第1导电层30的掩模。这样就完成了由第1和第2导电层30和34组成的存储电极。
图21是表示制完的电容器和形成的位线的剖面图。更具体地说，在存储电极的整个表面上的形成氧化物/氮化物/氧化物(ONO)膜作为电介质膜36，通过在所得结构的整个表面上形成第3导电层而构成平板电极37。然后，形成用作隔离位线(以后形成)和平板电极37的绝缘膜38，再在漏区28上形成接触孔。此后，在所得结构的整个表面上形成第4导电层，然后，形成位线39。
从本发明的实施例2可以看出，根据本发明在制造双翅状结构的电容器过程中在第1和第2导电层之间形成薄的HTO膜，能够防止因过腐蚀对第2导电层产生的损伤，由于要使各单元获得良好的构形，可以顺利地进行随后的末端处理。另外，形成的晶体管不会改变它的特性，因为和实施例1一样，为不必在高温下进行使BPSG层表面平面化的加流工艺。而且，可能适当地减少掩埋接触孔的宽度和保证充分的工艺裕度。
应当了解，虽然详细地描述了本发明的优选实施例，但是在不偏离所附权利要求书所限定的本发明的构思和范围的情况下，本领域的普通技术人员可以对它作多种改型和变化。
Claims (15)
1.一种制造半导体存储器中存储电容器电极的方法，其特征在于包括下列步骤：
在半导体基片上形成晶体管的源和漏区；
在所述晶体上形成第1绝缘层；
在所述第1绝缘层上形成第1导电层；
在所述第1导电层上形成腐蚀灵敏度与该第1导电层不同的第1材料层；
通过所述第1绝缘层、所述第1导电层和所述第1材料层腐蚀形成一接触孔，以便至少露出所述晶体管的所述源区和漏区中的一个，所述腐蚀步骤在所述接触孔中留下所述第1导电层的伸出部分，所述接触孔腐蚀步骤控制在位于所述第1导电层之上的上接触孔宽度和位于所述第1导电层之下的下接触孔宽度之间有一个差；
在第1绝缘层和所述接触孔中暴露出的表面上形成第2导电层；
处理所述第2导电导以完成一存储电容器电极。
2.根据权利要求1的方法，其特征在于，形成所述第1绝缘层的步骤包括一个形成高温氧化膜的步骤。
3.根据权利要求1的方法，其特征在于，形成所述第1材料层的步骤包括形成一高温氧化膜使其厚度约等于或小于1000A°的步骤。
4.根据权利要求1的方法，其特征在于，形成所述第1导电层的步骤包括形成一厚度约为500A°到3000A°的多晶硅材料的步骤。
5.根据权利要求1的方法，其特征在于，形成所述第1材料层的步骤包括形成一厚度的等于或小于2500A°的硼磷硅玻璃的步骤。
6.根据权利要求1的方法，其特征在于：所述处理所述第2导电层的步骤包括下列步骤：
腐蚀所述第2导电层的一部分，以在与所述接触孔离开的位置上露出一部分第2导电层；
腐蚀部分所述第1材料层以在与所述接触孔离开的位置上露出一部分所述第1导电层；以及
腐蚀一部分所述第一导电层。
7.根据权利要求6的方法，其特征在于：所述腐蚀部分所述第1材料层的步骤包括用从HF溶液及一缓冲氧化物腐蚀剂溶液中选出的一种溶液进行湿法腐蚀的步骤。
8.根据权利要求1的方法，其特征在于，处理所述第2导电层的步骤包括：
在所述第2导电层上施加一图形化的光刻胶材料层；
用所述光刻胶作掩模腐蚀一部分所述第2导电层，以在与所述接触孔隔开的位置上露出所述第一材料层的一部分；
烘焙所述光刻胶材料，以及
腐蚀掉部分所述第1材料层和第1导电层。
9.一种制造半导体存储器中存储电容器电极的方法，其特征在于包括下列步骤：
在半导体基片上形成的晶体管的源和漏区；
在所述晶体管上形成第1绝缘层；
在所述第1绝缘层上形成第1导电层；
在所述第1导电层上形成第1材料层；
形成一个穿过所述第1材料层、所述第1导电层和所述第1绝缘层的接触孔，以便至少露出所述晶体管的所述源区和漏区之一，所述形成步骤在所述接触孔中留下所述第1导电层的伸出部分，所述接触孔形成步骤控制在位于所述第1导电层之上的上接触孔宽度和位于所述第1导电层之下的下接触孔宽度之间有一个差，所述差值根据所述第1导电层的厚度及其腐蚀时间来控制；
在第1绝缘层和所述接触孔中暴露出的表面上形成第2导电层；
处理所述第2导电层以完成一存储电容器电极。
10.根据权利要求9的方法，其特征在于，所述形成第1材料层的步骤包括形成高温氧化物(HTO)膜的步骤。
11.根据权利要求9的方法，其特征在于，所述形成接触孔的步骤通过调整在腐蚀所述第1材料层时产生的聚合物量来控制接触孔的宽度，从而控制所述宽度之间的差值。
12.根据权利要求9的方法，其特征在于，所述形成接触孔的步骤包括利用从HF溶液和缓冲氧化物腐蚀剂溶液中选出的一种溶液湿法腐蚀所述的第1材料层的步骤。
13.根据权利要求1的方法，其特征在于，所述形成第1材料层的步骤包括形成一厚度小于1000埃高温氧化层的步骤。
14.一种制造半导体存储器件中存储电容器的方法，其特征在于包括下列步骤：
在半导体基片上形成晶体管的源和漏区；
在所述晶体管上形成第1高温氧化物区；
在所述高温氧化物层上形成第1导电层；
在所述第1导电层上形成第2高温氧化物层；
通过所述第2高温氧化层、所述第1导电层和所述第1高温氧化层腐蚀出一个接触孔，以便至少露出所述晶体管的源区和漏区之一，所述腐蚀步骤在所述接触孔中留下所述第1导电层的伸出部分，所述接触孔腐蚀步骤控制在使位于所述第1导电层之上的上接触孔宽度和位于所述第1导电层之下的下接触孔宽度之间有一个差，所述差值根据所述第1导电层的厚度及其腐蚀时间来控制；
在所述第1高温氧化层和所述接触孔中暴露出的表面上形成第2导电层；
处理所述第2导电层以完成一存储电容器电极；
在所述存储电容器电极上形成一介电薄膜，以及
形成由所述介电薄膜与所述存储电容器电极分隔开的第2电极。
15.根据权利要求14的方法，其特征在于，所述处理第2导电层以完成一存储电容器电极的步骤包括下列步骤：
由第1腐蚀工艺腐蚀掉所述第2导电层的一部分，在与所述接触孔隔开的位置上露出所述第2高温氧化层；
由第2腐蚀工艺腐蚀掉部分所述第2高温氧化层，以在与所述接触孔隔开的位置上露出所述第1高温氧化层的一部分；以及
由第3腐蚀工艺腐蚀所述第1导电层的一部分。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023802A KR960005570B1 (ko) | 1992-12-10 | 1992-12-10 | 반도체 메모리 장치의 제조 방법 |
| KR23802/92 | 1992-12-10 | ||
| KR92-23802 | 1992-12-10 | ||
| KR93-4636 | 1993-03-24 | ||
| KR4636/93 | 1993-03-24 | ||
| KR93004636A KR960008575B1 (en) | 1993-03-24 | 1993-03-24 | Manufacture method of semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1090090A CN1090090A (zh) | 1994-07-27 |
| CN1035141C true CN1035141C (zh) | 1997-06-11 |
Family
ID=26629419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN93120817A Expired - Fee Related CN1035141C (zh) | 1992-12-10 | 1993-12-10 | 半导体存储器的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5422295A (zh) |
| EP (1) | EP0601868A1 (zh) |
| JP (1) | JP3501297B2 (zh) |
| CN (1) | CN1035141C (zh) |
| TW (1) | TW227628B (zh) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0132831B1 (ko) * | 1994-07-08 | 1998-04-16 | 김광호 | 매몰 비트라인과 핀구조 커패시터를 갖는 반도체장치 셀 제조방법 |
| KR960006030A (ko) * | 1994-07-18 | 1996-02-23 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5452244A (en) * | 1994-08-10 | 1995-09-19 | Cirrus Logic, Inc. | Electronic memory and methods for making and using the same |
| US5534457A (en) * | 1995-01-20 | 1996-07-09 | Industrial Technology Research Institute | Method of forming a stacked capacitor with an "I" shaped storage node |
| KR0180779B1 (ko) * | 1995-02-27 | 1999-03-20 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5654223A (en) * | 1995-06-27 | 1997-08-05 | Lg Semicon Co., Ltd. | Method for fabricating semiconductor memory element |
| US5807782A (en) * | 1995-09-25 | 1998-09-15 | Vanguard International Semiconductor Corporation | Method of manufacturing a stacked capacitor having a fin-shaped storage electrode on a dynamic random access memory cell |
| US5773346A (en) * | 1995-12-06 | 1998-06-30 | Micron Technology, Inc. | Semiconductor processing method of forming a buried contact |
| US5547893A (en) * | 1995-12-27 | 1996-08-20 | Vanguard International Semiconductor Corp. | method for fabricating an embedded vertical bipolar transistor and a memory cell |
| US5567639A (en) * | 1996-01-04 | 1996-10-22 | Utron Technology Inc. | Method of forming a stack capacitor of fin structure for DRAM cell |
| TW363216B (en) * | 1996-05-06 | 1999-07-01 | United Microelectronics Corp | Manufacturing method of capacitor used for DRAM |
| US5672534A (en) * | 1996-05-10 | 1997-09-30 | United Microelectronics Corporation | Process for fabricating capacitor cells in dynamic random access memory (DRAM) chips |
| US5648291A (en) * | 1996-06-03 | 1997-07-15 | Vanguard International Semiconductor Corporation | Method for fabricating a bit line over a capacitor array of memory cells |
| US5879988A (en) * | 1996-06-12 | 1999-03-09 | Mosel Vitelic Incorporated | Capacitor of a DRAM cell and method of making same |
| CN1072842C (zh) * | 1996-09-26 | 2001-10-10 | 联华电子股份有限公司 | 具有电容器的半导体存储器件 |
| US5972789A (en) * | 1998-06-01 | 1999-10-26 | Vanguard International Semiconductor Corporation | Method for fabricating reduced contacts using retardation layers |
| US6403411B1 (en) * | 1998-12-08 | 2002-06-11 | United Microelectronics Corp. | Method for manufacturing lower electrode of DRAM capacitor |
| US6312983B1 (en) * | 1999-10-21 | 2001-11-06 | Promos Technologies, Inc. | Etching method for reducing bit line coupling in a DRAM |
| US6873087B1 (en) * | 1999-10-29 | 2005-03-29 | Board Of Regents, The University Of Texas System | High precision orientation alignment and gap control stages for imprint lithography processes |
| EP2264522A3 (en) * | 2000-07-16 | 2011-12-14 | The Board of Regents of The University of Texas System | Method of forming a pattern on a substrate |
| EP1303793B1 (en) | 2000-07-17 | 2015-01-28 | Board Of Regents, The University Of Texas System | Method and system of automatic fluid dispensing for imprint lithography processes |
| EP1309897A2 (en) * | 2000-08-01 | 2003-05-14 | Board Of Regents, The University Of Texas System | Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography |
| AU2001286573A1 (en) * | 2000-08-21 | 2002-03-04 | Board Of Regents, The University Of Texas System | Flexure based macro motion translation stage |
| WO2002067055A2 (en) * | 2000-10-12 | 2002-08-29 | Board Of Regents, The University Of Texas System | Template for room temperature, low pressure micro- and nano-imprint lithography |
| US6964793B2 (en) | 2002-05-16 | 2005-11-15 | Board Of Regents, The University Of Texas System | Method for fabricating nanoscale patterns in light curable compositions using an electric field |
| EP1351315A3 (fr) * | 2002-03-20 | 2005-08-17 | Memscap | Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication |
| US7037639B2 (en) * | 2002-05-01 | 2006-05-02 | Molecular Imprints, Inc. | Methods of manufacturing a lithography template |
| US20030235787A1 (en) * | 2002-06-24 | 2003-12-25 | Watts Michael P.C. | Low viscosity high resolution patterning material |
| US6926929B2 (en) | 2002-07-09 | 2005-08-09 | Molecular Imprints, Inc. | System and method for dispensing liquids |
| US7077992B2 (en) | 2002-07-11 | 2006-07-18 | Molecular Imprints, Inc. | Step and repeat imprint lithography processes |
| US6908861B2 (en) * | 2002-07-11 | 2005-06-21 | Molecular Imprints, Inc. | Method for imprint lithography using an electric field |
| US7019819B2 (en) | 2002-11-13 | 2006-03-28 | Molecular Imprints, Inc. | Chucking system for modulating shapes of substrates |
| US6932934B2 (en) | 2002-07-11 | 2005-08-23 | Molecular Imprints, Inc. | Formation of discontinuous films during an imprint lithography process |
| US6900881B2 (en) | 2002-07-11 | 2005-05-31 | Molecular Imprints, Inc. | Step and repeat imprint lithography systems |
| US7070405B2 (en) * | 2002-08-01 | 2006-07-04 | Molecular Imprints, Inc. | Alignment systems for imprint lithography |
| US7027156B2 (en) | 2002-08-01 | 2006-04-11 | Molecular Imprints, Inc. | Scatterometry alignment for imprint lithography |
| US6916584B2 (en) | 2002-08-01 | 2005-07-12 | Molecular Imprints, Inc. | Alignment methods for imprint lithography |
| US7071088B2 (en) * | 2002-08-23 | 2006-07-04 | Molecular Imprints, Inc. | Method for fabricating bulbous-shaped vias |
| US8349241B2 (en) | 2002-10-04 | 2013-01-08 | Molecular Imprints, Inc. | Method to arrange features on a substrate to replicate features having minimal dimensional variability |
| US6980282B2 (en) | 2002-12-11 | 2005-12-27 | Molecular Imprints, Inc. | Method for modulating shapes of substrates |
| US6871558B2 (en) * | 2002-12-12 | 2005-03-29 | Molecular Imprints, Inc. | Method for determining characteristics of substrate employing fluid geometries |
| US7452574B2 (en) * | 2003-02-27 | 2008-11-18 | Molecular Imprints, Inc. | Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer |
| US7179396B2 (en) * | 2003-03-25 | 2007-02-20 | Molecular Imprints, Inc. | Positive tone bi-layer imprint lithography method |
| US7396475B2 (en) * | 2003-04-25 | 2008-07-08 | Molecular Imprints, Inc. | Method of forming stepped structures employing imprint lithography |
| US7090716B2 (en) * | 2003-10-02 | 2006-08-15 | Molecular Imprints, Inc. | Single phase fluid imprint lithography method |
| US8211214B2 (en) * | 2003-10-02 | 2012-07-03 | Molecular Imprints, Inc. | Single phase fluid imprint lithography method |
| US7018551B2 (en) * | 2003-12-09 | 2006-03-28 | International Business Machines Corporation | Pull-back method of forming fins in FinFets |
| KR100567529B1 (ko) * | 2003-12-30 | 2006-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8076386B2 (en) | 2004-02-23 | 2011-12-13 | Molecular Imprints, Inc. | Materials for imprint lithography |
| US7906180B2 (en) | 2004-02-27 | 2011-03-15 | Molecular Imprints, Inc. | Composition for an etching mask comprising a silicon-containing material |
| US7803308B2 (en) | 2005-12-01 | 2010-09-28 | Molecular Imprints, Inc. | Technique for separating a mold from solidified imprinting material |
| US7906058B2 (en) * | 2005-12-01 | 2011-03-15 | Molecular Imprints, Inc. | Bifurcated contact printing technique |
| CN101535021A (zh) | 2005-12-08 | 2009-09-16 | 分子制模股份有限公司 | 用于衬底双面图案形成的方法和系统 |
| US7670530B2 (en) | 2006-01-20 | 2010-03-02 | Molecular Imprints, Inc. | Patterning substrates employing multiple chucks |
| TWI429028B (zh) * | 2006-03-31 | 2014-03-01 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置及其製造方法 |
| US8850980B2 (en) | 2006-04-03 | 2014-10-07 | Canon Nanotechnologies, Inc. | Tessellated patterns in imprint lithography |
| US8142850B2 (en) | 2006-04-03 | 2012-03-27 | Molecular Imprints, Inc. | Patterning a plurality of fields on a substrate to compensate for differing evaporation times |
| US7802978B2 (en) | 2006-04-03 | 2010-09-28 | Molecular Imprints, Inc. | Imprinting of partial fields at the edge of the wafer |
| WO2007117524A2 (en) * | 2006-04-03 | 2007-10-18 | Molecular Imprints, Inc. | Method of concurrently patterning a substrate having a plurality of fields and alignment marks |
| US7547398B2 (en) * | 2006-04-18 | 2009-06-16 | Molecular Imprints, Inc. | Self-aligned process for fabricating imprint templates containing variously etched features |
| US8012395B2 (en) | 2006-04-18 | 2011-09-06 | Molecular Imprints, Inc. | Template having alignment marks formed of contrast material |
| JP5537324B2 (ja) * | 2010-08-05 | 2014-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2021196016A1 (zh) * | 2020-03-31 | 2021-10-07 | 深圳市汇顶科技股份有限公司 | 电容器、电容结构、电容器的制作方法 |
| CN115132728B (zh) * | 2021-03-26 | 2024-06-07 | 长鑫存储技术有限公司 | 半导体结构及半导体结构制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2244597A (en) * | 1990-06-02 | 1991-12-04 | Samsung Electronics Co Ltd | A method for manufacturing dram cells |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071783A (en) * | 1987-06-17 | 1991-12-10 | Fujitsu Limited | Method of producing a dynamic random access memory device |
| KR910009805B1 (ko) * | 1987-11-25 | 1991-11-30 | 후지쓰 가부시끼가이샤 | 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법 |
| JPH0260162A (ja) * | 1988-08-25 | 1990-02-28 | Sony Corp | 半導体メモリ |
| JP3199717B2 (ja) * | 1989-09-08 | 2001-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3020257B2 (ja) * | 1989-09-13 | 2000-03-15 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
| JP2753092B2 (ja) * | 1990-01-12 | 1998-05-18 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| JPH0453262A (ja) * | 1990-06-20 | 1992-02-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1993
- 1993-11-29 TW TW082110057A patent/TW227628B/zh active
- 1993-12-09 JP JP30954893A patent/JP3501297B2/ja not_active Expired - Fee Related
- 1993-12-10 CN CN93120817A patent/CN1035141C/zh not_active Expired - Fee Related
- 1993-12-10 EP EP93309941A patent/EP0601868A1/en not_active Ceased
- 1993-12-10 US US08/164,671 patent/US5422295A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2244597A (en) * | 1990-06-02 | 1991-12-04 | Samsung Electronics Co Ltd | A method for manufacturing dram cells |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224388A (ja) | 1994-08-12 |
| CN1090090A (zh) | 1994-07-27 |
| JP3501297B2 (ja) | 2004-03-02 |
| EP0601868A1 (en) | 1994-06-15 |
| US5422295A (en) | 1995-06-06 |
| TW227628B (zh) | 1994-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| US6204143B1 (en) | Method of forming high aspect ratio structures for semiconductor devices | |
| KR940006682B1 (ko) | 반도체 메모리장치의 제조방법 | |
| CN1103123C (zh) | 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺 | |
| KR970003168B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| JPH077084A (ja) | 半導体メモリ装置及びその製造方法 | |
| CN1317769C (zh) | 半导体存储器件及其制造方法 | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| KR100219483B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| JP3607444B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| US6509244B2 (en) | Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film | |
| KR20020091950A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US6162680A (en) | Method for forming a DRAM capacitor | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| KR100242470B1 (ko) | 반도체 메모리장치 제조방법 | |
| US5242852A (en) | Method for manufacturing a semiconductor memory device | |
| US20240114689A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel | |
| KR100546112B1 (ko) | 반도체소자의 제조방법 | |
| KR0130439B1 (ko) | 반도체 기억 소자의 전하저장전극 형성 방법 | |
| KR970000226B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100388206B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR100342828B1 (ko) | 반도체 소자의 전하저장 전극 형성 방법 | |
| KR100955263B1 (ko) | 반도체 소자의 제조방법 | |
| KR0172285B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 19970611 Termination date: 20101210 |