CN1591875A - 具有沟槽电容器的动态随机存取存储器及其制造方法 - Google Patents

Abstract

本发明提供一种具有沟槽电容器的动态随机存取存储器及其制造方法，其中第一电极板设置于基底的岛状半导体结构的下面部分的侧壁上，第二电极板设置于岛状半导体结构的下面部分的表面内和岛状半导体结构外侧的基底的表面内，电容器介电层设置于第二电极板和第一电极板之间。控制沟槽电容器的晶体管设置于岛状半导体结构上，其具有第一、第二源极/漏极和栅极电极。埋入带设置于第二源极/漏极和第一电极板之间，以及将导电插塞设置于第一源极/漏极和位线之间。

Description

具有沟槽电容器的动态随机存取存储器及其制造方法

技术领域

本发明涉及一种动态随机存取存储器(Dynamic Random AccessMemory，简称DRAM)的结构及其制造方法，特别地涉及一种具有沟槽电容器(trench capacitor)的动态随机存取存储器的结构及其制造方法。

背景技术

在单晶集成电路的技术中，电容器是一常见的元件。在DRAM芯片中，需要大量的电容器，且每一电容器需结合一场效应晶体管(Field EffectTransistor，简称FET)。随着所需的记忆电容器的数量的增加，因而必须提高单位面积电容器的封装密度。然而，传统平板电容的设计方式，会占据太多芯片表面的面积。另一种将电容器设计形成在硅晶圆的深沟槽中的技术，则可以得到较大的电容器密度，且为未来的趋势。

然而，沟槽电容器需要高宽比(aspect ratio)非常高的深窄沟槽，其高宽比通常都超过40∶1。沟槽电容器的形成通常是在上述深窄的沟槽侧壁沉积一层绝缘层，并填入掺杂的多晶硅层作为上电极板。而掺杂的硅沟槽壁则作为下电极板。

通常，高宽比大于4∶1的沟槽即视为具有高的高宽比。而当深沟槽的高宽比超过10∶1时，沟槽填充的技术会愈来愈困难。深沟槽上半部会接收较多的沉积，因此会阻碍反应物扩散至深沟槽的底部。通常，这样的结果是造成在深沟槽的填充物中产生孔洞。而这样的孔洞会严重增加埋入板(buried plate，简称BP)的阻值。一旦深沟槽中填入硅，里头的孔洞不会随额外的工艺而消失，事实上，孔洞反而会随着不同的回火循环而变得愈来愈大，特别是对于填入非晶硅于深沟槽的情况会更为严重。

此外，随着集成至单一芯片的存储单元的增加，需继续缩小元件的尺寸。然而元件尺寸的缩小会造成深沟槽(deep trench，简称DT)和有源区(activearea，简称AA)的图案对不准(misaligned)。如此衍生出的问题是，因为埋入带(buried strap，简称BS)的电阻与深沟槽和有源区的重叠相关，因此深沟槽和有源区的重叠若对不准，则会造成埋入带的电阻值严重的改变。

为让上述的问题更加明显易懂，以下配合附图做以说明。图1为传统的具有许多沟槽电容的半导体元件的俯视图，其左边的存储单元表示深沟槽和有源区的重叠对不准，而右边表示正常的布局。图2为沿图1中的II-II截取的剖面图，其表示存储单元的示意图。图3为沿图1中的III-III截取的剖面图。

图2中的存储单元包括深沟槽DT内的沟槽电容器10、用以定义有源区AA的浅沟槽隔离区STI、位线接触窗CB、栅极电极G(字线WI对应于有源区AA的部分)、栅极氧化层16、以及N+源极/漏极12和14。此外，还包括连接深沟槽电容节点至晶体管的源极/漏极14的埋入带(buried strap，简称BS)。传统上，晶体管通常配置于深沟槽DT的旁边，而这样的存储单元会占据基底相当大的面积。

如图3所示，当深沟槽DT和有源区AA的图案对不准时，深沟槽DT和有源区AA之间的重叠量会不同，一侧的重叠量22会比较多，而另一侧的重叠量24则比较少。

发明内容

有鉴于此，本发明的目的在于提供一种沟槽电容器工艺，以避免传统的孔洞所遇到的高的高宽比所衍生的问题。

此外，本发明的另一目的在于提供一种具有沟槽电容器的DRAM的工艺，通过使用同一道掩模同时定义有源区(AA)与深沟槽(DT)，可以减少一道定义有源区的掩模，以避免有源区和深沟槽之间对不准的问题，以及可以避免栅极电极和有源区之间对不准的问题。

此外，本发明的目的在于提供一种沟槽电容器的存储单元，使存储单元的尺寸可以进一步缩小。

本发明提供一种具有沟槽电容器的动态随机存取存储器，其结构概述如下。一第一电极板设置于基底的岛状半导体结构的下面部分的侧壁上。一第二电极板设置于岛状半导体结构的下面部分表面内和岛状半导体结构外侧的基底表面内。一电容器介电层设置于第二电极板和第一电极板之间。一晶体管设置于岛状半导体结构上，此晶体管具有一第一源极/漏极、一第二源极/漏极和一栅极电极。一埋入带设置于第二源极/漏极和第一电极板之间。一导电插塞设置于第一源极/漏极和位线之间，用以连接第一源极/漏极至位线。

本发明还提供一种具有沟槽电容器的动态随机存取存储器，其适用于多个存储单元，其中每一存储单元包含一晶体管和一储存电容器。其中每一储存电容器设置在基底的每一岛状半导体结构下面部分的侧壁，且每一储存电容器包括一管状第一电极板、一电容器介电层和一第二电极板。每一管状第一电极板设置于每一岛状半导体结构下面部分的侧壁上。每一电容器介电层设置于每一管状第一电极板和每一第二电极板之间。上述的第二电极板设置于岛状半导体结构内，且延伸至岛状半导体结构间的基底内，使第二电极板彼此相邻接且彼此相电连接。每一晶体管设置在每一岛状半导体结构上，每一晶体管包括一第一源极/漏极、一第二源极/漏极和一栅极电极。一隔离结构设置于管状第一电极板之间。并于每一第二源极/漏极和每一管状第一电极板之间设置埋入带。而且，于每一第一源极/漏极和对应的位线之间设置导电插塞，用以将彼此电连接。

本发明还提供一种具有沟槽电容器的动态随机存取存储器的制造方法，其方法概述如下。于基底中形成一深沟槽，以定义出一岛状半导体结构，此岛状半导体结构为有源区。接着，于岛状半导体结构下面部分的表面内和深沟槽底部的表面内形成一埋入式第二电极板。并于埋入式第二电极板上形成一电容器介电层。之后，于岛状半导体结构的下面部分侧壁的电容器介电层表面上形成一顺应性的管状第一电极板。继续于岛状半导体结构外围形成一隔离结构覆盖第一电极板。接着，于岛状半导体结构上形成一晶体管，此晶体管具有一第一源极/漏极、一第二源极/漏极和一栅极电极。继续于第二源极/漏极和第一电极板之间形成一埋入带之后，形成一导电插塞连接第一源极/漏极至一位线。

附图说明

图1示出的是传统的具有沟槽电容器的半导体元件的俯视图；

图2示出的是沿图1中的II-II截取的剖面图，其表示存储单元的示意图；

图3示出的是沿图1中的III-III截取的剖面图；

图4A～4F示出的是一俯视图，其表示根据本发明的具有沟槽电容器的DRAM的制造流程；

图5A～5F示出的是沿图4A～4F中的V-V截取的剖面图。

附图标记说明

背景技术部分

深沟槽：DT

有源区：AA

浅沟槽隔离区：STI

位线接触窗：CB

字线：WL

栅极电极：G

沟槽电容器：10

栅极氧化层：16

N+源极/漏极：12、14

埋入带：BS

深沟槽和有源区之间的重叠量：22、24

实施例部分

基底：100

掩模层：102

深沟槽：104

岛状半导体结构：106

埋入式电极板：110

电容器介电层：112

管状电极板：114

沟槽电容器：C

沟槽隔离结构：116、116a

栅极氧化层：120

字线：WL

栅极电极：G

第一源极/漏极：123

第二源极/漏极：124

埋入带：126

绝缘层：130

接触窗开口：132

导电插塞：134

位线：BL

具体实施方式

具有沟槽电容器的DRAM的结构

本发明提供一种具有沟槽电容的动态随机存取存储器(DRAM)的结构，该DRAM由矩阵排列的存储单元所构成，每一存储单元包括一晶体管和一储存电容器，其晶体管设置于岛状半导体结构上，而储存电容器设置于此岛状半导体结构的下面部分的侧上。以下将配合图4F和图5F对本发明的结构做详细说明。其中图4F为沟槽电容器型的DRAM的俯视图，图5F为沿图4F中的V-V截取的剖面图。

如图4F和图5F所示，一基底100，例如为半导体基底，优选地为硅基底，其上面部分，即表层，具有成矩阵排列的岛状半导体结构106。

DRAM的晶体管T设置于岛状半导体结构106的上方，而储存电容器C设置于岛状半导体结构106下面部分的侧壁上。

每一储存电容器C均包括一管状第一电极板114、一电容器介电层112和一第二电极板110。其中，管状第一电极板114设置于岛状半导体结构106下面部分的侧壁上，其材料包括掺杂的多晶硅。电容器介电层112设置于管状第一电极板114和第二电极板110之间，其材料包括氧化硅-氮化硅(ON)叠层、氧化硅-氮化硅-氧化硅(ONO)叠层或其它类似此性质的材料。第二电极板110设置于岛状半导体结构106内，且延伸至岛状半导体结构106之间的基底100内，使第二电极板110彼此相邻接且彼此电连接成为一共享电极板(common plate)，该第二电极板110为N+掺杂区，其图案为网格状(grid-shaped)。

每一晶体管T均包括一第一源极/漏极123、一第二源极/漏极124和一栅极电极G，其中第二源极/漏极124和上述管状第一电极板114之间通过埋入带(BS)126彼此电连接，第一源极/漏极123和对应的位线BL通过导电插塞134电连接。其中对应于岛状半导体结构106上方的字线(wordline)WL作为晶体管T的栅极电极G之用。

上述储存电容器C的相邻的管状第一电极板114之间配置有隔离结构116a，该隔离结构116a的图案为网格状(grid-shaped)。该隔离结构116a靠近第二源极/漏极124一侧的高度低于管状第一电极板114的顶端，其它区域(至少包括靠近第一源极/漏极123一侧)的隔离结构116a的高度高于管状第一电极板114的顶端。

上述储存电容器C的第二电极板110与晶体管T的第一源极/漏极123和第二源极/漏极124相隔一距离，以确保彼此间的导电性不会互相干扰。此外，上述储存电容器C的管状第一电极板114亦与晶体管T的第一源极/漏极123相隔一距离，以确保彼此间的导电性不会互相干扰。

具有沟槽电容器的DRAM的制造方法

以下配合图4A～4F和图5A～5F详细说明根据本发明的具有沟槽电容器的DRAM的结构的制造方法的一实施例。其中图4A～4F为俯视图，图5A～5F为沿图4A～4F中的V-V截取的剖面图。

如图4A和5A所示，提供一基底100，例如为硅基底，于基底100上形成一掩模层102，该掩模层102例如由垫氧化层和氮化硅层所构成，其具有矩阵图案，其图案为露出深沟槽的区域，可用以同时定义出有源区(AA)和深沟槽(DT)的区域。接着进行刻蚀工艺，将该掩模层102的图案转移至基底100中，以于基底100中形成深沟槽104，也即，基底100的上面部分，即表层，为矩阵型岛状半导体结构106，例如为硅岛，岛状半导体结构106即为有源区。

接着如图4B和图5B所示，于深沟槽104的下面部分形成埋入式电极板(BP)110和顺应性的电容器介电层112，以及于岛状半导体结构106的下面部分形成顺应性的管状电极板114。其中，埋入式电极板110为N+型掺杂区，位于岛状半导体结构106内部和深沟槽104底部，而此埋入式电极板110通过深沟槽104底部的掺杂区彼此相邻接且互相导通成一共享电极板。其中管状电极板114设置于岛状半导体结构106的周围，并未设置于深沟槽104底部。因此，所形成的沟槽电容器C环绕于岛状半导体结构106下面部分的侧壁。

上述的埋入式电极板110的形成例如是在深沟槽104的表面形成一层N+型掺杂的介电层，例如砷硅玻璃(arsenic silicate glass，简称ASG)，接着于深沟槽104中填入一预定深度的光致抗蚀剂材料，再通过湿刻蚀移除未被光致抗蚀剂材料覆盖的掺杂的介电层，并经由热工艺将掺杂的介电层中的杂质扩散进基底100中，从而于深沟槽104中的基底100表面形成N+掺杂区，以作为埋入式电极板110，之后将光致抗蚀剂材料移除。接着在整个基底100表面形成一层顺应性的电容器介电层112和导电层，并利用回刻蚀移除上面部分的导电层，以成为如图所示的管状电极板114。其中电容器介电层1 12的材质例如为氧化硅-氮化硅(oxide-nitride，简称ON)的叠层结构或氧化硅-氮化硅-氧化硅(oxide-nitride-oxide，简称ONO)的叠层结构。其中管状电极板114的材料例如为掺杂的多晶硅。

接着如图4C和5C图所示，沉积一层绝缘层，材料例如为氧化硅，并移除掩模层102上方的多余的绝缘层，以于深沟槽104中形成沟槽隔离结构116，之后再移除掩模层102。

接着如图4D和5D图所示，于基底100上表面，即岛状半导体结构106的上表面，形成一层栅极氧化层120，接着于整个基底100上形成一层导电层，并定义该导电层成字线WL，而该字线WL在对应于岛状半导体结构106的区域中做为栅极电极G之用，且此字线WL为绝缘层122所包覆。之后于岛状半导体结构106中的未被栅极电极G覆盖的区域形成第一源极/漏极123和第二源极/漏极124。

接着如图4E和5E图所示，于第二源极/漏极124和管状电极板114之间形成埋入带(BS)126，使管状电极板114与其对应的晶体管T的第二源极/漏极124电连接。

埋入带126的形成例如为形成一层光致抗蚀剂以定义出埋入带的图案，之后以该光致抗蚀剂为掩模，进行沟槽隔离结构116的回刻蚀，以形成露出管状电极板114顶端的沟槽隔离116a，继续沉积一层导电层，例如掺杂的多晶硅，并对导电层进行回刻蚀，以形成连接第二源极/漏极124和管状电极板114的埋入带126。

接着如图4F和图5F所示，于整个基底100上形成一层绝缘层130，例如是硼磷硅玻璃层，并于其中形成接触窗开口132以露出源极/漏极123，并于接触窗开口132中形成导电插塞134，例如为钨插塞，用以连接源极/漏极123和将形成的位线BL。

综上所述，本发明的沟槽电容器的工艺，可以减少一道定义有源区(AA)的掩模，因为在本发明中，有源区与深沟槽以一道掩模同时定义。因此，可以避免有源区和沟槽电容之间对不准的问题，另外还可以避免栅极电极和有源区之间对不准的问题。

此外，本发明的沟槽电容器的存储单元尺寸可以进一步缩小。其原因在于，基底中所形成的深沟槽同时用以形成沟槽电容器及沟槽隔离结构，而且晶体管配置于由深沟槽所定义出的岛状半导体结构上。

再者，本发明在定义深沟槽时，并非刻蚀传统的孔洞结构，而是刻蚀岛状半导体结构之外的区域，也即刻蚀网格状的图案，因此没有传统的孔洞所遇到的相当高的高宽比的问题。

顺带一提，虽然本发明需要额外一道埋入带(BS)的掩模，但是此道掩模的准确度要求较低，因此不会增加工艺的困难度和复杂度。

虽然本发明已以优选实施例披露如上，然其并非用来限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，可作各种更动与润饰，因此本发明的保护范围以权利要求所界定的为准。

Claims (19)

1.一种具有沟槽电容器的动态随机存取存储器，包括：

一基底，该基底的上面部分具有一岛状半导体结构；

一第一电极板，设置于该岛状半导体结构的下面部分的侧壁；

一第二电极板，设置于该岛状半导体结构的下面部分的表面内和该岛状半导体结构外侧的该基底的表面内；

一电容器介电层，设置于该第二电极板和该第一电极板之间；

一晶体管，设置于该岛状半导体结构上，其中该晶体管具有一第一源极/漏极、一第二源极/漏极和一栅极电极；以及

一埋入带，设置于该第二源极/漏极和该第一电极板之间。

2.如权利要求1所述的具有沟槽电容器的动态随机存取存储器，还包括一隔离结构，其覆盖该第一电极板。

3.如权利要求2所述的具有沟槽电容器的动态随机存取存储器，其中该隔离结构靠近该第二源极/漏极一侧的高度低于该第一电极板的顶端，该隔离结构靠近该第一源极/漏极一侧的高度高于该第一电极板的顶端。

4.如权利要求1所述的具有沟槽电容器的动态随机存取存储器，其中该第一电极板包括掺杂的多晶硅层，该第二电极板包括N+型掺杂区。

5.如权利要求1所述的具有沟槽电容器的动态随机存取存储器，其中该埋入带的材料包括掺杂的多晶硅层。

6.如权利要求1所述的具有沟槽电容器的动态随机存取存储器，其中该第一电极板呈管状。

7.如权利要求1所述的具有沟槽电容器的动态随机存取存储器，还包括一导电插塞，用以连接该第一源极/漏极至一位线。

8.一种具有沟槽电容器的动态随机存取存储器，适用于多个存储单元，其中每一存储单元包括一晶体管和一储存电容器，包括：

一半导体基底，具有多个岛状半导体结构；

储存电容器，每一储存电容器设置在每一岛状半导体结构下面部分的侧壁上，且每一储存电容器包括一管状第一电极板、一电容器介电层和一第二电极板；

管状第一电极板，每一管状第一电极板设置于每一岛状半导体结构下面部分的侧壁上；

电容器介电层，每一电容器介电层设置于每一管状第一电极板和每一第二电极板之间；

第二电极板，该些第二电极板设置于该些岛状半导体结构内，且延伸至该些岛状半导体结构之间的该基底内，使该些第二电极板彼此相邻接且彼此电连接；

晶体管，每一晶体管设置在每一岛状半导体结构上，每一晶体管包括一第一源极/漏极、一第二源极/漏极和一栅极电极；

一隔离结构，设置于该些管状第一电极板之间；

多个埋入带，分别设置于每一第二源极/漏极和每一管状第一电极板之间；以及

多个导电插塞，分别用以连接每一第一源极/漏极至一对应的位线。

9.如权利要求8所述的具有沟槽电容器的动态随机存取存储器，其中该些第二电极板彼此相邻接且彼此电连接成一网格状。

10.如权利要求8所述的具有沟槽电容器的动态随机存取存储器，其中该隔离结构呈一网格状。

11.如权利要求8所述的具有沟槽电容器的动态随机存取存储器，其中该隔离结构靠近每一第二源极/漏极一侧的高度低于对应的管状第一电极板的顶端，该隔离结构靠近每一第一源极/漏极一侧的高度高于对应之该管状第一电极板的顶端。

12.如权利要求8所述的具有沟槽电容器的动态随机存取存储器，其中该第一电极板包括掺杂的多晶硅层，该第二电极板包括N+型掺杂区。

13.如权利要求8所述的具有沟槽电容器的动态随机存取存储器，其中该埋入带的材料包括掺杂的多晶硅层。

14.一种具有沟槽电容器的动态随机存取存储器的制造方法，包括：

提供一基底；

于该基底中形成一深沟槽，以定义出一岛状半导体结构；

于该岛状半导体结构下面部分的表面内和该深沟槽底部的表面内形成一埋入式第二电极板；

于该埋入式第二电极板上形成一电容器介电层；

于该岛状半导体结构的下面部分的侧壁上的该电容器介电层表面上形成一顺应性的管状第一电极板；

于该岛状半导体结构外围形成一隔离结构并覆盖该第一电极板；

于该岛状半导体结构上形成一晶体管，该晶体管具有一第一源极/漏极、一第二源极/漏极和一栅极电极；以及

于该第二源极/漏极和该第一电极板之间形成一埋入带。

15.如权利要求14所述的具有沟槽电容器的动态随机存取存储器的制造方法，其中在该基底中形成该深沟槽以定义出该岛状半导体结构的步骤中，该基底表面还包括一掩模层用以作为刻蚀掩模，以对该基底进行刻蚀从而形成该深沟槽，该掩模层在该岛状半导体结构外围形成该隔离结构并覆盖该第一电极板之后被移除。

16.如权利要求14所述的具有沟槽电容器的动态随机存取存储器的制造方法，其中形成该管状第一电极板的形成方法包括：

于该电容器介电层上形成一顺应性的导电层；以及

回刻蚀该导电层。

17.如权利要求14所述的具有沟槽电容器的动态随机存取存储器的制造方法，其中该埋入带的形成方法包括：

刻蚀对应于该第二源极/漏极一侧的该隔离结构，直至露出该管状第一电极板的顶端；

沉积一导电层；以及

回刻蚀该导电层。

18.如权利要求14所述的具有沟槽电容器的动态随机存取存储器的制造方法，还包括形成一导电插塞用以连接该第一源极/漏极至一位线。

19.如权利要求18所述的具有沟槽电容器的动态随机存取存储器的制造方法，其中该导电插塞的形成方法包括：

形成一绝缘层，并覆盖在该埋入带、该隔离结构和该晶体管上；

在该绝缘层中形成一位线接触窗并露出该第一源极/漏极区；以及

在该位线接触窗中填满一导电材料。

Images