CN1930686A - 具有掩埋位线的半导体构造及其形成方法 - Google Patents

具有掩埋位线的半导体构造及其形成方法 Download PDF

Info

Publication number
CN1930686A
CN1930686A CNA2005800078819A CN200580007881A CN1930686A CN 1930686 A CN1930686 A CN 1930686A CN A2005800078819 A CNA2005800078819 A CN A2005800078819A CN 200580007881 A CN200580007881 A CN 200580007881A CN 1930686 A CN1930686 A CN 1930686A
Authority
CN
China
Prior art keywords
silicide
drain regions
source
doped
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800078819A
Other languages
English (en)
Other versions
CN100485938C (zh
Inventor
T·R·阿博特
H·M·曼宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1930686A publication Critical patent/CN1930686A/zh
Application granted granted Critical
Publication of CN100485938C publication Critical patent/CN100485938C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明包括半导体结构，该结构具有掩埋的包含硅化物的位线。可以在该位线上形成垂直环栅晶体管结构。环栅晶体管结构可以结合到存储器件中，例如，结合到DRAM器件中。本发明可以用于形成4F2DRAM器件。

Description

具有掩埋位线的半导体构造及其形成方法
技术领域
本发明涉及半导体构造和半导体结构的形成方法。在特定方面，本发明涉及半导体构造，该构造包括一个或多个掩埋的位线以及一个或多个垂直环栅晶体管(surround gate transistor，SGT)结构，并涉及这种构造的形成方法。
背景技术
增加器件集成水平，或换句话说，增加支撑衬底上器件的密度，是半导体器件应用的一个持续的目标。增加密度的方法可以包括减小单个器件的尺寸，和/或增加器件的封装密度(即，减小相邻器件之间的空隙量)。为了发展更高的集成水平，希望发展能用在半导体应用中的新的器件构造，并发展制造半导体器件构造的新方法。
相对常用的半导体器件是存储器件，一个示例性存储器件是动态随机存取存储器(DRAM)单元。DRAM单元包括晶体管和存储器器件，典型的存储器器件是电容器。半导体器件的现代应用可以利用大量的DRAM单元。因此希望发展适于用在DRAM结构中的新的半导体器件构造，还希望发展制造DRAM结构的新方法。
发明内容
一个方案中，本发明包括一种半导体结构的形成方法。提供半导体衬底，所述衬底具有第一掺杂半导体区和第一掺杂区之上的第二掺杂半导体区。第一和第二掺杂半导体区其中之一是p型区，另一个是n型区。形成穿过第二掺杂半导体区并延伸到第一掺杂半导体的沟槽。该沟槽的侧壁包括第一和第二掺杂半导体区。从沟槽的侧壁形成硅化物。硅化物位于第二掺杂半导体区中，而不位于第一掺杂半导体区中。在沟槽中形成电绝缘材料以覆盖该硅化物。该硅化物可以最后用作DRAM阵列的位线，这种阵列的晶体管器件在覆盖硅化物的电绝缘材料上形成。
一个方案中，本发明包括一种半导体存储器件的形成方法。提供半导体衬底，这种衬底具有半导电材料的上表面。形成穿过上表面并延伸到衬底内的沟槽。沿着沟槽的侧壁形成硅化物位线。在沟槽中淀积第一电绝缘材料以覆盖位线。在位线上和第一电绝缘材料上形成图形化的第二电绝缘材料。图形化的第二电绝缘材料具有穿过其延伸的开口，以暴露一部分半导体材料上表面。在开口中由导电掺杂半导体材料形成垂直延伸立柱。该立柱是掺杂的，以包括位于第二类型沟道区垂直相对两侧的一对第一类型源极/漏极区。第一和第二类型之一是p型，另一类型是n型。该对源极/漏极区是第一源极/漏极区和第二源极/漏极区，第一源极/漏极区与位线电连接。在立柱周围形成栅极电介质。使用导电字线材料代替至少一些第二电绝缘材料。导电字线材料横向环绕立柱，并通过栅极电介质与立柱分开。形成与第二源极/漏极区电连接的电荷存储器件，示例性电荷存储器件是电容器。该电容器、源极/漏极区和沟道区可以一起结合在DRAM单元中。
一个方案中，本发明包括一种半导体构造。该构造包括第一掺杂半导体区和第一掺杂区之上的第二掺杂半导体区。第一和第二掺杂半导体区之一是p型区，另一个是n型区。隔离区完全延伸穿过第二掺杂半导体区并部分进入到第一掺杂半导体区中。该隔离区是具有一对相对侧壁的线。一个侧壁是第一侧壁，另一个是第二侧壁。第一硅化物线沿着并直接靠着第一侧壁延伸，第一硅化物线与第二掺杂半导体区直接物理接触，但不与第一掺杂半导体区直接物理接触。第二硅化物线沿着并直接靠着第二侧壁延伸。和第一硅化物线一样，第二硅化物线与第二掺杂半导体区直接物理接触，但不与第一掺杂半导体区直接物理接触。特定方案中，第一和第二硅化物线可以用作存储器阵列中的位线。
一个方案中，本发明包括一种半导体构造，该构造具有半导体衬底、延伸到衬底的隔离区以及位于隔离区和衬底之间的包含硅化物的位线。一对间隔开的字线位于位线和隔离区之上，其中一个字线是第一字线，另一个是第二字线。电绝缘线位于间隔开的字线之间。导电掺杂半导体材料的第一垂直延伸立柱从衬底的上表面向上延伸。该第一垂直延伸立柱穿过第一字线延伸，并包括与一对第一源极/漏极区，位于第二类型沟道区的垂直相对侧。第一和第二类型之一是p型，另一类型是n型。该对源极/漏极区是第一源极/漏极区和第二源极/漏极区，第一源极/漏极区与位线电连接。导电掺杂半导体材料的第二垂直延伸立柱从衬底上表面向上延伸并穿过第二字线。该第二垂直延伸立柱包括一对源极/漏极区，位于第二类型沟道区垂直相对侧。第二垂直延伸立柱的该对源极/漏极区是第三源极/漏极区和第四源极/漏极区，第三源极/漏极区与位线电连接。第一栅极电介质位于第一垂直延伸立柱周围，第二栅极电介质位于第二垂直延伸立柱周围。第一和第二栅极电介质分别将第一和第二垂直延伸立柱与第一和第二字线分离。第一电荷存储器件与第二源极/漏极区电连接，第二电荷存储器件与第四源极/漏极区电连接。特定方案中，第一和第二电荷存储器件可以是电容器。
附图说明
下面参考附图描述本发明的优选实施例。
图1是半导体晶片构造的片断的示意性的三维视图，示出了根据本发明的一个示例性方案，在多个位线上形成的多个垂直环栅晶体管结构。
图2-4是本发明的示例性方案的初始处理阶段的半导体构造的片断顶视图和一对剖面侧视图。图3和4的剖面侧视图分别沿着图2的线3-3和4-4；图4的侧视图沿着图3的线4-4，图3的侧视图沿着图4的线4-4。
图5-7分别是示出了在图2-4之后的处理阶段的图2-4的晶片片断的视图。图6和图7分别是沿着图5的线6-6和7-7的视图。图6是沿着图7的线6-6的视图，图7是沿着图6的线7-7的视图。
图8-10分别是示出了在图5-7之后的处理阶段的图2-4的片断的视图。图9和图10分别是沿着图8的线9-9和10-10的视图。图9是沿着图10的线9-9的视图，图10是沿着图9的线10-10的视图。
图11-13分别是示出了在图8-10之后的处理阶段的图2-4的片断的视图。图12和图13分别是沿着图11的线12-12和13-13的视图。图12是沿着图13的线12-12的视图，图13是沿着图12的线13-13的视图。
图14-16分别是示出了在图10-12之后的处理阶段的图2-4的片断的视图。图15和图16分别是沿着图14的线15-15和16-16的视图。图15是沿着图16线15-15的视图，图16是沿着图15的线16-16的视图。
图17-19分别是示出了在图14-16之后的处理阶段的图2-4的片断的视图。图18和图19分别是沿着图17的线18-18和19-19的视图。图18是沿着图19的线18-18的视图，图19是沿着图18的线19-19的视图。
图20-22分别是示出了在图17-19之后的处理阶段的图2-4的片断的视图。图21和图22分别是沿着图20的线21-21和22-22的视图。图21是沿着图22的线21-21的视图，图22是沿着图21的线22-22的视图。
图23-25分别是示出了在图20-22之后的处理阶段的图2-4的片断的视图。图24和图25分别是沿着图23的线24-24和25-25的视图。图24是沿着图25的线24-24的视图，图25是沿着图24的线25-25的视图。
图26-28分别是示出了在图23-25之后的处理阶段的图2-4的片断的视图。图27和图28分别是沿着图26的线27-27和28-28的视图。图27是沿着图28的线27-27的视图，图28是沿着图27的线28-28的视图。
图29-31分别是示出了在图26-28之后的处理阶段的图2-4的片断的视图。图30和图31分别是沿着图29的线30-30和31-31的视图。图30是沿着图31的线30-30的视图，图31是沿着图30的线31-31的视图。
图32是示出了本发明的示例性应用的计算机的示意图。
图33的框图示出了图32的计算机的主板的具体特征。
图34是根据本发明的示例性方案的电子系统的高级框图。
图35是根据本发明的一个方案的示例性存储器件的简化框图。
具体实施方式
特定方案中，本发明包括动态随机存取存储器(DRAM)阵列，该阵列包括掩埋的位线和在掩埋的位线上延伸的垂直环栅晶体管(SGT)。参考图1示出了示例性构造10。
构造10包括基底12，该基底包括第一掺杂半导体区14和第一掺杂半导体区之上的第二掺杂半导体区16。区域14和16可以包括适当掺杂的单晶硅，或基本由适当掺杂的单晶硅组成，或由适当掺杂的单晶硅组成。本发明的所示方案中，区域16包括n型掺杂半导体材料，区域14包括p型掺杂半导体材料，但应当理解，本发明包括区域14和16掺杂类型相反的其它方案(未示出)。
在下面的讨论中，区域14和16之一或两者都可以称为半导体衬底。或者，术语“衬底”可以用于表示结构的组合，例如，区域14和16的组合和/或具有区域14和16之一或二者的构造10的其它结构的组合。为帮助解释下面的权利要求，术语“半导电衬底”或“半导体衬底”定义成表示包括半导电材料的任何构造，包括，但不局限于诸如半导电晶片(单独地或其上包括其它材料的组件)这样的体半导电材料，以及半导电材料层(单独地或包括其它材料的组件)。术语“衬底”指任何支撑结构，包括但不局限于上述半导电衬底。
示出了一对隔离区18和20，它们延伸穿过第二掺杂半导体区16并进入第一掺杂半导体区14内。隔离区18和20包括一种或多种合适的电绝缘材料，在特定方案中将包括二氧化硅，基本由二氧化硅组成，或由二氧化硅组成。隔离区可以称为沟槽化隔离区，因为它们沿着半导体材料14和16中的沟槽延伸。隔离区可以包括一种同质成分19(如图所示)，或可以包括两层或更多层不同绝缘材料。
隔离区18和20彼此一般基本相同，术语“基本相同”表示隔离区在用于形成所述区域的半导体制造工艺的容限内相同。隔离区20包括一对侧壁22和24。隔离区18包括类似的侧壁，但没有标出。在下面的讨论中，侧壁22和24可以分别称为第一侧壁和第二侧壁。第一和第二侧壁都具有沿着第一掺杂区14的一部分和沿着第二掺杂区16的另一部分。
多个位线26、28、30、32在第二掺杂区16中并沿着隔离区的侧壁延伸。例如，示出了位线30和32分别沿着第一和第二侧壁22和24延伸。在下面的讨论中。位线30和32可以分别称为第一位线和第二位线。
在特定方案中，位线26、28、30和32包括金属硅化物，基本由金属硅化物组成，或由金属硅化物组成。因此，位线可以称为包含硅化物的位线。位线的金属硅化物可以选自包括例如硅化钴、硅化镍、硅化钽、硅化钨、硅化钛及其混合物的组。
位线26、28、30和32沿着并直接靠着隔离区的侧壁延伸，还与第二掺杂半导体区16直接物理接触。术语“直接靠着”和“直接物理接触”用于表示特征相互接触。位线26、28、30和32不与第一掺杂半导体区14直接物理接触。
电绝缘材料36在隔离区18和20上以及位线26、28、30和32上延伸。层36的示例性高程厚度大约为500。电绝缘材料36可以包括任意合适的材料，且在特定方案中，将包括二氧化硅，基本由二氧化硅组成，或由二氧化硅组成。因此，绝缘材料36与隔离区18和20中的绝缘材料19可以具有彼此相同的成分。一些方案中，可以认为隔离区18和20仅包括在半导体区14和16中沟槽化的绝缘材料19，另一些方案中，可以考虑隔离区包括材料19和36的组合。本发明的所示方案中，如果考虑隔离区包括材料19和36的组合，则可以认为位线26、28、30和32完全包含在隔离区和第二掺杂半导体区16之间。
一对间隔开的字线40和42位于绝缘材料36之上。字线40和42的示例性高程厚度为约1000～约4000。字线在位线26、28、30和32上以及隔离区18和20上延伸。可以将字线40和42分别称为第一字线和第二字线。字线可以包括导电掺杂的硅，基本由导电掺杂的硅组成或由导电掺杂的硅组成，且在特定方案中，将包括导电掺杂的多晶和/或非晶硅，基本由导电掺杂的多晶和/或非晶硅组成或由导电掺杂的多晶和/或非晶硅组成。然而应当理解，字线可以包括任何合适的导电材料。一些方案中，字线将包括金属和/或金属化合物，单独地包括这些材料，或者与导电掺杂的硅相结合。如果字线包括导电掺杂的硅，则硅可以可以是p型的或者n型的，根据本发明的特定应用的适用性选择导电类型。
示出了字线直接靠着绝缘材料36形成。因此，所示的本发明的方案中，将沟槽化的材料19与字线40和42分开的惟一材料是电介质材料36。
电绝缘线44在字线40和42之间延伸，并将字线彼此电学隔离。线44在隔离区上和位线上延伸。
线44包括薄的下部46和厚的上部48。层46的示例性高程厚度约为100，且部分48的示例性高程厚度为约1000～约4000，典型值为约2500。本发明的特定方案中，下部46可以是高k电介质材料。术语高k用于表示介电常数比二氧化硅大的材料。适用于部分46的示例性高k材料是包括氧化铝和氧化铪其中之一或二者的材料。线44可以描述为包括材料46和48二者。其它方案中，所述线可以认为是由材料48组成而不包括材料46。在考虑所述线不包括材料46的方案中，可以认为所述线通过电介质材料36和46与隔离区分离。
材料48可以是相对于材料46可以选择性蚀刻的材料，在材料46由或基本由氧化铝和氧化铪之一和二者组成的方案中，示例性材料是掺杂的或未掺杂的二氧化硅。例如，材料48可以包括二氧化硅或硼磷硅酸盐玻璃(BPSG)，由或基本由二氧化硅或硼磷硅酸盐玻璃(BPSG)组成。包含相对于材料46可选择性蚀刻的材料48的优点发生在构造10的制造过程中，下面将参考图2-31，在讨论本发明的方法方案中更为详细地讨论这种优点。
本发明的一些方案中，材料36是低k材料(术语“低k”用于表示介电常数小于或等于二氧化硅的介电常数的材料)是有优势的，因为材料36将字线40和42与位线26、28、30和32电学隔离。具体而言，如果高k电介质材料用于材料36，则在字线和位线之间可能存在寄生电容的问题。这样，一些方案中，高k材料46将直接靠着低k电介质材料(具体而言，电介质材料36)。
垂直延伸立柱50、52、54和56向上延伸穿过第一和第二字线。具体而言，立柱50和52向上延伸穿过第一字线40，立柱54和56向上延伸穿过第二字线42。立柱包括导电掺杂半导体材料。例如，示出了立柱52包括垂直夹在一对n型掺杂区之间的p型掺杂中心区。该p型掺杂区可以对应于晶体管器件的沟道区，n型掺杂区可以对应于该器件的源极/漏极区。立柱52的中间沟道区标记为58，源极/漏极区标记为62和60。源极/漏极区60和62可分别称为第一和第二源极/漏极区。尽管所示的沟道区和源极/漏极区的掺杂类型分别是p型和n型，应当理解在本发明的其它方案(未示出)中掺杂类型可以相反。
一些方案中，基底12可以考虑为半导体衬底，该衬底具有对应于第一掺杂区16的表面的上表面。这些方案中，垂直延伸立柱50、52、54和56可以认为是从半导体衬底的上表面向上延伸。
为了下面讨论的目的，可以称立柱52为与第一字线40相关的第一垂直延伸立柱，可以称立柱56为与字线42相关的第二垂直延伸立柱。尽管图1的视图中立柱56的掺杂构造不可见，但垂直延伸立柱56将包括如立柱52所示的相同的掺杂构造。
垂直延伸立柱52的半导体材料可以包括任意合适的材料，且在特定方案中将包括单晶硅。在特定方案中，第一掺杂区16可以包括单晶硅，且垂直延伸立柱可以通过从第一掺杂区16外延生长形成。这些方案中，可以认为垂直延伸立柱包括第一掺杂区16的单晶半导体材料的单晶延伸。
栅极电介质材料64在垂直延伸立柱周围延伸，并将垂直延伸立柱与字线电学隔离。栅极电介质64可以包括任意合适的材料或材料的组合。在特定方案中，栅极电介质64将包括二氧化硅，由或基本由二氧化硅组成。
在图1中大致精确地示出了线48、垂直延伸立柱50、52、54和56以及字线40和42的相对高度。具体而言，垂直延伸立柱将形成为大约与线44等高，且字线40和42将延伸穿过第二源极/漏极区62的下部区，但不延伸到垂直延伸立柱的顶部。一般地，字线(例如字线40)将与上部源极/漏极区(例如，源极/漏极区62)交叠约200～约300，这样字线的最上表面将在垂直延伸立柱的最上表面下大约200～约500。
每个垂直延伸立柱的下源极/漏极区(例如，源极/漏极区60)与一对位线电连接(例如，位线28和30与立柱50的下源极/漏极区相连；在图1中没有示出与源极/漏极区60相连的第二位线)。上部的源极/漏极区(例如，区域62)将与合适的电荷存储器件相连，用于形成DRAM构造。在所示实施例中，上部的源极/漏极区与电容器构造70、72、74和76相连。电容器结构仅示意性示出，可以包括任意合适的构造。
尽管在图1的示意图中没有示出，一般在字线40和42上以及垂直延伸立柱的最上表面上形成一种或多种绝缘材料。然后形成穿过这些绝缘材料形成开口以形成电容器，且将添加更多的绝缘层用于电学隔离。字线40和42上以及垂直延伸立柱的暴露的表面上形成的合适的电绝缘结构，是由四乙基原硅酸盐(TEOS)形成的二氧化硅的第一层，以及例如包括BPSG的第二较厚的层。由TEOS形成的二氧化硅可以防止源极/漏极区和二氧化硅之上形成的其它材料之间的杂质迁移。
字线40和42可以考虑包括晶体管栅极结构，该栅极结构通过沟道区门控地连接垂直延伸立柱的源极/漏极区。例如，可以认为字线40包括栅极，该栅极通过沟道区58将源极/漏极区60和62彼此门控相连。在特定方案中，认为晶体管栅极结构、电容器结构、源极/漏极区以及沟道区构成DRAM单元。例如，可以认为电容器72以及扩散区58、60和62，以及由字线40组成的晶体管栅极形成了DRAM单元。该DRAM单元可以结合到DRAM阵列中，且这种阵列可以结合到电子装置中。
本发明的一些方案中，DRAM单元可以对应于4F2构造。本发明的特定方案中，至少包括由字线(例如字线40)形成的晶体管栅极以及被字线环绕的垂直延伸立柱的源极/漏极和沟道区的DRAM单元的部分将对应于4F2构造。换句话说，至少排除电容器的DRAM单元的部分将对应于4F2构造。电容器也可以包括在4F2构造中，或在其它方案中，电容器的配置可以使得电容器不适合4F2构造。
尽管参考DRAM构造在图1中描述了本发明，应当理解本发明可以应用到其它构造，例如，包括与显示应用、微机电系统(MEMS)矩阵应用等相关的构造。
参考图2-31描述了形成图1的构造的示例性方法。在合适的地方，与描述图1所使用的相似的编号将用于描述图2-31。
首先参图2-4，示出了半导体结构200的顶视图(图2)和一对剖面图(图3和4)。构造200包括如上参考图1所述的第一掺杂半导体区14和第二掺杂半导体区16。第二掺杂半导体材料16具有上表面17。在上表面17上形成一对图形化的掩模材料202和204。例如材料202和204可以分别包括二氧化硅和氮化硅。
图形化的材料202和204具有穿过其延伸的一对开口206和208，示出适当处理之后的构造200，使开口206和208完全穿过第二掺杂半导体区16并部分地进入第一掺杂半导体区14内。
开口206和208对应于沟槽。沟槽206和208分别具有侧壁210和212，所述侧壁包括第一掺杂半导体区14的一部分和第二掺杂半导体区16的一部分。
在沟槽206和208的底部形成电绝缘材料214。在所示构造中，可以通过淀积在层204上和在沟槽中延伸的材料，并接着回蚀该材料，留下如图所示的剩余材料214，形成电绝缘材料214。绝缘材料214可以包括任意合适的材料或材料的组合。特定方案中，材料214将包括二氧化硅，基本由二氧化硅组成，或由二氧化硅组成。电绝缘材料214可以称为第一电绝缘材料，且其中具有材料214的沟槽可以称为部分填充的沟槽。在示出的本发明的方案中，材料214位于部分填充的沟槽中，在第一掺杂半导体区14的上部的高度之上。
接着参考图5-7，在层204上以及沟槽206和208中形成包含金属的层216。图5中以虚线示出沟槽206和208以表示沟槽位于包含金属的层216之下。包含金属的层可以包括任意合适的材料，在特定方案中，将包括钴、镍、钽、钨和钛中的一种或多种，基本由钴、镍、钽、钨和钛中的一种或多种组成，或由钴、镍、钽、钨和钛中的一种或多种组成。包含金属的材料216沿着侧壁210和212形成，具体而言，直接靠着这些侧壁的第二掺杂半导体材料16形成。
接着参考图8-10，与第二掺杂半导体区16相邻的包含金属的层216的部分(图5-7)被转变成硅化物线26、28、30和32，且包含金属的层的其它部分被去除。为简化附图，在图8的顶视图中没有示出硅化物线。
通过在适当条件下使包含金属的层中的金属与区域16中的半导体材料发生反应，该金属可以被转变成硅化物线。例如，如果包含金属的层包含钴，钴可以与区域16中的硅在约800℃或更低的温度下反应；如果包含金属的层包括镍，镍可以与层16中的硅在约700℃或更低的温度下反应。使用钴或镍形成硅化物是有优势的，因为，可以在相对低的温度形成硅化物，这可以避免对与晶片支撑区14和16相关的其它电路(未示出)的有害影响。
尽管使用可以在相对低的温度下形成硅化物的金属是有优势的，应当理解，其它金属也可以用于形成硅化物。例如，硅化物可以由钽或钨形成。本发明的一些方案中，如果硅化物线包括能够承受后续处理步骤中使用高温(例如外延生长硅所用的温度)的硅化物，则是有优势的。在这些方案中，如果硅化物包括硅化钨和硅化钽之一或二者，基本由硅化钨和硅化钽之一或二者组成，或由硅化钨和硅化钽之一或二者组成，则是有优势的。
硅化物线26、28、30和32可以称为自对准硅化物(salicide)线(自对准硅化物)，因为所述线相对于沟槽206和208的侧壁对准。
接着参考图11-13，在沟槽206和208中形成第二绝缘材料230。该第二绝缘材料230覆盖第一绝缘材料214，也覆盖硅化物线26、28、30和32。第一和第二绝缘材料214和230在成分上可以彼此相同，或可以彼此不同。本发明的特定方案中，材料214和230将彼此相同，将基本由二氧化硅组成，或由二氧化硅组成。
可以认为材料214和230一起形成了前面参考图1描述的沟槽化绝缘材料19。因此，区域214和230可以一起对应于图1的沟槽化隔离区18和20。图12的沟槽化隔离区18和20具有与图1不同的横截面形状。具体而言，图1的沟槽化隔离区的侧壁没有图12的那么垂直。图1和12的隔离区在形状上的差别表示在本发明的各个方案中可以发生微小改变。应当理解，取决于用于形成其中最终构建隔离区的沟槽的工艺，隔离区可以具有任何合适的形状，包括图12的形状、图1的形状或不同形状。
接着参考图14-16，去除层202和204(图2-13)，接着在沟槽化区域206和208上以及第二掺杂半导体材料16的上表面17上形成层36和46。如前所述，材料36可以包括低k材料，例如二氧化硅，在特定方案中，材料36将包括二氧化硅，基本由二氧化硅组成，或由二氧化硅组成。还如前所述，层46可以包括高k材料，且在特定方案中将包括氧化铝和氧化铪之一或二者，基本由氧化铝和氧化铪之一或二者组成，或由氧化铝和氧化铪之一或二者组成。一些方案中，材料46的介电常数不如材料的蚀刻特性那么相关。具体而言，材料46优选地是可以相对于材料36选择性蚀刻的材料，也优选是绝缘线44(图1)的覆盖材料48相对其可以选择性蚀刻的材料。
本发明的一些方案中，材料46可以称为蚀刻停止层。术语“蚀刻停止”用于表示在材料46上方执行的蚀刻在到达材料46时基本停止，这可以包括一旦到达46蚀刻完全停止的方面，还可以包括一旦到达材料46蚀刻变慢，而并没有完全停止的方面。所示构造中，材料46直接靠着材料36。
接着参考图17-19，电绝缘材料48在层46上形成并被图形化成具有多个穿过其延伸的开口240、242、244、246、248和250。在下面的讨论中，绝缘材料48可以称为图形化的绝缘材料。绝缘材料48可以包括二氧化硅或掺杂的二氧化硅，基本由二氧化硅或掺杂的二氧化硅组成，或由二氧化硅或掺杂的二氧化硅组成。通过最初在层46上形成材料48的连续层，平坦化材料层48，然后使用例如光致抗蚀剂掩模利用光刻工艺将所需图形转移到材料48中，材料48可以形成为所示图形。光致抗蚀剂掩模接着可以被去除，留下层46上剩余的图形化材料48。
在形成图形化材料48之后，在开口240、242、244、246、248和250中形成隔离物252。隔离物252可以包括任意合适的材料。示例性工艺中，隔离物252可以包括氮化硅，基本由氮化硅组成，或由氮化硅组成。可以通过在图形化的材料48上以及延伸穿过图形化材料的开口中均匀地形成一层氮化硅，接着各向异性地蚀刻该层，而形成隔离物252。隔离物252使开口240、242、244、246、248和250变窄。层46的区域在变窄的开口中暴露。
接着参考图20-22，变窄的开口240、242、244、246、248和250延伸穿过材料36和46，以暴露第二掺杂半导体区16的上表面17。例如穿过材料46的蚀刻可以包括选择性湿法蚀刻或溅射蚀刻(冲孔)。
接着参考图23-25，在开口240、242、244、246、248和250中形成导电掺杂的半导体材料以形成垂直延伸立柱50、52、54、56、260和262。如前所述，每个垂直延伸立柱包括沟道区58和源极/漏极区60和62。
垂直延伸立柱的半导体材料可以包括单晶硅，基本由单晶硅组成，或由单晶硅组成。在区域16包括单晶硅材料的应用中，可以通过从第二掺杂半导体区16的上表面17外延生长硅而形成该单晶硅。或者，可以通过首先在开口240、242、244、246、248和262中淀积非晶硅，接着晶化该非晶硅以在开口中形成单晶材料，来形成垂直延伸底座的单晶材料。在希望在垂直延伸底座的单晶材料的形成过程中维持相对低温的应用中，为形成该单晶材料，优选利用非晶硅的淀积以及随后的结晶化。应当理解，尽管优选地底座中的材料是单晶，本发明涵盖底座中的材料包括不是单晶的半导体材料的其它方案。
优选地通过材料的原位掺杂，在形成开口中的半导体材料过程中形成掺杂区58、60和62。换句话说，材料的最底部被适当掺杂以形成源极/漏极区60，然后使用合适的掺杂将中间部分形成为沟道区58，最后使用合适的掺杂将上面的部分形成为源极/漏极区62。应当理解，为了在垂直延伸底座中提供掺杂剂，除了或者代替在底座的半导体材料中原位掺杂，可以利用其它方法。
所示的本发明的优选方案中，底座与位线区26、28、30和32横向偏离，在底座的形成过程中不暴露位线区。这可以避免不这样时将发生的从硅化物到底座的半导体材料的金属迁移。
如前参考图1所示，沟道区58将包括不同于源极/漏极区60和62的掺杂剂类型。例如，沟道区58可以包括p型掺杂剂而源极/漏极区60和62包括n型掺杂剂。或者，沟道区可以包括n型掺杂剂而源极/漏极区包括p型掺杂剂。
示出的垂直延伸立柱具有上表面，它与绝缘材料48和隔离物252的上表面具有共同的边界。这可以通过适当平整化完成，例如通过化学机械抛光完成。
接着参考图26-28，去除隔离物252(图23-25)以及隔离物下的层46的部分。该去除步骤留下了环绕垂直延伸底座50、52、54、56、260和262的开口270。取决于使用的工艺条件，去除材料46的部分以形成开口270，可以使材料48下的剩余材料46凹陷进去，以在材料48的边缘处形成空腔。图27和28的视图中没有示出所述空腔，因为所述空腔通常非常小，小到这种空腔(如果存在)形成的程度。
栅极电介质材料64在开口内形成，具体而言沿着垂直延伸底座的暴露的表面形成。栅极电介质64可以包括任意合适的材料，在特定应用中，可以包括二氧化硅，基本由二氧化硅构成或由二氧化硅构成。如果栅极电介质是二氧化硅，可以通过使垂直延伸立柱的表面暴露于氧化条件而形成。或者，可以使用例如化学气相淀积或原子层淀积，沿着垂直延伸立柱的暴露表面淀积硅而形成二氧化硅。如果通过淀积形成二氧化硅，该二氧化硅层可以在层36、46和48的暴露的表面上、以及垂直延伸立柱的暴露的表面上延伸。可以通过使用合适的掩模保护立柱周围的二氧化硅，然后利用合适的蚀刻去除二氧化硅，来去除材料36、46、48的表面上的二氧化硅。或者，二氧化硅可以保留在材料36、46和48的表面上。
接着参考图29-31，材料48(以及可选地，下面的材料46，如图所示)的一些部分被去除，以留下延伸穿过构造200的材料带48。在图29的顶视图中，示出了材料带48水平地延伸。材料48(以及可选地材料46)的去除留下了带之间的开口，这种开口在底座50、52、54、56、260和262周围延伸。在开口中形成导电材料以形成间隔开的字线40和42。如前所述，导电材料可以包括导电掺杂的硅、基本由导电掺杂的硅组成，或由导电掺杂的硅组成，且在特定方案中将包括非晶硅和/或多晶硅。绝缘材料48(以及可选的材料46)带的去除以及使用字线40和42的导电材料代替这些带，形成了包括被绝缘线44间隔开的字线40和42的图1的结构。接下来的处理中，可以在字线40和42上形成绝缘材料，且可以形成与导电底座电连接电容器构造，从而形成图1所示类型的DRAM阵列。硅化物线26、28、30和32形成延伸到DRAM阵列中的位线。一些方案中，阵列中的位线可以基本由硅化物组成或由硅化物组成，且仅阵列中的位线将为对应于位线26、28、30和32的类型。阵列外的位线部分可以包括除硅化物之外的其它材料，或代替硅化物的其它材料。
如果导电底座50、52、54、260和262作为DRAM单元合并入DRAM阵列，则该DRAM单元可以彼此基本相同，因为这些单元彼此同时形成并利用了相同的工艺和条件。因此，在用于形成所述单元的半导体工艺的容限内，所述单元将彼此相同。术语“基本相同”用于表示在半导体制造工艺的容限范围内所述单元彼此相同，而不是在绝对的数学意义内相同。
图29-31的构造是一种理想化的构造，因为每个垂直延伸的底座在所有四面被字线材料环绕，且字线相对于穿过其延伸的底座是对称的，使得在图31的视图中，导电底座的每个相对侧上有等量的字线材料。然而应当理解，可能发生掩模未对准，使得图31的底座的相对侧不包含等量的导电材料，而且还存在有意地使得导电材料比完全环绕底座的全部四侧延伸更少的应用，以及希望底座的一侧与底座的相对一侧导电材料的量不对称的应用。
图32以举例的方式一般性地而非限制性地以举例的方式示出了根据本发明的方案的计算机系统400的实施例。计算机系统400包括监视器401或其它通信输出装置、键盘402或其它通信输入装置以及主板404。主板404可以携带微处理器406或其它数据处理单元以及至少一个存储装置408。存储装置408可以包括上述本发明的各个方案。存储装置408可以包括存储单元阵列，且这种阵列可以与寻址电路相耦合，所述寻址电路用于访问阵列中的各个存储单元。而且，存储单元阵列可以与读取电路相耦合，用于从存储单元读取数据。寻址和读取电路可用于在存储装置408和处理器406之间传递信息。这在图33中示出的主板404的框图中示出。在该框图中，寻址电路以410示出，读取电路以412示出。计算机系统400的各个部件，包括处理器406在内，可以包括本公开中先前描述的存储器构造中的一种或多种。
处理器装置406可以对应于处理器模块，该模块使用的相关存储器可以包括本发明的示范。
存储装置408可以对应于存储器模块。例如，单列直插式存储器模块(SIMM)和双列直插式存储器模块(DIMM)可以用在使用本发明示范的实施方案中。该存储装置可以结合到任何各种设计中，这些设计提供从该装置的存储单元读取或向其写入的不同方法。一种这样的方法是页式操作。DRAM中的页式操作由访问存储单元阵列的行和随机访问阵列的不同列的方法定义。当列被访问时，保存在该行和该列交点的数据可以被读取和输出。
一种备选类型的装置是扩展数据输出(EDO)存储器，在被寻址的列关闭之后，它允许保存在存储器阵列地址处的数据可用作输出。通过允许更短的访问信号而不减少存储器总线上可获得存储器输出数据的时间，这种存储器可以使通信速度有所增加。其它备选类型的装置包括SDRAM、DDR SDRAM、SLDRAM、VRAM和直接RDRAM(Direct RDRAM)，以及其它装置，例如SRAM或闪存。
存储装置408可以包括根据本发明的一个或多个方案形成的存储器。
图34示出了本发明的示例性电子系统700的各个实施例的高级组织的简化的框图。例如系统700可以对应于计算机系统、处理控制系统或任何采用处理器和相关存储器的其它系统。电子系统700具有功能元件，包括处理器或算术/逻辑单元(ALU)702、控制单元704、存储装置单元706和输入/输出(I/O)装置708。一般地，电子系统700将具有一组固有指令，通过处理器702和处理器702、存储装置单元706和I/O装置708之间的其它交互作用，指定对数据执行的操作。通过连续循环一组操作，控制单元704协调处理器702、存储装置706和I/O装置708的所有操作，该组操作促使从存储器件706获取指令并执行该指令。在各种实施例中，存储装置706包括但不局限于：随机存取存储(RAM)装置、只读存储(ROM)装置以及诸如软盘驱动和压缩盘CD-ROM驱动这样的外围装置。本领域技术人员应当理解，当阅读和理解本公开说明时，能够制作包括根据本发明的各个方面的存储器构造的任何所述电学元件。
图35是示例性电子系统800的各种实施例的高级组织的简化的框图。系统800包括存储装置802，该存储装置具有存储单元的阵列804、地址解码器806、行存取电路808、列存取电路810、用于控制操作的读/写控制电路812以及输入/输出电路814。存储装置802还包括电源电路816，以及传感器820，例如确定存储单元是处于低阈值导电状态还是高阈值不导电状态的电流传感器。所述电源电路816包括供电电路880、提供参考电压的电路882、为第一字线提供脉冲的电路884、为第二字线提供脉冲的电路886、以及为位线提供脉冲的电路888。系统800还包括处理器822，或用于存储器访问的存储控制器。
存储装置802通过金属线或金属化的线从处理器822接收控制信号824。存储装置802用于保存通过I/O线访问的数据。本领域技术人员应当理解，可以提供其它电路和控制信号，为聚焦在本发明上，简化了存储装置802。处理器822或存储装置802至少其中之一可以包括本公开先前描述的类型的存储器构造。
本公开说明的各个所述系统意欲提供对本发明的电路和结构的各种应用的一般性理解，并不希望被用作使用根据本发明的方案的存储单元的电子系统的所有元件和特征的全部描述。本领域技术人员应当理解，为减少处理器和(多个)存储装置之间的通信时间，各种电子系统可以在单个封装处理单元中制作，或甚至在单个半导体芯片上制作。
存储单元的应用可以包括用在存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块以及专用模块中的电子系统，并可以包括多层、多芯片模块。这种电子电路还可以是各种电子系统(例如，时钟、电视机、蜂窝电话、个人计算机、汽车、工业控制系统、航天器及其它)的子部件。

Claims (103)

1.一种半导体结构的形成方法，包括：
提供半导体衬底，该半导体衬底具有第一掺杂半导体区和第一掺杂半导体区之上的第二掺杂半导体区，第一和第二掺杂半导体区之一是p型区，另一个是n型区；
形成延伸穿过第二掺杂半导体区并进入第一掺杂半导体区的沟槽，该沟槽具有包括第一和第二掺杂半导体区的侧壁；
从沟槽侧壁形成硅化物，该硅化物位于第二掺杂半导体区内，而不在第一掺杂半导体区内；以及
在沟槽内形成电绝缘材料以覆盖该硅化物。
2.权利要求1的方法，其中电绝缘材料是第二电绝缘材料，该方法还包括：
在沟槽中形成第一电绝缘材料以部分地填充沟槽，该部分填充的沟槽被填充成沿着侧壁高于第一掺杂半导体区的最上部分的高度水平；
在部分填充的沟槽中并沿着侧壁的第二掺杂半导体区形成包含金属的层；以及
使包含金属的层中的至少一些金属与侧壁的第二掺杂半导体区发生反应以形成硅化物。
3.权利要求2的方法，其中包含金属的层包括Co、Ni、Ta、W和Ti中的一种或多种。
4.权利要求2的方法，其中第一和第二电绝缘材料在化学成分上彼此相同。
5.权利要求4的方法，其中第一和第二电绝缘材料都包括二氧化硅。
6.权利要求4的方法，其中第一和第二电绝缘材料都由二氧化硅组成。
7.权利要求1的方法，其中第一掺杂半导体区是p型区。
8.权利要求1的方法，其中第一掺杂半导体区是n型区。
9.权利要求1的方法，其中第一和第二掺杂半导体区包括导电掺杂的硅。
10.权利要求1的方法，其中第一和第二掺杂半导体区包括导电掺杂的单晶硅。
11.权利要求1的方法，其中第一和第二掺杂半导体区基本由导电掺杂的单晶硅组成。
12.权利要求1的方法，其中第一和第二掺杂半导体区由导电掺杂的单晶硅组成。
13.权利要求1的方法，还包括将硅化物结合到位线中。
14.一种半导体结构的形成方法，包括：
提供半导体材料，该半导体材料具有在其中延伸的沟槽；
在沟槽的底部内形成第一电绝缘材料以部分地填充沟槽，部分填充的沟槽具有包括半导体材料的侧壁；
将侧壁的半导体材料结合到硅化物中，该硅化物是沿着沟槽延伸的线；以及
使用第二电绝缘材料填充沟槽以覆盖该硅化物。
15.权利要求14的方法，还包括将硅化物线结合到位线中。
16.权利要求14的方法，还包括：
在衬底之上、部分填充的沟槽中并且沿着侧壁形成包含金属的层；以及
通过使包含金属的层中的金属与侧壁的半导体材料发生反应，由包含金属的层的金属形成硅化物。
17.权利要求14的方法，还包括：
在衬底之上、部分填充的沟槽中并且沿着侧壁形成包含金属的层；
通过使包含金属的层中的一些金属与侧壁的半导体材料发生反应，由包含金属的层的金属形成硅化物，包含金属的层的一些金属不反应形成硅化物；以及
去除包含金属的层的未反应的金属。
18.权利要求14的方法，其中：
半导体材料包括第一掺杂区和第一掺杂区之上的第二掺杂区；
第一和第二掺杂区之一是p型区，另一个是n型区；
沟槽完全延伸穿过第二掺杂区并具有在第一掺杂区中延伸的部分；并且
第一电绝缘材料完全填充第一掺杂区中的沟槽部分。
19.权利要求18的方法，其中第一掺杂区是n型区。
20.权利要求18的方法，其中第一掺杂区是p型区。
21.权利要求14的方法，其中第一和第二电绝缘材料在化学成分上彼此相同。
22.权利要求14的方法，其中：
所述侧壁是部分填充的沟槽中的一对相对侧壁之一；
硅化物线是第一硅化物线；
所述相对侧壁对中的另一侧壁的半导体材料结合到硅化物中，以形成沿着沟槽延伸的第二硅化物线；以及
第二硅化物线与第一硅化物线分隔开。
23.一种半导体器件的形成方法，包括：
提供半导体衬底，该半导体衬底具有半导电材料表面；
形成延伸到衬底中的沟槽；
沿着沟槽的侧壁形成硅化物线；
在沟槽中淀积第一电绝缘材料以覆盖该硅化物线；
在硅化物线和第一电绝缘材料上形成图形化的第二电绝缘材料；该图形化的第二电绝缘材料具有穿过其延伸的开口，以暴露半导体衬底的半导电材料表面的一部分；
在开口中形成导电掺杂半导体材料的立柱；以及
使用导电材料代替至少一些第二电绝缘材料。
24.权利要求23的方法，其中半导体衬底包括沿着所述表面的单晶半导体材料，且其中导电掺杂半导体材料的立柱从衬底的单晶半导体材料外延生长。
25.权利要求24的方法，其中衬底的单晶半导体材料包括硅。
26.权利要求24的方法，其中衬底的单晶半导体材料由硅组成。
27.权利要求24的方法，其中导电掺杂半导体材料的立柱被掺杂成包括一对第二类型区域之间的第一类型区域，第一和第二类型之一是n型，另一类型是p型。
28.权利要求27的方法，其中第一类型区域是n型区。
29.权利要求27的方法，其中第一类型区域是p型区。
30.权利要求23的方法，其中：
衬底包括第一掺杂区和第一掺杂区之上的第二掺杂区，第一和第二掺杂区之一是p型的，另一个是n型的；
沟槽延伸穿过第二掺杂区并进入第一掺杂区中；
硅化物位于衬底的第二掺杂区内，而不位于衬底的第一掺杂区内。
31.权利要求30的方法，其中第一掺杂区是p型区。
32.权利要求30的方法，其中第一掺杂区是n型区。
33.权利要求23的方法，其中：
衬底包括第一掺杂区和第一掺杂区之上的第二掺杂区，第一和第二掺杂区之一是p型的，另一个是n型的；
沟槽延伸穿过第二掺杂区并进入第一掺杂区中；
在形成硅化物之前，在沟槽的底部内形成填充材料；
填充材料完全填充延伸到第二掺杂区的沟槽的部分；
在沟槽内和填充材料上形成包含金属的层；以及
包含金属的层中的金属与第二掺杂区的衬底发生反应以形成硅化物。
34.权利要求23的方法，其中：
导电掺杂半导体材料的立柱包括一对源极/漏极区之间的沟道区；
代替至少一些第二电绝缘材料的导电材料包括晶体管栅极并结合到字线中，该栅极通过沟道区门控地将源极/漏极区彼此连接；并且
硅化物与源极/漏极区之一电连接并结合到位线中。
35.权利要求34的方法，其中所述与硅化物电连接的源极/漏极区中的一个是第一源极/漏极区，其中该对源极/漏极区的源极/漏极区中的另一个是第二源极/漏极区，并与电容器电连接，且其中晶体管栅极、电容器、源极/漏极区以及沟道区的组合形成DRAM单元。
36.权利要求35的方法，其中DRAM单元与多个其它DRAM单元同时形成，并与所述其它DRAM单元一起结合到DRAM阵列中。
37.权利要求36的方法，还包括将DRAM阵列结合到电子装置中。
38.一种半导体存储装置的形成方法，包括：
提供半导体衬底，该半导体衬底具有半导电材料的上表面；
形成延伸穿过该上表面并进入衬底内的沟槽；
沿着沟槽的侧壁形成位线；
在沟槽中淀积第一电绝缘材料以覆盖该位线；
在位线和第一电绝缘材料上形成图形化的第二电绝缘材料；该图形化的第二电绝缘材料具有穿过其延伸的开口，以暴露半导电材料上表面的一部分；
在开口中形成导电掺杂半导体材料的垂直延伸立柱，该立柱被掺杂成包括在第二类型沟道区的垂直相对侧的一对第一类型源极/漏极区，第一和第二类型之一为p型，另一类型为n型，该对源极/漏极区是第一源极/漏极区和第二源极/漏极区，第一源极/漏极区与位线电连接；
在立柱周围形成栅极电介质；
使用导电字线材料代替至少一些第二电绝缘材料，导电字线材料横向环绕立柱，并通过栅极电介质与立柱分离开；以及
形成与第二源极/漏极区电连接的电荷存储器件。
39.权利要求38的方法，其中位线由金属硅化物组成。
40.权利要求38的方法，其中电荷存储器件是电容器。
41.权利要求40的方法，其中电容器、源极/漏极区和沟道区一起结合到DRAM单元中。
42.权利要求41的方法，其中DRAM单元是使用彼此相同的工艺形成的多个DRAM单元中的一个。
43.权利要求42的方法，其中DRAM单元是使用彼此相同的工艺形成的多个DRAM单元中的一个。
44.权利要求43的方法，还包括将该多个DRAM单元结合到电子系统中。
45.权利要求38的方法，其中穿过第二绝缘材料延伸到半导电材料表面的暴露部分的开口是第二开口，该方法还包括：
在衬底上形成蚀刻停止材料；
在蚀刻停止材料上形成第二电绝缘材料并图形化该第二电绝缘材料，以形成具有第一开口的图形化的第二电绝缘材料，该第一开口穿过图形化的第二电绝缘材料延伸到蚀刻停止材料，该第二电绝缘材料形成了该开口的边界；
沿着所述边界形成被各向异性蚀刻的隔离物以使第一开口变窄；以及
将变窄的第一开口延伸到半导电材料上表面以形成第二开口。
46.权利要求45的方法，其中第二电绝缘材料直接靠着蚀刻停止材料形成。
47.权利要求45的方法，还包括在衬底上形成低k电介质材料以及在该低k电介质材料上并直接靠着该低k电介质材料形成蚀刻停止材料。
48.权利要求47的方法，其中低k电介质材料包括二氧化硅，且其中蚀刻停止材料包括氧化铝和氧化铪之一或二者。
49.权利要求45的方法，还包括在形成垂直延伸立柱之后：
相对于第二电绝缘材料选择性地去除各向异性蚀刻的隔离物以在第二电绝缘材料和垂直延伸立柱之间形成间隔；以及
在该间隔中形成栅极电介质。
50.权利要求49的方法，栅极电介质包括二氧化硅，其中垂直延伸立柱包括硅，且其中通过使垂直延伸立柱的表面暴露于氧化条件形成栅极电介质。
51.权利要求49的方法，栅极电介质由二氧化硅组成，并通过沿着垂直延伸立柱的表面淀积二氧化硅而形成。
52.权利要求49的方法，图形化的第二电绝缘材料包括二氧化硅，且其中各向异性蚀刻的隔离物包括氮化硅。
53.一种半导体构造，包括：
第一掺杂半导体区；
第一掺杂半导体区之上的第二掺杂半导体区，第一和第二掺杂半导体区之一是p型区，另一个是n型区；
完全延伸穿过第二掺杂半导体区并部分进入第一半导体区的隔离区；以及
沿着隔离区并直接靠着该隔离区延伸的硅化物线，该硅化物线完全包含在隔离区和第二掺杂半导体区之间。
54.权利要求53的构造，其中第一和第二掺杂半导体区分别是n型和p型区。
55.权利要求53的构造，其中第一和第二掺杂半导体区分别是p型和n型区。
56.权利要求53的构造，其中第一和第二掺杂半导体区都由掺杂的硅组成。
57.权利要求53的构造，其中第一和第二掺杂半导体区都由掺杂的单晶硅组成。
58.权利要求53的构造，其中隔离区包括二氧化硅。
59.权利要求53的构造，其中硅化物选自下面的组，该组包括硅化钴、硅化镍、硅化钛、硅化钨、硅化钽及其混合物。
60.一种半导体构造，包括：
第一掺杂半导体区；
第一掺杂半导体区之上的第二掺杂半导体区，第一和第二掺杂半导体区之一是p型区，另一个是n型区；
完全延伸穿过第二掺杂半导体区并部分进入第一掺杂半导体区的隔离区，该隔离区是具有一对相对侧壁的线，所述侧壁之一是第一侧壁，另一个是第二侧壁；
沿着第一侧壁并直接靠着第一侧壁延伸的第一硅化物线，该第一硅化物线与第二掺杂半导体区直接物理接触，但不与第一掺杂半导体区直接物理接触；以及
沿着第二侧壁并直接靠着第二侧壁延伸的第二硅化物线，该第二硅化物线与第二掺杂半导体区直接物理接触，但不与第一掺杂半导体区直接物理接触。
61.权利要求60的构造，其中第一和第二硅化物线完全包含在隔离区和第二掺杂半导体区之间。
62.权利要求60的构造，其中第一和第二掺杂半导体区分别是n型和p型区。
63.权利要求60的构造，其中第一和第二掺杂半导体区分别是p型和n型区。
64.权利要求60的构造，其中隔离区包括二氧化硅。
65.权利要求60的构造，其中隔离区是单一同质成分。
66.权利要求60的构造，其中隔离区具有下部和上部，它们具有彼此不同的化学成分。
67.权利要求66的构造，其中下部包括第一掺杂半导体区中的整个隔离区，以及第二掺杂半导体区中的部分隔离区。
68.一种半导体构造，包括：
包括导电掺杂半导电材料的半导体衬底；
导电掺杂半导电材料中的沟槽化隔离区，该沟槽化隔离区具有侧壁；
沟槽化隔离区的侧壁和导电掺杂半导电材料之间的位线；
位线和沟槽化隔离区之上的电介质材料；
电介质材料之上的字线；以及
临近字线并包括一对源极/漏极区之间的垂直的沟道区的垂直延伸立柱，该字线包括晶体管栅极，该栅极通过沟道区门控地将源极/漏极区彼此连接，该对源极/漏极区之一与位线电连接。
69.权利要求68的构造，其中位线包含金属硅化物。
70.权利要求68的构造，其中衬底的导电掺杂半导电材料包括硅。
71.权利要求68的构造，其中垂直延伸立柱不直接位于位线之上。
72.权利要求68的构造，其中导电掺杂的半导电材料包括单晶半导电材料，且其中垂直延伸立柱包括所述单晶半导电材料的单晶延伸。
73.权利要求68的构造，其中垂直延伸立柱的源极/漏极区是n型区，且垂直延伸立柱的沟道区是p型区。
74.权利要求68的构造，其中垂直延伸立柱的源极/漏极区是p型区，且垂直延伸立柱的沟道区是n型区。
75.权利要求68的构造，其中电介质材料由二氧化硅组成。
76.权利要求68的构造，其中：
衬底包括第一掺杂区和第一掺杂区之上的第二掺杂区，第一和第二掺杂区之一是p型的，另一个是n型的，导电掺杂的半导电材料是第二掺杂区；
沟槽化隔离区延伸穿过第二掺杂区并进入第一掺杂区中；
位线位于衬底的第二掺杂区中，且不位于衬底的第一掺杂区中。
77.权利要求76的构造，其中第一掺杂区是p型区。
78.权利要求76的构造，其中第一掺杂区是n型区。
79.权利要求68的构造，其中所述与位线电连接的源极/漏极区中的一个是第一源极/漏极区，其中该对源极/漏极区的源极/漏极区中的另一个是第二源极/漏极区并与电容器电连接，且其中晶体管栅极、电容器、源极/漏极区和沟道区的组合形成了DRAM单元。
80.一种DRAM阵列，包括权利要求79的DRAM单元以及与权利要求76的DRAM单元基本相同的多个其它DRAM单元。
81.一种电子装置，包括权利要求80所述的DRAM阵列。
82.一种半导体构造，包括：
半导体衬底，该半导体衬底具有半导电材料的上表面；
延伸到衬底内的隔离区；
位于隔离区和衬底之间的位线；
位线和隔离区之上的一对间隔开的字线，该对字线之一是第一字线，另一个是第二字线；
位于间隔开的字线之间的电绝缘线；
从半导电材料的上表面向上延伸的导电掺杂半导体材料的第一垂直延伸立柱，该第一垂直延伸立柱穿过第一字线向上延伸，该第一垂直延伸立柱包括位于第二类型沟道区垂直相对侧的一对第一类型源极/漏极区，第一和第二类型之一是p型，另一类型是n型，该对源极/漏极区是第一源极/漏极区和第二源极/漏极区，第一源极/漏极区与位线电连接；
从半导电材料的上表面向上延伸的导电掺杂半导体材料的第二垂直延伸立柱，该第二垂直延伸立柱穿过第二字线向上延伸，该第二垂直延伸立柱包括位于第二类型沟道区垂直相对侧的一对第一类型源极/漏极区，第二垂直延伸立柱的该对源极/漏极区是第三源极/漏极区和第四源极/漏极区，第三源极/漏极区与位线电连接；
第一栅极电介质，位于第一垂直延伸立柱周围并将第一垂直延伸立柱与第一字线分离；
第二栅极电介质，位于第二垂直延伸立柱周围并将第二垂直延伸立柱与第二字线分离；
与第二源极/漏极区电连接的第一电荷存储器件；以及
与第四源极/漏极区电连接的第二电荷存储器件。
83.权利要求82的构造，其中第一和第二电荷存储器件是电容器。
84.权利要求83的构造，其中电容器、源极/漏极区和沟道区结合在一对DRAM单元中。
85.权利要求84的DRAM单元，其中，排除电容器，每个单元是4F2器件。
86.一种DRAM阵列，包括权利要求84的DRAM单元。
87.一种电子系统，包括权利要求86的DRAM阵列。
88.权利要求83的构造，其中电绝缘线包括二氧化硅。
89.权利要求83的构造，其中电绝缘线包括高k电介质材料上的二氧化硅。
90.权利要求83的构造，其中电绝缘线由高k电介质材料上的二氧化硅组成。
91.权利要求90的构造，其中高k电介质材料由氧化铝和氧化铪之一或二者组成。
92.权利要求83的构造，还包括隔离区和电绝缘线之间的高k电介质材料。
93.权利要求92的构造，其中高k电介质材料由氧化铝和氧化铪之一或二者组成。
94.权利要求92的构造，还包括隔离区和高k电介质材料之间的低k电介质材料。
95.权利要求94的构造，其中低k电介质材料位于第一和第二字线与衬底的半导电材料上表面之间。
96.权利要求95的构造，其中高k电介质材料不位于第一和第二字线与衬底的半导电材料上表面之间。
97.权利要求94的构造，其中低k电介质材料包括二氧化硅，且其中高k电介质材料包括氧化铝和氧化铪之一或二者。
98.权利要求94的构造，其中低k电介质材料由二氧化硅组成。
99.权利要求83的构造，其中第一和第二栅极电介质包括二氧化硅。
100.权利要求83的构造，其中第一和第二栅极电介质由二氧化硅组成。
101.权利要求83的构造，其中第一和第二字线包括导电掺杂的硅。
102.权利要求83的构造，其中第一和第二字线由导电掺杂的硅组成。
103.权利要求83的构造，其中位线由金属硅化物组成。
CNB2005800078819A 2004-03-11 2005-02-25 具有掩埋位线的半导体构造及其形成方法 Active CN100485938C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/800,196 2004-03-11
US10/800,196 US7262089B2 (en) 2004-03-11 2004-03-11 Methods of forming semiconductor structures

Publications (2)

Publication Number Publication Date
CN1930686A true CN1930686A (zh) 2007-03-14
CN100485938C CN100485938C (zh) 2009-05-06

Family

ID=34920664

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800078819A Active CN100485938C (zh) 2004-03-11 2005-02-25 具有掩埋位线的半导体构造及其形成方法

Country Status (6)

Country Link
US (2) US7262089B2 (zh)
EP (2) EP1965428A3 (zh)
JP (1) JP4569845B2 (zh)
KR (1) KR100879184B1 (zh)
CN (1) CN100485938C (zh)
WO (1) WO2005093836A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054820A (zh) * 2009-10-30 2011-05-11 海力士半导体有限公司 具有掩埋位线的半导体器件及其制造方法
WO2012083672A1 (zh) * 2010-12-22 2012-06-28 中国科学院微电子研究所 三维半导体存储器件及其制备方法
CN103165539A (zh) * 2011-12-09 2013-06-19 爱思开海力士有限公司 形成掩埋位线的方法、具有掩埋位线的半导体器件及其制造方法
WO2023284123A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 半导体结构及其制造方法
RU2808029C1 (ru) * 2021-07-16 2023-11-22 Чансинь Мемори Текнолоджис, Инк. Полупроводниковая структура и способ ее изготовления

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977579A (en) 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7531395B2 (en) * 2004-09-01 2009-05-12 Micron Technology, Inc. Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
US8673706B2 (en) * 2004-09-01 2014-03-18 Micron Technology, Inc. Methods of forming layers comprising epitaxial silicon
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material
US7132355B2 (en) * 2004-09-01 2006-11-07 Micron Technology, Inc. Method of forming a layer comprising epitaxial silicon and a field effect transistor
JP2006068393A (ja) * 2004-09-03 2006-03-16 Olympus Corp 内視鏡
KR20060064264A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7326611B2 (en) * 2005-02-03 2008-02-05 Micron Technology, Inc. DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7867851B2 (en) * 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7867845B2 (en) * 2005-09-01 2011-01-11 Micron Technology, Inc. Transistor gate forming methods and transistor structures
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
US7422960B2 (en) 2006-05-17 2008-09-09 Micron Technology, Inc. Method of forming gate arrays on a partial SOI substrate
KR100739532B1 (ko) * 2006-06-09 2007-07-13 삼성전자주식회사 매몰 비트라인 형성 방법
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7537994B2 (en) * 2006-08-28 2009-05-26 Micron Technology, Inc. Methods of forming semiconductor devices, assemblies and constructions
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7939403B2 (en) * 2006-11-17 2011-05-10 Micron Technology, Inc. Methods of forming a field effect transistors, pluralities of field effect transistors, and DRAM circuitry comprising a plurality of individual memory cells
US8058683B2 (en) * 2007-01-18 2011-11-15 Samsung Electronics Co., Ltd. Access device having vertical channel and related semiconductor device and a method of fabricating the access device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP5460950B2 (ja) * 2007-06-06 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR100910228B1 (ko) * 2007-09-10 2009-07-31 주식회사 하이닉스반도체 수직형 트랜지스터를 구비한 반도체 소자 및 그의 제조방법
KR100908819B1 (ko) * 2007-11-02 2009-07-21 주식회사 하이닉스반도체 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
US9245881B2 (en) * 2009-03-17 2016-01-26 Qualcomm Incorporated Selective fabrication of high-capacitance insulator for a metal-oxide-metal capacitor
KR20110101876A (ko) 2010-03-10 2011-09-16 삼성전자주식회사 매립 비트 라인을 갖는 반도체 장치 및 반도체 장치의 제조 방법
KR101133713B1 (ko) * 2010-04-14 2012-04-13 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조 방법
JP5690083B2 (ja) * 2010-05-19 2015-03-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
US9431400B2 (en) * 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
US8569831B2 (en) 2011-05-27 2013-10-29 Micron Technology, Inc. Integrated circuit arrays and semiconductor constructions
US8796754B2 (en) * 2011-06-22 2014-08-05 Macronix International Co., Ltd. Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
KR20130042779A (ko) 2011-10-19 2013-04-29 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US10438836B2 (en) 2011-11-09 2019-10-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device
US8759178B2 (en) 2011-11-09 2014-06-24 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
CN103201842A (zh) * 2011-11-09 2013-07-10 新加坡优尼山帝斯电子私人有限公司 半导体器件的制造方法及半导体器件
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
KR101902486B1 (ko) 2012-05-16 2018-11-13 삼성전자주식회사 Ｍｏｓ 트랜지스터
TWI496247B (zh) * 2012-06-18 2015-08-11 Micron Technology Inc 埋入式位元線的製作方法
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9006060B2 (en) * 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9478550B2 (en) * 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
US9111853B2 (en) 2013-03-15 2015-08-18 Micron Technology, Inc. Methods of forming doped elements of semiconductor device structures
US9263455B2 (en) 2013-07-23 2016-02-16 Micron Technology, Inc. Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines
US9306063B2 (en) * 2013-09-27 2016-04-05 Intel Corporation Vertical transistor devices for embedded memory and logic technologies
EP3507831B1 (en) * 2016-08-31 2021-03-03 Micron Technology, Inc. Memory arrays
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
CN110192280A (zh) 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
US10134739B1 (en) * 2017-07-27 2018-11-20 Globalfoundries Inc. Memory array with buried bitlines below vertical field effect transistors of memory cells and a method of forming the memory array
WO2019045905A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. APPARATUS HAVING MEMORY CELLS HAVING TWO TRANSISTORS AND CAPACITOR, AND BODY REGIONS OF TRANSISTORS COUPLED AT REFERENCE VOLTAGES
US10381352B1 (en) * 2018-05-04 2019-08-13 Micron Technology, Inc. Integrated assemblies which include carbon-doped oxide, and methods of forming integrated assemblies
US10615165B1 (en) * 2018-10-04 2020-04-07 Micron Technology, Inc. Methods of forming integrated assemblies
CN112885832B (zh) * 2019-11-29 2024-07-16 长鑫存储技术有限公司 半导体结构及其制造方法
KR20220050633A (ko) 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 3차원 구조의 트랜지스터 소자를 구비하는 반도체 장치
KR102642487B1 (ko) * 2022-08-22 2024-02-29 세메스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549927A (en) * 1984-06-29 1985-10-29 International Business Machines Corporation Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
JPH0834302B2 (ja) * 1990-04-21 1996-03-29 株式会社東芝 半導体記憶装置
US5071782A (en) * 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5013680A (en) 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5122848A (en) 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5278438A (en) * 1991-12-19 1994-01-11 North American Philips Corporation Electrically erasable and programmable read-only memory with source and drain regions along sidewalls of a trench structure
KR960016773B1 (en) * 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
JP2679668B2 (ja) * 1995-03-17 1997-11-19 日本電気株式会社 半導体装置およびその製造方法
US5929477A (en) * 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US6034389A (en) * 1997-01-22 2000-03-07 International Business Machines Corporation Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array
US5874760A (en) * 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6191470B1 (en) 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US5909618A (en) 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US6150687A (en) * 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5963469A (en) 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6177699B1 (en) * 1998-03-19 2001-01-23 Lsi Logic Corporation DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation
US6696746B1 (en) 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US6096598A (en) * 1998-10-29 2000-08-01 International Business Machines Corporation Method for forming pillar memory cells and device formed thereby
US5977579A (en) 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
US6218236B1 (en) * 1999-01-28 2001-04-17 International Business Machines Corporation Method of forming a buried bitline in a vertical DRAM device
US6184091B1 (en) * 1999-02-01 2001-02-06 Infineon Technologies North America Corp. Formation of controlled trench top isolation layers for vertical transistors
TW409407B (en) * 1999-03-09 2000-10-21 United Microelectronics Corp DRAM structure and its manufacture method
US6133105A (en) * 1999-04-27 2000-10-17 United Microelectronics Corp. Method of manufacturing borderless contact hole including a silicide layer on source/drain and sidewall of trench isolation structure
US6201730B1 (en) * 1999-06-01 2001-03-13 Infineon Technologies North America Corp. Sensing of memory cell via a plateline
WO2000077848A1 (en) * 1999-06-10 2000-12-21 Infineon Technologies North America Corp. Self-aligned buried strap for vertical transistors in semiconductor memories
US6355520B1 (en) * 1999-08-16 2002-03-12 Infineon Technologies Ag Method for fabricating 4F2 memory cells with improved gate conductor structure
US6504210B1 (en) * 2000-06-23 2003-01-07 International Business Machines Corporation Fully encapsulated damascene gates for Gigabit DRAMs
DE10041749A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag Vertikale nichtflüchtige Halbleiter-Speicherzelle sowie Verfahren zu deren Herstellung
US6537870B1 (en) * 2000-09-29 2003-03-25 Infineon Technologies Ag Method of forming an integrated circuit comprising a self aligned trench
US6498062B2 (en) 2001-04-27 2002-12-24 Micron Technology, Inc. DRAM access transistor
US6541810B2 (en) * 2001-06-29 2003-04-01 International Business Machines Corporation Modified vertical MOSFET and methods of formation thereof
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US6579759B1 (en) * 2002-08-23 2003-06-17 International Business Machines Corporation Formation of self-aligned buried strap connector
US7138685B2 (en) * 2002-12-11 2006-11-21 International Business Machines Corporation Vertical MOSFET SRAM cell
JP2005031979A (ja) 2003-07-11 2005-02-03 National Institute Of Advanced Industrial & Technology 情報処理方法、情報処理プログラム、情報処理装置およびリモートコントローラ
US6844591B1 (en) 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
US7262089B2 (en) 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7122425B2 (en) 2004-08-24 2006-10-17 Micron Technology, Inc. Methods of forming semiconductor constructions
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7244659B2 (en) 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7214621B2 (en) 2005-05-18 2007-05-08 Micron Technology, Inc. Methods of forming devices associated with semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7349232B2 (en) 2006-03-15 2008-03-25 Micron Technology, Inc. 6F2 DRAM cell design with 3F-pitch folded digitline sense amplifier

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054820A (zh) * 2009-10-30 2011-05-11 海力士半导体有限公司 具有掩埋位线的半导体器件及其制造方法
CN102054820B (zh) * 2009-10-30 2015-07-29 海力士半导体有限公司 具有掩埋位线的半导体器件及其制造方法
WO2012083672A1 (zh) * 2010-12-22 2012-06-28 中国科学院微电子研究所 三维半导体存储器件及其制备方法
CN102544049A (zh) * 2010-12-22 2012-07-04 中国科学院微电子研究所 三维半导体存储器件及其制备方法
CN102544049B (zh) * 2010-12-22 2014-04-16 中国科学院微电子研究所 三维半导体存储器件及其制备方法
US9000409B2 (en) 2010-12-22 2015-04-07 Institute of Microelectronics, Chinese Academy of Sciences 3D semiconductor memory device and manufacturing method thereof
CN103165539A (zh) * 2011-12-09 2013-06-19 爱思开海力士有限公司 形成掩埋位线的方法、具有掩埋位线的半导体器件及其制造方法
US9837422B2 (en) 2011-12-09 2017-12-05 SK Hynix Inc. Method for forming buried bit line, semiconductor device having the same, and fabricating method thereof
WO2023284123A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 半导体结构及其制造方法
RU2808029C1 (ru) * 2021-07-16 2023-11-22 Чансинь Мемори Текнолоджис, Инк. Полупроводниковая структура и способ ее изготовления

Also Published As

Publication number Publication date
US20050199932A1 (en) 2005-09-15
US7453103B2 (en) 2008-11-18
CN100485938C (zh) 2009-05-06
WO2005093836B1 (en) 2006-06-01
EP1965428A3 (en) 2009-04-15
EP1965428A2 (en) 2008-09-03
US7262089B2 (en) 2007-08-28
KR20060126795A (ko) 2006-12-08
EP1723674B1 (en) 2012-10-17
JP4569845B2 (ja) 2010-10-27
WO2005093836A3 (en) 2006-04-20
US20060081884A1 (en) 2006-04-20
EP1723674A2 (en) 2006-11-22
KR100879184B1 (ko) 2009-01-16
WO2005093836A2 (en) 2005-10-06
JP2007528609A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
CN100485938C (zh) 具有掩埋位线的半导体构造及其形成方法
US7326611B2 (en) DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays
CN100495709C (zh) 存储器阵列、形成存储器阵列的方法和形成位线接触的方法
US7514324B2 (en) Selective epitaxy in vertical integrated circuit
JP5071899B2 (ja) Ｄｒａｍセル用の分離領域を有する半導体構造及び製造方法
US6365452B1 (en) DRAM cell having a vertical transistor and a capacitor formed on the sidewalls of a trench isolation
US20120091520A1 (en) Semiconductor device, method for forming the same, and data processing system
US7605034B2 (en) Integrated circuit memory cells and methods of forming
US20220246536A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
CN1828900A (zh) 含具有垂直栅电极的晶体管的半导体器件及其制造方法
KR100435076B1 (ko) 트렌치 캐패시터를 갖는 디램 셀의 제조 방법
CN1591875A (zh) 具有沟槽电容器的动态随机存取存储器及其制造方法
US20230397390A1 (en) Multiple, alternating epitaxial silicon for horizontal access devices in vertical three dimensional (3d) memory
CN118695589A (zh) 半导体器件
CN118507486A (zh) 集成电路器件
JPS59171158A (ja) 半導体メモリセル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant