JP5460950B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5460950B2
JP5460950B2 JP2007150284A JP2007150284A JP5460950B2 JP 5460950 B2 JP5460950 B2 JP 5460950B2 JP 2007150284 A JP2007150284 A JP 2007150284A JP 2007150284 A JP2007150284 A JP 2007150284A JP 5460950 B2 JP5460950 B2 JP 5460950B2
Authority
JP
Japan
Prior art keywords
semiconductor device
base pillar
diffusion layer
dimensional
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007150284A
Other languages
English (en)
Other versions
JP2008305896A (ja
Inventor
靜憲 大湯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2007150284A priority Critical patent/JP5460950B2/ja
Priority to US12/132,977 priority patent/US7910982B2/en
Publication of JP2008305896A publication Critical patent/JP2008305896A/ja
Application granted granted Critical
Publication of JP5460950B2 publication Critical patent/JP5460950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、３次元トランジスタを用いた半導体装置及びその製造方法に関する。
半導体分野では高集積化の要請に伴い、素子の微細化が進んでいる。そのため、従来のプレーナ型トランジスタに代わり、少ない設置面積により多くの素子を集積できるよう縦型にして立体的に配置した３次元構造のトランジスタが開発されている。
こうした３次元トランジスタの一般的な構造として、ＳＧＴ（Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）が知られている。
ＳＧＴの構造は、例えば、図１３に示すように、基板１００の上に３次元トランジスタを構成するシリコン柱１０１が配置され、シリコン柱１０１にはチャネル部１０２とその上下にソース・ドレイン拡散層１０３とが形成されている。シリコン柱１０１の中央部のチャネル部（ｐ型Ｓｉ部）１０２は、その周囲をゲート絶縁膜１０４およびゲート電極１０５に囲まれた構造であり、下の拡散層（ソース拡散層）１０３ｂの下部にソース電極１０６を設け、上の拡散層（ドレイン拡散層）１０３ａの上部にドレイン電極１０７を設け、ソース・ドレイン拡散層１０３がチャネル部１０２の上下に配置された構造である。
特許文献１には、チャネル部１０２の外周から中心部に向かう空乏層を制御した３次元トランジスタと、それを用いたＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が記載されている。
また、特許文献２には、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＤＲＡＭが記載されている。
また、特許文献３及び特許文献４には、このような３次元トランジスタを用いてメモリセルを構成した半導体装置が記載されている。
図１４に、従来の３次元トランジスタを備えたメモリセルの構造の一例を示す。このトランジスタでは、シリコン基板２００の上に、縦方向の並行に配置された複数のビット線２０５上に３次元トランジスタ２０１が等間隔で複数配置され、３次元トランジスタ２０１の間には、２本一組のゲート電極（ワード線）２０６ａ、２０６ｂがビット線２０５上を横切るように横方向に並行に配置されている。
各３次元トランジスタ２０１は、ビット線２０５上に、下部拡散層２０３ｂ、チャネル部２０２、上部拡散層２０３ａを有し、それらの上にキャパシタ２０４が順次堆積された構造とされて、メモリセルが構成されている。
特開平５−１６０４０８号公報 特許第２９４１０３号公報 米国特許６１５０６８７号明細書 特開平５−１３６３７４号公報
しかしながら、チャネル部の電位が基板で制御されている通常のプレーナ型トランジスタに対し、図４に示すような３次元トランジスタの構造では、上下の拡散層では電位が制御されているものの、これらに挟まれたチャネル部の電位は制御されずフローティング領域となってしまう。そのため、トランジスタを動作させるとチャネル部に正電荷が蓄積され、トランジスタのしきい値電圧が変動してしまう（フローティングボディー効果）という問題があった。
これを防止するために、図１４に示したメモリセルでは、ゲート電極２０６ａ、２０６ｂの一方をチャネル部２０２に接続する構造も提案されているが、この構造では高集積化することが困難である。
本発明は、上記事情に鑑みてなされたものであり、３次元トランジスタでメモリセルを構成する際に問題となるチャネル部のフローティングの問題を防止でき、高集積化可能な半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明の半導体装置は、第１基柱にチャネル部と、前記チャネル部の上下に形成された拡散層と、前記チャネル部の周りにゲート絶縁膜を介して形成されたゲート電極とを備えた３次元トランジスタが、導電型の第２基柱を囲むようにウェル領域上に複数配置され、複数個の前記３次元トランジスタが１つの前記第２基柱を共有して、各々の前記チャネル部がチャネル連結部によって前記第２基柱に接続されていることを特徴とする。
また、本発明の半導体装置は、６個の前記３次元トランジスタが、１個の前記第２基柱を共有して、この周囲に配置され接続されていることとした。
また、本発明の半導体装置は、各前記３次元トランジスタが、下部拡散層引出部と、ゲート電極引出部とを前記第１基柱に隣接して有しており、かつ、前記第２基柱を中心にした六角形の頂点となるように、ウェル領域で囲まれてモジュールとして配置されていることとした。
また、本発明の半導体装置は、前記モジュールがハニカム状に配置されていることとした。
本発明の半導体装置の製造方法は、第１基柱にチャネル部を形成し、前記チャネル部の上下に拡散層を形成し、前記チャネル部の周りにゲート絶縁膜を介してゲート電極を形成した３次元トランジスタを、導電型の第２基柱を囲むようにウェル領域上に複数配置し、複数個の前記３次元トランジスタが１つの前記第２基柱を共有するように、各々の前記チャネル部をチャネル連結部によって前記基柱に接続することを特徴とする。
また、本発明の半導体装置の製造方法は、６個の前記３次元トランジスタが、１個の前記第２基柱を共有するように、この周囲に配置して接続形成することとした。
また、本発明の半導体装置の製造方法は、各前記３次元トランジスタを、下部拡散層引出部と、ゲート電極引出部とを前記第１基柱に隣接するように形成し、かつ、前記第２基柱を中心とした六角形の頂点となるように、ウェル領域で囲むモジュールとして配置することとした。
また、本発明の半導体装置の製造方法は、前記モジュールをハニカム状に配置することとした。
本発明の半導体装置によれば、第１基柱にチャネル部と、前記チャネル部の上下に形成された拡散層と、前記チャネル部の周りにゲート絶縁膜を介して形成されたゲート電極とを備えた３次元トランジスタが、導電型の第２基柱を囲むようにウェル領域上に複数配置され、複数個の前記３次元トランジスタが１つの前記第２基柱を共有して、各々の前記チャネル部がチャネル連結部によって前記第２基柱に接続されていることで、前記チャネル部の電位が前記第２基柱によって固定されるため、フローティングボディー効果が抑制される。
また、本発明の半導体装置は、６個の前記３次元トランジスタが、１個の前記第２基柱を共有して、この周囲に配置され接続されていることで、最密充填の配置となるため、高集積化された半導体装置が可能となる。
また、本発明の半導体装置は、各前記３次元トランジスタは、下部拡散層引出部と、ゲート電極引出部とを前記第１基柱に隣接して有しており、かつ、前記第２基柱を中心にした六角形の頂点となるように、ウェル領域で囲まれてモジュールとして配置されていることで、このモジュールを１つのユニットとして複数のユニットでトランジスタを構成することができ、より大きく複雑な構造の半導体装置が可能となる。
また、本発明の半導体装置は、前記モジュールがハニカム状に配置されていることで、最密充填構造となるため、レイアウト的にも微細化され、より高集積化された半導体装置が可能となる。
本発明の半導体装置の製造方法は、第１基柱にチャネル部を形成し、前記チャネル部の上下に拡散層を形成し、前記チャネル部の周りにゲート絶縁膜を介してゲート電極を形成した３次元トランジスタを、導電型の第２基柱を囲むようにウェル領域上に複数配置し、複数個の前記３次元トランジスタが１つの前記基柱を共有するように、各々の前記チャネル部をチャネル連結部によって前記第２基柱に接続することで、前記チャネル部の電位を前記第２基柱によって固定できるため、フローティングボディー効果を抑制できる。
また、本発明の半導体装置の製造方法は、６個の前記３次元トランジスタが、１個の前記第２基柱を共有するように、この周囲に配置して接続することとで、最密充填の配置となるため、半導体装置を高集積化することが可能となる。
また、本発明の半導体装置の製造方法は、各前記３次元トランジスタを、下部拡散層引出部と、ゲート電極引出部とを前記第１基柱に隣接するように形成し、かつ、前記第２基柱を中心とした六角形の頂点となるように、ウェル領域で囲むモジュールとして配置することで、このモジュールを１つのユニットとして複数のユニットでトランジスタを構成することができ、半導体装置の構造をより大きく複雑にすることが可能となる。
また、本発明の半導体装置の製造方法は、前記モジュールをハニカム状に配置することとで、最密充填構造となるため、半導体装置をレイアウト的にも微細化でき、より高集積化することが可能となる。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
図１は、Ｎチャネル型ＭＯＳ（Ｎ−ＭＯＳ）３次元トランジスタ１の基本構造部分（シリコン部分）のみを示したものである。この基本構造部分は中央に１個、その周囲に等間隔に６個、合わせて７個の基柱によって構成され、中央を除く周りの６個の第１基柱２が６個のトランジスタとなる部分である。中央には第２基柱３が配置され、Ｐ型のチャネル連結部４を介して、６個の第１基柱２のチャネル部５の側壁と連結している。
第１基柱２は、中央部がＰ型Ｓｉからなるチャネル部５であり、チャネル部５の上下にＮ型Ｓｉからなる上部拡散層６、下部拡散層７を備えている。上部拡散層６は、下部がＮ−層６０からなり、上部がＮ＋層６１からなる。チャネル部５はＰ型ウェル領域への電位供給源となり、上部拡散層６、下部拡散層７がＮ−ＭＯＳトランジスタ１のソース・ドレインとして作用する。
さらに、図２に示すように、各々のチャネル部５の周囲を囲むようにゲート絶縁膜８０（図２には図示せず。図３参照。）を介して、ゲート電極８を配置し、３次元トランジスタ１の基本構成となる。
図３に示すように、１つの第１基柱２の外側には、柱状の下部拡散層引出部９と、柱状のゲート電極引出部１０とを備え、トランジスタの基本部分はこの３つの部分で構成されている。（なお、図中のＮ＋はＮ型の高濃度領域を示し、Ｎ−はＮ型の低濃度領域を示す。図中のＰ＋はＰ型の高濃度領域を示し、Ｐ−はＰ型の低濃度領域を示す。）
第１基柱２、第２基柱３、下部拡散層引出部９、ゲート電極引出部１０はいずれも、Ｐ型ウェル領域（ウェル領域）１１上に形成され、上方には上部拡散層コンタクト１２ａ、ウェルコンタクト１２、下部拡散層コンタクト１２ｂ、ゲートコンタクト１２ｃが形成されている。
第２基柱３は、中央部から下部まではＰ−層３０からなり、上部はＰ＋層３１からなる。ウェルコンタクト１２の電位によってＰ型ウェル領域１１の電位を固定することができる。
つまり、第１基柱２の下方部分のＰ型ウェル領域１１の電位も固定できることで、下部拡散層７を介してチャネル部５の電位を固定できるため、本発明の目的であるフローティングボディー効果の抑制に作用する。
なお、Ｐ型ウェル領域（ウェル領域）１１の周囲、及びトランジスタの基本部分のチャネル連結部４の下部までは第１絶縁層１１ａが堆積され、第１絶縁層１１ａの上方はトランジスタの基本部分の周囲を囲むように上部拡散層６の高さまで第２絶縁層１１ｂが堆積され、第２絶縁層１１ｂの上方には、上部拡散層コンタクト１２ａ、ウェルコンタクト１２、下部拡散層コンタクト１２ｂ、ゲートコンタクト１２ｃを囲むように、これらのコンタクトと同じ高さまで第３絶縁層１１ｃが堆積されている。
図４に示すように、下部拡散層引出部９は、第１基柱２と同様に、中央部がＰ−型のチャネル部５ａを備え、チャネル部５ａはゲート絶縁膜８０ａを介してゲート電極８ａに囲まれている。
チャネル部５ａの上下には、Ｎ＋型の上部拡散層６ａとＮ−型の下部拡散層７ａとを備え、下部拡散層７ａは、第１基柱２の下部拡散層７と電気的に接続されるように下方でＮ型の底部拡散層１３を共有している。
すなわち、下部拡散層引出部９は通常のトランジスタと同じ構造であり、ゲート電極８ａによってトランジスタのゲート電位がＯＮ状態になると、チャネル部５ａが反転し、上部拡散層６ａと下部拡散層７ａが導通するため、下部拡散層コンタクト１２ｂの電位により、第１基柱２の下部拡散層７の電位を制御できる。
また、図５に示すように、下部拡散層引出部９Ａは、全体をＮ＋型にしてもよい。このようにすることで、下部拡散層引出部９Ａの上部に形成された下部拡散層コンタクト１２ｂの電位により、底部拡散層１３の電位を制御できる。
図６に示すように、ゲート電極引出部１０は、中央部がゲート電極８ｂに囲まれており、ゲート電極８ｂは埋め込みプラグ１４を介してゲート電極８と連結し、第１基柱２と電気的に接続されている。
ゲート電極引出部１０にはゲート絶縁膜が無く、ゲート電極８ｂが直接ゲート電極引出部１０に接続されており、ゲート電極引出部１０全体がＮ＋化している。これにより、ゲートコンタクト１２ｃの電位により、第１基柱２のゲート電極８の電位を制御できる。
また、図７に示すように、ゲート電極引出部１０は、もう１つの埋め込みプラグ１４を介して、ゲート電極８ｂとゲート電極８ａとが連結し、下部拡散層引出部９Ａとも電気的に接続されている。そして、ゲート電極引出部１０に形成されたゲートコンタクト１２ｃの電位により、下部拡散層引出部９Ａのゲート電極８ａの電位を制御できる。
図８に、先に説明した６個のトランジスタ基本部分の配置例を示す。
第２基柱３、すなわちＰ型ウェル領域１１の電位を固定できるウェルコンタクト１２を中心に、３次元トランジスタとなる６個の第１基柱２が配置され、さらにその外側に下部拡散層引出部９が６個と、ゲート電極引出部１０が６個配置されている。（図８において、拡散層引出部９とゲート電極引出部１０の一部は略記している。）
このようにすると、最密充填の配置となるため、高集積化された半導体装置が可能となる。この配置を１つのモジュールＭとする。
図９は、モジュールＭの配置構造を簡単に示したものである。図９（ａ）はＮ-ＭＯＳ６個モジュールＭ１を示し、図８に示したモジュールＭと同じであるが、図９（ｂ）はＰ-ＭＯＳ６個モジュールＭ２を示す。Ｎ-ＭＯＳ６個モジュールＭ１は、六角形のＰ型ウェル領域１１の上に形成される。
先の説明では、Ｎ−ＭＯＳの構造について説明したが、本発明をＰ−ＭＯＳに適用する場合に、Ｐ-ＭＯＳの各トランジスタの断面は、図１〜図８に示したＮ記号全てをＰ記号に変えれば、代用できる。そして、第１基柱２、第２基柱３、下部拡散層引出部９、ゲート電極引出部１０の各コンタクト（上部拡散層コンタクト１２ａ、ウェルコンタクト１２、下部拡散層コンタクト１２ｂ、ゲートコンタクト１２ｃ）を、Ｐ-ＭＯＳ用の上部拡散層コンタクト１５ａ、ウェルコンタクト１５、下部拡散層コンタクト１５ｂ、ゲートコンタクト１５ｃとして代用する。
なお、Ｐ-ＭＯＳ６個モジュールＭ２は、六角形のＮ型ウェル領域１１ａの上に形成される。
図９に示すようなモジュールＭを組み合わせることで、例えば、図１０に示すように、Ｎ-ＭＯＳ６個モジュールＭ１を２セット、Ｐ-ＭＯＳ６個モジュールＭ２を１セット配置してＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を構成することができる。
ここでは、ＳＲＡＭのメモリセルをＮ-ＭＯＳ４個（Ｎ１，Ｎ２，Ｎ３，Ｎ４）とＰ-ＭＯＳ２個（Ｐ１，Ｐ２）で構成している。これらのメモリセルは、上層配線、下層配線、下部拡散層接続によって接続する。
なお、下部拡散層接続とは、Ｎ４の下部拡散層７ａとＮ２の下部拡散層７ａとの間に、第１絶縁層１１ａを形成しないことで達成できる。それにより、Ｎ４とＮ２の下部拡散層７ａ，７ａは、同じＮ型拡散層を共有していることになる。例えば、下部拡散層の電位を柱上部から供給する場合のように、２つの柱の下部拡散層が繋がっている状態である。
図中のＷＬはワード線、ＢＬとＢＬ＿１はビット線、Ｖは電源、Ｅはアースを示す。
このメモリセルの回路図を図１１に示す。メモリセルＮ１，Ｎ２は、アースＥに接地しながらの上部拡散層１２ａ同士を接続し、メモリセルＰ１，Ｐ２は、電源Ｖに接続しながら上部拡散層コンタクト１５ａ同士を接続する。
また、メモリセルＮ１とＰ１、Ｎ２とＰ２を、下部拡散層コンタクト１２ｂ，１５ｂ同士で接続し、ゲートコンタクト１２ｃ，１５ｃ同士で接続する。
また、メモリセルＮ１，Ｐ１の下部拡散層コンタクト１２ｂ，１５ｂ接続と、メモリセルＮ２，Ｐ２のゲートコンタクト１２ｃ，１５ｃ接続と、メモリセルＮ３の上部コンタクト１２ａとを接続する。
また、メモリセルＮ１，Ｐ１のゲートコンタクト１２ｃ，１５ｃ接続と、メモリセルＮ２，Ｐ２の下部拡散層コンタクト１２ｂ，１５ｂ接続と、メモリセルＮ４の上部コンタクト１２ａとを接続する。
また、メモリセルＮ３，Ｎ４は、各ゲートコンタクト１２ｃをワード線ＷＬに接続し、メモリセルＮ３の下部拡散層コンタクト１２ｂをビット線ＢＬに、メモリセルＮ４の下部拡散層コンタクト１２ｂをビット線ＢＬ＿１に接続する。
このようにして、ＳＲＡＭのメモリセルの回路が構成できる。
以上説明したように、本実施形態の半導体装置（ＭＯＳトランジスタ１）によれば、第１基柱２にチャネル部５と、チャネル部５の上に形成された上部拡散層６と、下に形成された下部拡散層７と、チャネル部５の周りにゲート絶縁膜８ａを介して形成されたゲート電極８とを備えた３次元トランジスタが、導電型の第２基柱３を囲むようにＰ型ウェル領域１１上に複数配置され、複数個の３次元トランジスタが１つの第２基柱３を共有して、各々のチャネル部５がチャネル連結部４によって第２基柱３に接続されていることで、チャネル部５の電位が第２基柱３によって固定されるため、フローティングボディー効果が抑制される。
また、本実施形態のＭＯＳトランジスタ１は、６個の３次元トランジスタが、１個の第２基柱３を共有して、この周囲に配置され接続されていることで、最密充填の配置となるため、高集積化された半導体装置が可能となる。
また、本発明のＭＯＳトランジスタ１は、各３次元トランジスタが、下部拡散層引出部９と、ゲート電極引出部１０とを第１基柱２に隣接して有しており、かつ、第２基柱３を中心にした六角形の頂点となるように、Ｐ型ウェル領域１１で囲まれてモジュールＭ１として配置されていることで、このモジュールＭ１を１つのユニットとして複数のユニットでトランジスタを構成することができ、より大きく複雑な構造の半導体装置が可能となる。
また、本実施形態のＭＯＳトランジスタ１は、モジュールＭ１がハニカム状に配置されていることで、最密充填構造となるため、レイアウト的にも微細化され、より高集積化された半導体装置が可能となる。
さらに、ＳＲＡＭセルを多数配置する場合には、図１２に示すように、各ＭＯＳ６個モジュールＭ１、Ｍ２を配置する。このようにハニカム状に配置することで、最密充填構造となるため、レイアウト的にも微細化され、より高集積化された半導体装置が提供可能となる。
本発明の活用例として、各種メモリを搭載した半導体装置などが挙げられる。
本発明の実施形態に係る３次元トランジスタの基本構造部分の斜視図である。 本発明の実施形態に係る３次元トランジスタの斜視図である。 本発明の実施形態に係る３次元トランジスタの平面図（ａ）、及び（ａ）のＡ−Ｂ線における断面図（ｂ）である。 本発明の実施形態に係る３次元トランジスタの平面図（ａ）、及び（ａ）のＣ−Ｄ線における断面図（ｂ）である。 本発明の実施形態に係る３次元トランジスタの平面図（ａ）、及び（ａ）のＣ´−Ｄ´線における断面図（ｂ）である。 本発明の実施形態に係る３次元トランジスタの平面図（ａ）、及び（ａ）のＥ−Ｆ線における断面図（ｂ）である。 本発明の実施形態に係る３次元トランジスタの平面図（ａ）、及び（ａ）のＧ−Ｈ線における断面図（ｂ）である。 本発明の実施形態に係る３次元トランジスタにおいて、６個のトランジスタ基本部分の配置した平面図である。 本発明の実施形態に係る３次元トランジスタにおけるモジュールを示す図であり、（ａ）はＮ-ＭＯＳ６個モジュールを示す模式図、（ｂ）はＰ-ＭＯＳ６個モジュールを示す模式図である。 図９における各モジュールで構成したＳＲＡＭの模式図である。 図１０におけるＳＲＡＭセルの回路図である。 図９における各モジュールを用い、複数のＳＲＡＭセルを構成したＳＲＡＭの模式図である。 従来例におけるＳＧＴ型３次元トランジスタの斜視図である。 従来例における３次元トランジスタを用いたメモリセルの斜視図である。
符号の説明
１・・・ＭＯＳトランジスタ、２・・・第１基柱、３・・・第２基柱、４・・・チャネル連結部、５・・・チャネル部、６・・・上部拡散層、７・・・下部拡散層、８・・・ゲート電極、９・・・下部拡散層引出部、１０・・・ゲート電極引出部、１１・・・Ｐ型ウェル領域、１２・・・ウェルコンタクト、１２ａ・・・上部拡散層コンタクト、１２ｂ・・・下部拡散層コンタクト、１２ｃ・・・ゲートコンタクト、１３・・・底部拡散層、１４・・・埋め込みプラグ、１５・・・ウェルコンタクト、１５ａ・・・上部拡散層コンタクト、１５ｂ・・・下部拡散層コンタクト、１５ｃ・・・ゲートコンタクト。

Claims (8)

  1. 第１基柱にチャネル部と、前記チャネル部の上下に形成された拡散層と、前記チャネル部の周りにゲート絶縁膜を介して形成されたゲート電極とを備えた３次元トランジスタが、導電型の第２基柱を囲むようにウェル領域上に複数配置され、複数個の前記３次元トランジスタが１つの前記第２基柱を共有して、各々の前記チャネル部がチャネル連結部によって前記第２基柱に接続されていることを特徴とする半導体装置。
  2. ６個の前記３次元トランジスタが、１個の前記第２基柱を共有して、この周囲に配置され接続されていることを特徴とする請求項１記載の半導体装置。
  3. 各前記３次元トランジスタは、下部拡散層引出部と、ゲート電極引出部とを前記第１基柱に隣接して有しており、かつ、前記第２基柱を中心にした六角形の頂点となるように、ウェル領域で囲まれてモジュールとして配置されていることを特徴とする請求項２記載の半導体装置。
  4. 前記モジュールが、ハニカム状に配置されていることを特徴とする請求項３記載の半導体装置。
  5. 第１基柱にチャネル部を形成し、前記チャネル部の上下に拡散層を形成し、前記チャネル部の周りにゲート絶縁膜を介してゲート電極を形成した３次元トランジスタを、導電型の第２基柱を囲むようにウェル領域上に複数配置し、複数個の前記３次元トランジスタが１つの前記第２基柱を共有するように、各々の前記チャネル部をチャネル連結部によって前記基柱に接続することを特徴とする半導体装置の製造方法。
  6. ６個の前記３次元トランジスタが、１個の前記第２基柱を共有するように、この周囲に配置して接続形成することを特徴とする請求項５記載の半導体装置の製造方法。
  7. 各前記３次元トランジスタを、下部拡散層引出部と、ゲート電極引出部とを前記第１基柱に隣接するように形成し、かつ、前記第２基柱を中心とした六角形の頂点となるように、ウェル領域で囲むモジュールとして配置することを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記モジュールを、ハニカム状に配置することを特徴とする請求項７記載の半導体装置の製造方法。

JP2007150284A 2007-06-06 2007-06-06 半導体装置及びその製造方法 Expired - Fee Related JP5460950B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007150284A JP5460950B2 (ja) 2007-06-06 2007-06-06 半導体装置及びその製造方法
US12/132,977 US7910982B2 (en) 2007-06-06 2008-06-04 Semiconductor apparatus and production method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007150284A JP5460950B2 (ja) 2007-06-06 2007-06-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008305896A JP2008305896A (ja) 2008-12-18
JP5460950B2 true JP5460950B2 (ja) 2014-04-02

Family

ID=40095050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007150284A Expired - Fee Related JP5460950B2 (ja) 2007-06-06 2007-06-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7910982B2 (ja)
JP (1) JP5460950B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080091416A (ko) * 2008-08-14 2008-10-13 김성동 3차원 반도체 장치, 그 제조 방법 및 동작 방법
JP2010171090A (ja) * 2009-01-20 2010-08-05 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2010245196A (ja) * 2009-04-02 2010-10-28 Elpida Memory Inc 半導体装置およびその製造方法
JP5712436B2 (ja) * 2009-10-06 2015-05-07 国立大学法人東北大学 半導体装置
JP5128630B2 (ja) * 2010-04-21 2013-01-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
US8609492B2 (en) * 2011-07-27 2013-12-17 Micron Technology, Inc. Vertical memory cell
CN102544105B (zh) * 2012-01-17 2015-04-15 清华大学 具有准同轴电缆结构的隧穿晶体管及其形成方法
CN102569405B (zh) * 2012-01-17 2014-02-19 清华大学 具有准同轴电缆结构的隧穿晶体管及其形成方法
CN102593177B (zh) * 2012-02-16 2014-06-11 清华大学 具有水平准同轴电缆结构的隧穿晶体管及其形成方法
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8964474B2 (en) 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
US9029940B2 (en) * 2013-01-18 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell
US10128253B2 (en) * 2016-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Two-port SRAM structure
US9679650B1 (en) 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder
KR102059896B1 (ko) * 2018-10-24 2019-12-27 가천대학교 산학협력단 양자우물 구조를 갖는 1t 디램 셀 소자
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array
JP7350371B2 (ja) * 2019-10-30 2023-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941039B2 (ja) 1990-11-08 1999-08-25 沖電気工業株式会社 半導体メモリ装置の製造方法
JP3315429B2 (ja) 1991-04-23 2002-08-19 キヤノン株式会社 半導体装置及びその製造方法
JPH05160408A (ja) 1991-12-04 1993-06-25 Toshiba Corp 電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置
US5283456A (en) * 1992-06-17 1994-02-01 International Business Machines Corporation Vertical gate transistor with low temperature epitaxial channel
JP2748072B2 (ja) * 1992-07-03 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
DE10130766B4 (de) * 2001-06-26 2005-08-11 Infineon Technologies Ag Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors
US6670642B2 (en) * 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
US7138685B2 (en) * 2002-12-11 2006-11-21 International Business Machines Corporation Vertical MOSFET SRAM cell
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures

Also Published As

Publication number Publication date
JP2008305896A (ja) 2008-12-18
US7910982B2 (en) 2011-03-22
US20080303083A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5460950B2 (ja) 半導体装置及びその製造方法
US7697318B2 (en) Semiconductor memory device
US8373235B2 (en) Semiconductor memory device and production method therefor
CN101208795B (zh) 用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法
KR100675281B1 (ko) 디커플링 캐패시터를 갖는 반도체 소자 및 그 제조방법
US8169030B2 (en) Semiconductor memory device and production method thereof
JP5503971B2 (ja) 半導体装置
JP2009088134A (ja) 半導体装置、半導体装置の製造方法並びにデータ処理システム
US7777263B2 (en) Semiconductor integrated circuit device comprising SRAM and capacitors
CN101673745A (zh) 半导体器件
JP2011066109A (ja) 半導体記憶装置
KR20110127607A (ko) 반도체 기억 장치
US10658028B2 (en) Semiconductor storage device including memory cells, word driver, dummy word driver
JP4570352B2 (ja) 半導体集積回路装置
JP2012221965A (ja) 半導体記憶装置及びその製造方法
US20140191327A1 (en) Semiconductor memory device
TWI760979B (zh) 標頭電路系統、記憶體元件與電子元件
JP2007012694A (ja) スタンダードセル方式の半導体集積回路装置
US8941163B2 (en) DRAM device
JP2011114014A (ja) 半導体装置
JP2014099664A (ja) 半導体記憶装置
JP2014022390A (ja) 半導体装置、ピラートランジスタのレイアウト方法及びそのレイアウト方法を用いて製造した半導体装置
JP5566697B2 (ja) 半導体記憶装置
US20050270864A1 (en) Memory cell arrangement having dual memory cells
JP2005183533A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100513

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees