JP2014099664A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2014099664A JP2014099664A JP2014042277A JP2014042277A JP2014099664A JP 2014099664 A JP2014099664 A JP 2014099664A JP 2014042277 A JP2014042277 A JP 2014042277A JP 2014042277 A JP2014042277 A JP 2014042277A JP 2014099664 A JP2014099664 A JP 2014099664A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- nmos
- transistor
- gate
- storage node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】縦型トランジスタSGTで構成されたE/R型4T−SRAMにおいて、小さいSRAMセル面積と安定した動作マージンを実現する。
【解決手段】4個のMOSトランジスタ及び2個の負荷抵抗素子を用いて構成されたスタティック型メモリセルにおいて、前記メモリセルを構成するMOSトランジスタは、埋め込み酸化膜上に形成された平面状シリコン層上に形成され、前記平面状シリコン層は記憶ノードであり、前記MOSトランジスタのドレイン、ゲート、ソースが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造を有し、負荷抵抗素子は前記平面状シリコン層上に形成されたポリシリコンプラグよりなる小さい面積のSRAMセルを実現する。
【選択図】図2
【解決手段】4個のMOSトランジスタ及び2個の負荷抵抗素子を用いて構成されたスタティック型メモリセルにおいて、前記メモリセルを構成するMOSトランジスタは、埋め込み酸化膜上に形成された平面状シリコン層上に形成され、前記平面状シリコン層は記憶ノードであり、前記MOSトランジスタのドレイン、ゲート、ソースが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造を有し、負荷抵抗素子は前記平面状シリコン層上に形成されたポリシリコンプラグよりなる小さい面積のSRAMセルを実現する。
【選択図】図2
Description
本発明は半導体記憶装置に関し、特にSRAM(Static Random Access Memory)からなる半導体記憶装置に関する。
半導体装置の高集積化、高性能化を実現するため、半導体基板の表面に柱状半導体を形成し、その側壁に柱状半導体層を取り囲むように形成されたゲートを有する縦型ゲートトランジスタであるSGT(Surrounding Gate Transistor)が提案された(例えば、特許文献1:特開平2−188966)。SGTではドレイン、ゲート、ソースが垂直方向に配置されるため、従来のプレーナー型トランジスタに比べて占有面積を大幅に縮小することができる。
SGTを用いてLSI(大規模集積回路)を構成する場合、それらのキャッシュ用メモリとしてSGTの組み合わせで構成されるSRAM(以下、SGT−SRAM)を用いることが必須である。近年、LSIに搭載されるSRAMに対する大容量化の要求は非常に大きいため、SGTを用いた場合にも非常に小さいセル面積を持つSRAMを実現することが要求される。しかし、SGT−SRAMにおいても、トランジスタが縦方向に形成される特徴を生かすことにより、従来のプレーナー型トランジスタで構成されたSRAMに比べてSRAMセル面積を小さくすることが可能である。
特許文献1の実施例に示された4個のSGTと2個の負荷抵抗素子を用いて構成されるE/R型4T−SRAMの平面図を図20(a)に、平面図のカットラインA−A’における断面図を図20(b)に示す。
図20(a)の平面図及び(b)の断面図を参照して以下に説明する。SRAMセルは2個の柱状シリコン層(601a、601b)より形成されるメモリセルにアクセスするためのアクセストランジスタと、2個の柱状シリコン層(602a、602b)より形成されるデータの読み出しおよび書き込みを行うためにメモリセルを駆動するドライバトランジスタと、ポリシリコン配線で形成される2個の負荷抵抗素子(Ra6、Rb6)より構成される。それぞれの柱状シリコン層の底部には下部拡散層(607a、607b、607)が形成され、上部には上部拡散層608が形成され、柱状シリコン層の周囲にはゲート電極(606a〜606c)が形成される。
BL6およびBLB6はビット線、WL6はワード線、Vcc6は電源電位配線、Vss6は接地電位配線である。また、Ma6およびMb6は配線層により形成されるデータを記憶するための記憶ノードを示している。
BL6およびBLB6はビット線、WL6はワード線、Vcc6は電源電位配線、Vss6は接地電位配線である。また、Ma6およびMb6は配線層により形成されるデータを記憶するための記憶ノードを示している。
しかし、上記SRAMについては以下のような問題点がある。
まず、上記SRAMにおいては、記憶ノードが配線層(Ma6、Mb6)により形成されていて、データ読み出し時には記憶ノードのデータはアクセストランジスタの底部の下部拡散層(607a、607b)に読み出される。読み出されたデータはコンタクト(603a、603b)を通って配線層よりなるビット線(BL6、BLB6)に転送される。ここで、コンタクト(603a、603b)はSRAMを構成するための必須な要素ではなく、例えば記憶ノードを柱状シリコン層底部の下部拡散層で形成するSRAM構成が可能である場合には、記憶ノードのデータはアクセストランジスタの上部に形成されるコンタクトを通って配線層よりなるビット線に転送されるため、上記SRAMにおけるコンタクト(603a、603b)は必要なくなる。このため、SRAMセル面積をコンタクト2個分だけ小さくすることが可能である。
次に、上記SRAMにおいては、負荷抵抗素子(Ra6、Rb6)はポリシリコン配線層によって形成されるため、負荷抵抗素子を形成することによるSRAMセル面積の増加が大きい。したがって、SRAMセル面積の縮小のためには、追加面積の少ない負荷抵抗素子を用いることが必要となる。
更に、上記SRAMにおいては、ワード線WL6はポリシリコンで形成されるため高抵抗になる。現在のLSIで要求される動作速度を達成するためには、ワード線に追加のコンタクトを1個追加して、配線層によってワード線を裏打ちすることにより低抵抗化する必要がある。したがって、上記SRAMセルの面積はさらに大きくなる。
以上より、上記SRAMにおいてはプレーナートランジスタにより構成されるSRAMセルと比べると、トランジスタが縦方向に形成される分の面積縮小は可能であるが、上記の問題点を考慮すると、さらなる面積の縮小が可能である。
まず、上記SRAMにおいては、記憶ノードが配線層(Ma6、Mb6)により形成されていて、データ読み出し時には記憶ノードのデータはアクセストランジスタの底部の下部拡散層(607a、607b)に読み出される。読み出されたデータはコンタクト(603a、603b)を通って配線層よりなるビット線(BL6、BLB6)に転送される。ここで、コンタクト(603a、603b)はSRAMを構成するための必須な要素ではなく、例えば記憶ノードを柱状シリコン層底部の下部拡散層で形成するSRAM構成が可能である場合には、記憶ノードのデータはアクセストランジスタの上部に形成されるコンタクトを通って配線層よりなるビット線に転送されるため、上記SRAMにおけるコンタクト(603a、603b)は必要なくなる。このため、SRAMセル面積をコンタクト2個分だけ小さくすることが可能である。
次に、上記SRAMにおいては、負荷抵抗素子(Ra6、Rb6)はポリシリコン配線層によって形成されるため、負荷抵抗素子を形成することによるSRAMセル面積の増加が大きい。したがって、SRAMセル面積の縮小のためには、追加面積の少ない負荷抵抗素子を用いることが必要となる。
更に、上記SRAMにおいては、ワード線WL6はポリシリコンで形成されるため高抵抗になる。現在のLSIで要求される動作速度を達成するためには、ワード線に追加のコンタクトを1個追加して、配線層によってワード線を裏打ちすることにより低抵抗化する必要がある。したがって、上記SRAMセルの面積はさらに大きくなる。
以上より、上記SRAMにおいてはプレーナートランジスタにより構成されるSRAMセルと比べると、トランジスタが縦方向に形成される分の面積縮小は可能であるが、上記の問題点を考慮すると、さらなる面積の縮小が可能である。
本発明は上記の事情を鑑みてなされたもので、SGTを用いたE/R型4T−SRAMにおいてより面積の小さいSRAMセルを実現することを目的とする。
本発明によれば、4個のMOSトランジスタ及び2個の負荷抵抗素子が基板上に形成された絶縁膜上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記4個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に形成された絶縁膜上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲートが形成されており、
メモリセルデータを保持するために電荷を供給すると共にメモリにアクセスするための第1及び第2のNMOSのアクセストランジスタと、メモリセルのデータを書き込み及び読み出しするために記憶ノードを駆動する第1及び第2のNMOSのドライバトランジスタとして機能し、
第1のNMOSのアクセストランジスタ及び第1のNMOSのドライバトランジスタは、互いに隣接して配列され、
第2のNMOSのアクセストランジスタ及び第2のNMOSのドライバトランジスタは、互いに隣接して配列され、
第1のNMOSのアクセストランジスタ及び第1のNMOSのドライバトランジスタにおいてデータを保持する第1の記憶ノードとして機能する第1の拡散層が、前記第1のNMOSのアクセストランジスタ及び前記第1のNMOSのドライバトランジスタに共通の拡散層として前記絶縁膜上に配置され、
第2のNMOSのアクセストランジスタ及び第2のNMOSのドライバトランジスタにおいてデータを保持する第2の記憶ノードとして機能する第2の拡散層が、前記第2のNMOSのアクセストランジスタ及び前記第2のNMOSのドライバトランジスタに共通の拡散層として前記絶縁膜上に配置され、
前記2個の負荷抵抗素子の各々を、前記第1の拡散層及び前記第2の拡散層の上にそれぞれ配置したことを特徴とする半導体記憶装置が提供される。
また、本発明の別の好ましい態様では、前記半導体装置において、前記2個の負荷抵抗素子は、前記第1の拡散層上に形成された半導体又は金属よりなる第1のコンタクトプラグ及び前記第2の拡散層上に形成された半導体又は金属よりなる第2のコンタクトプラグとして形成される。
また、本発明の別の好ましい態様では、前記半導体装置において、第1及び第2のNMOSのアクセストランジスタのゲート電極より延在するゲート配線上に形成されるコンタクトの少なくとも1つが、隣接するメモリセルのNMOSのアクセストランジスタのゲート電極より延在するゲート配線上に形成されるコンタクトと共有化される。
また、本発明の別の好ましい態様では、前記第1の記憶ノードとして機能する拡散層上に形成されるドライバトランジスタのゲートより延在するゲート配線が、前記第2の記憶ノードとして機能する拡散層と共通のコンタクトにより接続され、
前記第2の記憶ノードとして機能する拡散層上に形成されるドライバトランジスタのゲートより延在するゲート配線が、前記第1の記憶ノードとして機能する拡散層と共通のコンタクトにより接続される。
また、本発明の別の好ましい態様では、アクセストランジスタを形成する柱状半導体層と、ドライバトランジスタを形成する柱状半導体層の側壁の周囲長は、読み出し時の動作マージン及び書き込み時の動作マージンに基づいて決定される。
また、本発明によれば、前記半導体装置において、前記4個のMOSトランジスタは、前記絶縁膜上に2行2列に配列され、
前記4個のMOSトランジスタは、前記絶縁膜上に2行2列に配列され、
前記第1のNMOSのアクセストランジスタは1行1列目に配列され、
前記第1のNMOSのドライバトランジスタは2行1列目に配列され、
前記第2のNMOSのアクセストランジスタは1行2列目に配列され、
前記第2のNMOSのドライバトランジスタは2行2列目に配列される。
また、本発明によれば、前記半導体装置において、前記4個のMOSトランジスタは、前記絶縁膜上に2行2列に配列され、
前記4個のMOSトランジスタは、前記絶縁膜上に2行2列に配列され、
前記第1のNMOSのアクセストランジスタは1行1列目に配列され、
前記第1のNMOSのドライバトランジスタは2行1列目に配列され、
前記第2のNMOSのアクセストランジスタは2行2列目に配列され、
前記第2のNMOSのドライバトランジスタは1行2列目に配列される。
前記4個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に形成された絶縁膜上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲートが形成されており、
メモリセルデータを保持するために電荷を供給すると共にメモリにアクセスするための第1及び第2のNMOSのアクセストランジスタと、メモリセルのデータを書き込み及び読み出しするために記憶ノードを駆動する第1及び第2のNMOSのドライバトランジスタとして機能し、
第1のNMOSのアクセストランジスタ及び第1のNMOSのドライバトランジスタは、互いに隣接して配列され、
第2のNMOSのアクセストランジスタ及び第2のNMOSのドライバトランジスタは、互いに隣接して配列され、
第1のNMOSのアクセストランジスタ及び第1のNMOSのドライバトランジスタにおいてデータを保持する第1の記憶ノードとして機能する第1の拡散層が、前記第1のNMOSのアクセストランジスタ及び前記第1のNMOSのドライバトランジスタに共通の拡散層として前記絶縁膜上に配置され、
第2のNMOSのアクセストランジスタ及び第2のNMOSのドライバトランジスタにおいてデータを保持する第2の記憶ノードとして機能する第2の拡散層が、前記第2のNMOSのアクセストランジスタ及び前記第2のNMOSのドライバトランジスタに共通の拡散層として前記絶縁膜上に配置され、
前記2個の負荷抵抗素子の各々を、前記第1の拡散層及び前記第2の拡散層の上にそれぞれ配置したことを特徴とする半導体記憶装置が提供される。
また、本発明の別の好ましい態様では、前記半導体装置において、前記2個の負荷抵抗素子は、前記第1の拡散層上に形成された半導体又は金属よりなる第1のコンタクトプラグ及び前記第2の拡散層上に形成された半導体又は金属よりなる第2のコンタクトプラグとして形成される。
また、本発明の別の好ましい態様では、前記半導体装置において、第1及び第2のNMOSのアクセストランジスタのゲート電極より延在するゲート配線上に形成されるコンタクトの少なくとも1つが、隣接するメモリセルのNMOSのアクセストランジスタのゲート電極より延在するゲート配線上に形成されるコンタクトと共有化される。
また、本発明の別の好ましい態様では、前記第1の記憶ノードとして機能する拡散層上に形成されるドライバトランジスタのゲートより延在するゲート配線が、前記第2の記憶ノードとして機能する拡散層と共通のコンタクトにより接続され、
前記第2の記憶ノードとして機能する拡散層上に形成されるドライバトランジスタのゲートより延在するゲート配線が、前記第1の記憶ノードとして機能する拡散層と共通のコンタクトにより接続される。
また、本発明の別の好ましい態様では、アクセストランジスタを形成する柱状半導体層と、ドライバトランジスタを形成する柱状半導体層の側壁の周囲長は、読み出し時の動作マージン及び書き込み時の動作マージンに基づいて決定される。
また、本発明によれば、前記半導体装置において、前記4個のMOSトランジスタは、前記絶縁膜上に2行2列に配列され、
前記4個のMOSトランジスタは、前記絶縁膜上に2行2列に配列され、
前記第1のNMOSのアクセストランジスタは1行1列目に配列され、
前記第1のNMOSのドライバトランジスタは2行1列目に配列され、
前記第2のNMOSのアクセストランジスタは1行2列目に配列され、
前記第2のNMOSのドライバトランジスタは2行2列目に配列される。
また、本発明によれば、前記半導体装置において、前記4個のMOSトランジスタは、前記絶縁膜上に2行2列に配列され、
前記4個のMOSトランジスタは、前記絶縁膜上に2行2列に配列され、
前記第1のNMOSのアクセストランジスタは1行1列目に配列され、
前記第1のNMOSのドライバトランジスタは2行1列目に配列され、
前記第2のNMOSのアクセストランジスタは2行2列目に配列され、
前記第2のNMOSのドライバトランジスタは1行2列目に配列される。
図1に本発明に用いたE/R型4T−SRAMのメモリセルの等価回路図を示す。図1において、BL1およびBLB1はビット線、WL1はワード線、Vcc1は電源電位、Vss1は接地電位、Qa11およびQa21はメモリセルにアクセスするためのアクセストランジスタ、Qd11およびQd21はメモリセルのデータを読み出しおよび書き込みするために記憶ノードを駆動するドライバトランジスタ、Ra1およびRb1は記憶ノードへ電荷の供給するための負荷抵抗素子、Ma1およびMb1はデータを記憶するための記憶ノードを示している。
図2に本発明を用いたSRAMメモリセルのレイアウト図を示す。SRAMセルアレイ内においては図2に示したユニットセルUCが繰り返し配置されている。図3(a)〜(d)に図2のレイアウト図のカットラインA−A’〜D−D’における断面構造を示す。
まず図2および図3を参照して本発明のレイアウトについて説明する。
基板上に形成された埋め込み酸化膜層101などの絶縁膜上に平面状シリコン層(102a、102b)が形成され、上記平面状シリコン層(102a、102b)は不純物注入等を行うことによりN+拡散層(103a、103b)となっている。平面状シリコン層(102a、102b)はそれぞれ記憶ノード(Ma1、Mb1)として機能する。Qa11およびQa21はアクセストランジスタ、Qd11およびQd21はドライバトランジスタ、Ra1およびRb1はポリシリコン等よりなるコンタクトプラグにより形成される負荷抵抗素子である。
本実施例では、1つのユニットセルUCは、埋め込み酸化膜層101上に2行2列に配列されたトランジスタを備えている。1列目には、第1の記憶ノードである平面状シリコン層102aの上に、図の上側からアクセストランジスタQa11及びドライバトランジスタQd11がそれぞれ配列されている。また、2列目には、第2の記憶ノードである平面状シリコン層102bの上に、図の上側からアクセストランジスタQa21及びドライバトランジスタQd21がそれぞれ配列されている。本実施例のSRAMセルアレイは、このような4個のトランジスタを備えたユニットセルUCを図の上下方向に連続的に配列することにより構成される。
図2及び図3から分かるように、第1の記憶ノードとして機能するN+拡散層103a(平面状シリコン層102a)は、アクセストランジスタQa11及びドライバトランジスタQd11に共通の拡散層として埋め込み酸化膜層101上に配置されている。また同様に、第2の記憶ノードとして機能するN+拡散層103b(平面状シリコン層102b)は、アクセストランジスタQa21及びドライバトランジスタQd21に共通の拡散層として埋め込み酸化膜層101上に配置されている。
平面状シリコン層102a上に形成されるコンタクト110aはノード接続配線Na1によりドライバトランジスタQd21のゲート電極より延在するゲート配線上に形成されるコンタクト111bと接続され、平面状シリコン層102b上に形成されるコンタクト110bはノード接続配線Nb1によりドライバトランジスタQd11のゲート電極より延在するゲート配線上に形成されるコンタクト111aと接続される。アクセストランジスタQa11上部に形成されるコンタクト106aはビット線BL1に接続され、アクセストランジスタQa21上部に形成されるコンタクト106bはビット線BLB1に接続される。アクセストランジスタQa11およびQa21のゲート電極から延在するゲート配線上に形成されるコンタクト107はワード線WL1に接続される。また、ドライバトランジスタ(Qd11、Qd21)上部に形成されるコンタクト(108a、108b)はともに接地電位である配線層Vss1に接続される。ポリシリコン等により形成されたコンタクトプラグであるRa1およびRb1は電源電位である配線層Vcc1aおよびVcc1bにそれぞれ接続される。
ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、他のメモリセルの配線と共用するために、望ましくは、各メモリセル内での配線であるノード接続配線より上位の層で接続される。
なお、上記の階層的な配線の構成の一例として、各配線が接触すべきでないコンタクトと接触しないように、ノード接続配線(Na1)、ノード接続配線(Nb1)、及び接地電位の配線Vss1を最下位の層で形成し、電源電位の配線(Vcc1a、Vcc1b)をそれらの上位の層に形成し、それらの上位の層にビット線(BL1、BLB1)を形成し、ワード線(WL1)を最上位の層で配線する構成が実現可能である。
基板上に形成された埋め込み酸化膜層101などの絶縁膜上に平面状シリコン層(102a、102b)が形成され、上記平面状シリコン層(102a、102b)は不純物注入等を行うことによりN+拡散層(103a、103b)となっている。平面状シリコン層(102a、102b)はそれぞれ記憶ノード(Ma1、Mb1)として機能する。Qa11およびQa21はアクセストランジスタ、Qd11およびQd21はドライバトランジスタ、Ra1およびRb1はポリシリコン等よりなるコンタクトプラグにより形成される負荷抵抗素子である。
本実施例では、1つのユニットセルUCは、埋め込み酸化膜層101上に2行2列に配列されたトランジスタを備えている。1列目には、第1の記憶ノードである平面状シリコン層102aの上に、図の上側からアクセストランジスタQa11及びドライバトランジスタQd11がそれぞれ配列されている。また、2列目には、第2の記憶ノードである平面状シリコン層102bの上に、図の上側からアクセストランジスタQa21及びドライバトランジスタQd21がそれぞれ配列されている。本実施例のSRAMセルアレイは、このような4個のトランジスタを備えたユニットセルUCを図の上下方向に連続的に配列することにより構成される。
図2及び図3から分かるように、第1の記憶ノードとして機能するN+拡散層103a(平面状シリコン層102a)は、アクセストランジスタQa11及びドライバトランジスタQd11に共通の拡散層として埋め込み酸化膜層101上に配置されている。また同様に、第2の記憶ノードとして機能するN+拡散層103b(平面状シリコン層102b)は、アクセストランジスタQa21及びドライバトランジスタQd21に共通の拡散層として埋め込み酸化膜層101上に配置されている。
平面状シリコン層102a上に形成されるコンタクト110aはノード接続配線Na1によりドライバトランジスタQd21のゲート電極より延在するゲート配線上に形成されるコンタクト111bと接続され、平面状シリコン層102b上に形成されるコンタクト110bはノード接続配線Nb1によりドライバトランジスタQd11のゲート電極より延在するゲート配線上に形成されるコンタクト111aと接続される。アクセストランジスタQa11上部に形成されるコンタクト106aはビット線BL1に接続され、アクセストランジスタQa21上部に形成されるコンタクト106bはビット線BLB1に接続される。アクセストランジスタQa11およびQa21のゲート電極から延在するゲート配線上に形成されるコンタクト107はワード線WL1に接続される。また、ドライバトランジスタ(Qd11、Qd21)上部に形成されるコンタクト(108a、108b)はともに接地電位である配線層Vss1に接続される。ポリシリコン等により形成されたコンタクトプラグであるRa1およびRb1は電源電位である配線層Vcc1aおよびVcc1bにそれぞれ接続される。
ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、他のメモリセルの配線と共用するために、望ましくは、各メモリセル内での配線であるノード接続配線より上位の層で接続される。
なお、上記の階層的な配線の構成の一例として、各配線が接触すべきでないコンタクトと接触しないように、ノード接続配線(Na1)、ノード接続配線(Nb1)、及び接地電位の配線Vss1を最下位の層で形成し、電源電位の配線(Vcc1a、Vcc1b)をそれらの上位の層に形成し、それらの上位の層にビット線(BL1、BLB1)を形成し、ワード線(WL1)を最上位の層で配線する構成が実現可能である。
本発明において、SRAMを構成する各トランジスタのソースおよびドレインを以下のように定義する。ドライバトランジスタ(Qd11、Qd21)については、接地電圧に接続される柱状半導体層の上部に形成される拡散層をソース拡散層、柱状半導体層の下部に形成される拡散層をドレイン拡散層と定義する。アクセストランジスタ(Qa11、Qa21)については、動作状態によっては柱状半導体層の上部に形成される拡散層および下部に形成される拡散層がともにソースまたはドレインになるが、便宜的に柱状半導体層の上部に形成される拡散層をソース拡散層、柱状半導体層の下部に形成される拡散層をドレイン拡散層と定義する。
続いて、図3の断面構造を参照して本発明について説明する。
図3(a)に示されるように、埋め込み酸化膜層101上に記憶ノード(Ma1、Mb1)である平面状シリコン層(102a、102b)が形成され、上記平面状シリコン層(102a、102b)は不純物注入等によりN+ソース拡散層(103a、103b)として形成されている。N+ソース拡散層103a上にアクセストランジスタQa11を形成する柱状シリコン層121aが形成され、N+ソース拡散層103b上にアクセストランジスタQa21を形成する柱状シリコン層121bが形成される。それぞれの柱状シリコン層の周囲にはゲート絶縁膜117およびゲート電極118が形成されている。柱状シリコン層上部にはN+ドレイン拡散層114が不純物注入などにより形成される。図には示していないが、アクセストランジスタQa11上に形成されるコンタクト106aはビット線BL1に接続され、アクセストランジスタQa21上に形成されるコンタクト106bはビット線BLB1に接続され、アクセストランジスタQa11およびQa21のゲート電極より延在するゲート配線118a上に形成されるコンタクト107はワード線WL1に接続される。
図3(a)に示されるように、埋め込み酸化膜層101上に記憶ノード(Ma1、Mb1)である平面状シリコン層(102a、102b)が形成され、上記平面状シリコン層(102a、102b)は不純物注入等によりN+ソース拡散層(103a、103b)として形成されている。N+ソース拡散層103a上にアクセストランジスタQa11を形成する柱状シリコン層121aが形成され、N+ソース拡散層103b上にアクセストランジスタQa21を形成する柱状シリコン層121bが形成される。それぞれの柱状シリコン層の周囲にはゲート絶縁膜117およびゲート電極118が形成されている。柱状シリコン層上部にはN+ドレイン拡散層114が不純物注入などにより形成される。図には示していないが、アクセストランジスタQa11上に形成されるコンタクト106aはビット線BL1に接続され、アクセストランジスタQa21上に形成されるコンタクト106bはビット線BLB1に接続され、アクセストランジスタQa11およびQa21のゲート電極より延在するゲート配線118a上に形成されるコンタクト107はワード線WL1に接続される。
図3(b)に示されるように、埋め込み酸化膜層101上に記憶ノード(Ma1、Mb1)である平面状シリコン層(102a、102b)が形成され、上記平面状シリコン層(102a、102b)は不純物注入等によりN+ソース拡散層(103a、103b)として形成されている。平面状シリコン層102a上には負荷抵抗素子であるポリシリコン等により形成されるコンタクトプラグRa1が形成されている。図には示していないが、ドライバトランジスタQd11のゲート電極から延在するゲート配線118b上に形成されるコンタクト111aは記憶ノード接続配線Nb1を通じてN+ソース拡散層102b上に形成されるコンタクト110bに接続される。
図3(c)に示されるように、埋め込み酸化膜層101上に記憶ノード(Ma1、Mb1)である平面状シリコン層(102a、102b)が形成され、上記平面状シリコン層(102a、102b)は不純物注入等によりN+ソース拡散層(103a、103b)として形成されている。平面状シリコン層102a上にドライバトランジスタQd11を形成する柱状シリコン層122aが形成され、平面状シリコン層102b上にドライバトランジスタQd21を形成する柱状シリコン層122bが形成される。それぞれの柱状シリコン層の周囲にゲート絶縁膜117およびゲート電極118が形成されている。柱状シリコン層上部にはN+ドレイン拡散層114が不純物注入などにより形成されている。図には示していないが、ドライバトランジスタ(Qd11、Qd21)上に形成されるコンタクト(108a、108b)はともに配線層を通して接地電位Vss1に接続される。
図3(d)に示されるように、埋め込み酸化膜層101上に記憶ノードである平面状シリコン層102aが形成され、上記平面状シリコン層102aは不純物注入等によりN+ソース拡散層103aとして形成されている。平面状シリコン層102a上にアクセストランジスタQa11を構成する柱状シリコン層121aと、ドライバトランジスタQd11を構成する柱状シリコン層122aが形成される。それぞれの柱状シリコン層の周囲にゲート絶縁膜117およびゲート電極118が形成されている。それぞれの柱状シリコン層上部にはN+ドレイン拡散層114が不純物注入などにより形成されている。図には示していないが、アクセストランジスタQa11上に形成されるコンタクト106aはビット線BL1に接続され、ドライバトランジスタQd11上に形成されるコンタクト108aは電源電位配線Vss1aに接続され、ポリシリコンプラグRa1は電源電位配線Vcc1に接続される。また、ドレイン拡散層上のコンタクト110aは記憶ノード接続配線Na1を通じて、ドライバトランジスタQd21のゲート電極から延在するゲート配線上に形成されるコンタクト111bに接続される。
本発明のSRAMを図20の従来例と比較すると、まず本発明においては記憶ノードを埋め込み酸化膜に隣接した平面状シリコン層により形成しているため、図20の従来例におけるデータをビット線に引き上げるためのコンタクト(603a、603b)が必要なくなる。
また、本発明においては、記憶ノードを形成する2個の拡散層(103a、103b)によりSRAMセルが形成されているが、図20の従来例では3個の拡散層(607、607a、607b)により形成されている。このため、本発明においては拡散層の面積効率が高く、より小さいSRAM面積を設計しやすい。さらにそれらの拡散層が長方形のシンプルな形状で構成されているために、OPC(Optical Proximity Correction)によるパターン形状の補正が容易であり、小さいSRAMセル面積を実現するために適したレイアウトである。また、負荷抵抗素子(Ra1、Rb1)は、従来例のようにポリシリコン配線層に配置されるのではなく、記憶ノードとして機能する拡散層(103a、103b)の上に配置される。そのため、本発明では、トランジスタを配置する領域とは別の領域に負荷抵抗素子配置用のスペースを設ける必要がなく、従来例よりもSRAM面積を縮小することができる。
また、本発明においては、記憶ノードを形成する2個の拡散層(103a、103b)によりSRAMセルが形成されているが、図20の従来例では3個の拡散層(607、607a、607b)により形成されている。このため、本発明においては拡散層の面積効率が高く、より小さいSRAM面積を設計しやすい。さらにそれらの拡散層が長方形のシンプルな形状で構成されているために、OPC(Optical Proximity Correction)によるパターン形状の補正が容易であり、小さいSRAMセル面積を実現するために適したレイアウトである。また、負荷抵抗素子(Ra1、Rb1)は、従来例のようにポリシリコン配線層に配置されるのではなく、記憶ノードとして機能する拡散層(103a、103b)の上に配置される。そのため、本発明では、トランジスタを配置する領域とは別の領域に負荷抵抗素子配置用のスペースを設ける必要がなく、従来例よりもSRAM面積を縮小することができる。
本発明においては、負荷抵抗素子はポリシリコン等により形成されたコンタクトプラグにより形成される。負荷抵抗素子の抵抗値はポリシリコン成膜時の不純物の濃度により制御することができる。ポリシリコン等により形成されるコンタクトプラグは柱状シリコン層間の狭い領域にも形成することができるので、SRAMセル面積の縮小に有効である。
なお、コンタクトプラグはポリシリコン等の半導体でなくても、TiN等の抵抗の高い金属をプラグ全体に埋め込むことによっても形成することが可能である。
また、上記コンタクトプラグは本発明における実施例で示したレイアウト以外にもSRAMセルのレイアウトを微調整しながら最適なレイアウトにて配置することにより面積の小さいSRAMセルを設計することができる。
なお、コンタクトプラグはポリシリコン等の半導体でなくても、TiN等の抵抗の高い金属をプラグ全体に埋め込むことによっても形成することが可能である。
また、上記コンタクトプラグは本発明における実施例で示したレイアウト以外にもSRAMセルのレイアウトを微調整しながら最適なレイアウトにて配置することにより面積の小さいSRAMセルを設計することができる。
本発明においては、ゲート絶縁膜はHfO2などのHigh−k膜で形成され、ゲート電極はTiNやTaNなどの金属膜や、金属膜と一部がシリサイド化されたポリシリコンの積層構造で形成されることが好ましい。
また、本発明においては、上記柱状シリコン層のチャネル部は不純物がドープされていないか、不純物濃度が1e−17cm-3以下であることが好ましい。不純物濃度がこれ以上高くなると不純物の統計的なゆらぎによるトランジスタの特性バラつきが大きくなり、読み出しマージン等のSRAM動作マージンが著しく劣化してしまうためである。この場合、トランジスタのしきい値調整はチャネル部の不純物濃度ではなく、ゲート材料の仕事関数を調整することにより行うことができる。
以下に本発明の半導体装置を形成するための製造方法の一例を図4〜図15を参照して説明する。各図において(a)は平面図、(b)はA−A’間の断面図を示している。
図4に示されるように、埋め込み酸化膜101上にSOI層が膜厚100nm〜400nm程度形成されたSOI基板上に膜厚50nm〜100nm程度のシリコン窒化膜等のマスク119を成膜する。その後、柱状シリコン層のパターンをリソグラフィーにより形成し、エッチングすることにより、柱状シリコン層(121a、121b、122a、122b)を形成する。柱状シリコン層の直径は5〜50nm程度、高さは30〜300nm程度である。このとき、柱状半導体底部に平面状シリコン層120を10nm〜50nm程度の厚さで形成しておく。
図5に示されるように、シリコン層を分離して、記憶ノードとなる平面状シリコン層(102a、102b)を形成する。本発明において、素子分離は平面状シリコン層を分離するだけで形成することができるので、工程数が少なく、最小加工寸法の分離幅を持つ素子分離を形成することができる。その後、イオン注入などにより不純物を導入し、平面状シリコン層を柱状シリコン層下部のN+ドレイン拡散層として形成する。このときに、不純物は埋め込み酸化膜101まで到達し、さらに不純物は柱状シリコン層の底部を覆うように分布するように注入条件を調整することが好ましい。また、シリコン窒化膜119により柱状シリコン層上部には不純物が導入されないようにする。
図6に示されるように、ゲート絶縁膜としてHfO2などのHigh−k膜117をCVD法もしくはALD法により1〜5nm程度の厚さで成膜する。続いて、ゲート導電膜としてTiNやTaNなどのゲート導電膜118を10〜50nm程度の厚さで成膜する。
図7に示されるように、シリコン酸化膜131を成膜して柱状シリコン層間を埋め込む。
図8に示されるように、CMPによりシリコン酸化膜131、柱状シリコン層上部のゲート導電膜118、High−k膜117を研磨し、ゲート上面を平坦化する。ゲート上部をCMPによって平坦化することにより、良好なゲート形状を実現でき、ゲート長のバラつきを抑制することができる。CMP時においては、柱状シリコン層上部のシリコン窒化膜マスク119をCMPのストッパーとして使用する。シリコン窒化膜マスク119をCMPストッパーとして使用することにより、再現性よくCMP研磨量を制御することができる。
図9に示されるように、ゲート長を決定するために、ゲート導電膜118およびシリコン酸化膜131をエッチバックして、柱状シリコン層側壁のゲート電極を形成する。このときに、ゲート導電膜118とシリコン酸化膜131をなるべく同じレートでエッチングし、なおかつシリコン窒化膜マスク119に対して高選択比を取るようなエッチング条件を使用する。
図10に示されるように、シリコン窒化膜を成膜して、エッチバックすることにより、メタルゲートの上部にシリコン窒化膜サイドウォール132を形成する。このとき、ゲート上に残るシリコン窒化膜サイドウォール132がちょうどゲートを覆うようにシリコン窒化膜成膜量とエッチバック量を設定する。この窒化膜サイドウォールで覆われた部分のゲートは後工程のゲートエッチング時に保護されるため、ゲート電極をゲート導電膜の成膜膜厚分だけ自己整合的に形成することができる。
図11に示されるように、メタルゲート上に残存するシリコン酸化膜131をウェットエッチにて除去する。
図12に示されるように、レジストまたは多層レジスト133を用いて、リソグラフィーによりゲート配線パターンを形成する。
図13に示されるように、レジスト133をマスクにして、ゲート底部およびゲート下のHigh−k膜をエッチングし、除去する。これによりゲート配線(118a〜118c)が形成される。上記のように、柱状シリコン層の上部にシリコン窒化膜を形成した構造において、ゲート上面をCMPによって平坦化する工程と、ゲート長を決めるためのエッチングと、ゲート電極保護用の窒化膜サイドウォールの形成と、ゲート配線のパターニングと、ゲート配線を形成するためのエッチングを順次行うことにより、良好なゲート形状で寸法バラつきの小さいゲートを形成することができ、さらにゲート配線を自由に形成することができる。また、ゲート電極の膜厚を自己整合的に制御することができるため、占有面積の縮小およびゲートと拡散層間の寄生抵抗の削減が可能である。
図14に示されるように、シリコン窒化膜マスク119およびシリコン窒化膜サイドウォール132をウェット処理により除去する。その後、イオン注入などにより不純物を導入し、柱状シリコン層上部のN+ソース拡散層114を形成する。
図15に示されるように、負荷抵抗素子としてポリシリコン等により形成されたコンタクトプラグ(Ra1、Rb1)を形成する。ポリシリコンの成膜時にリンやボロンなどの不純物を添加し、不純物濃度を調整することにより抵抗値を調整することができる。その後、通常のコンタクト(107、106a、108a、110a、111a、106b、108a、110a、111a)を形成する。
本発明においては柱状シリコン層底部のN+ドレイン拡散層(103a、103b)が埋め込み酸化膜層101まで形成されるように不純物分布を設定し、さらにトランジスタ動作時には、柱状シリコン層内部が完全に空乏化するように柱状シリコン層の寸法や不純物濃度を設定することが好ましい。上記のようにN+ドレイン拡散層(103a、103b)の不純物分布を設定することにより、トランジスタの動作状態によらず柱状シリコン層の内部はフローティングボディ構造になり、基板電圧に影響されないトランジスタを形成することができる。また、N+ドレイン拡散層(103a、103b)の不純物を埋め込み酸化膜101まで拡散させることによって、ドレイン拡散層容量の底面成分が大幅に減少し、トータルのドレイン拡散層の寄生容量を低減することもできる。なお、図3の断面図においては、不純物は柱状シリコン層の底部を完全に覆うように拡散されているが、不純物は完全に柱状シリコン層底部を覆っていなくても動作上問題ない。
図16に本実施例のSRAMセルレイアウトを示す。本実施例において実施例1と異なるのは以下の点である。記憶ノードである平面状シリコン層202aと、ドライバトランジスタQd22のゲート電極より延在するゲート配線は両者にまたがって形成される共通のコンタクト210aにより接続され、記憶ノードである平面状シリコン層202bと、ドライバトランジスタQd12のゲート電極より延在するゲート配線は両者にまたがって形成される共通のコンタクト210bにより接続される。上記のようにゲートと記憶ノードを配線層ではなくコンタクトで接続することによって、SRAMセル内におけるコンタクトの数を減らすことができるので、柱状シリコン層やコンタクトの配置を調整することによりセル面積を縮小することができる。
なお、第1の実施例で述べたように、ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、望ましくは、他のメモリセルの配線と共用するために、各メモリセル内での配線であるノード接続配線より上位の層に配置される。なお、本実施例ではノード接続配線はコンタクトにより形成されている。
これ以外の点に関しては実施例1に示す構成と同一であるので説明を省略する。
なお、第1の実施例で述べたように、ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、望ましくは、他のメモリセルの配線と共用するために、各メモリセル内での配線であるノード接続配線より上位の層に配置される。なお、本実施例ではノード接続配線はコンタクトにより形成されている。
これ以外の点に関しては実施例1に示す構成と同一であるので説明を省略する。
図17に本実施例のSRAMセルレイアウトを示す。本実施例では、SRAMセルアレイ内において図17のユニットセルUCの1列目に配列されるトランジスタは、そのユニットセルUCの上側又は下側に隣接するメモリセルの2列目に配列されるトランジスタと配置構成が等しく、ユニットセルUCの2列目に配列されるトランジスタは、そのユニットセルUCの上側又は下側に隣接するメモリセルの1列目に配列されるトランジスタと配置構成が等しい。すなわち、図17のユニットセルUCの一列目に配列されるトランジスタQa13、Qd13の上側には、二列目に配列されるトランジスタQa23、Qd23と同じトランジスタが上から順に配列される。したがって、アクセストランジスタQa13の図面の上側には、アクセストランジスタが隣接して配列されることになり、アクセストランジスタQa23の図面の下側にもアクセストランジスタが隣接して配列されることになる。このようにSRAMセルを配置することで、アクセストランジスタQa13のゲート電極より延在するゲート配線は、図面の上側に隣接するメモリセルのアクセストランジスタのゲート電極と接続され、ワード線WL3へのコンタクト(307a、307b)をそのゲート配線上で共有することができる。実施例1においてはワード線WL3へのコンタクト(307a、307b)は記憶ノードと記憶ノードとの間に形成されていたが、本実施例においては、上下のSRAMセルとの境界上に配置されているため、記憶ノード間のスペースを縮小することができ、図面上で言えば、SRAMセルの横方向の長さの縮小が可能である。
また、第1の実施例で述べたように、ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、望ましくは、他のメモリセルの配線と共用するために、各メモリセル内での配線であるノード接続配線より上位の層に配置される。この点、階層的な配線の構成の一例として、各配線が接触すべきでないコンタクトと接触しないように、コンタクトよりなるノード接続配線(310a、310b)を下位の層で、ワード線(WL3)及び接地電位の配線(Vss3a、Vss3b)を中位の層で、ビット線の配線(BL3、BLB3)と電源電位の配線Vcc3を上位の層で配線する構成が実現可能である。なお、本実施例ではノード接続配線はコンタクトにより形成されている。
これ以外の構成に関しては実施例1と同一であるので説明を省略する。
また、第1の実施例で述べたように、ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、望ましくは、他のメモリセルの配線と共用するために、各メモリセル内での配線であるノード接続配線より上位の層に配置される。この点、階層的な配線の構成の一例として、各配線が接触すべきでないコンタクトと接触しないように、コンタクトよりなるノード接続配線(310a、310b)を下位の層で、ワード線(WL3)及び接地電位の配線(Vss3a、Vss3b)を中位の層で、ビット線の配線(BL3、BLB3)と電源電位の配線Vcc3を上位の層で配線する構成が実現可能である。なお、本実施例ではノード接続配線はコンタクトにより形成されている。
これ以外の構成に関しては実施例1と同一であるので説明を省略する。
図18に本実施例のSRAMセルレイアウトを示す。本実施例において実施例3と異なる点は、ドライバトランジスタQd14とポリシリコンプラグRa4の位置が入れ替わっている点と、ドライバトランジスタQd24とポリシリコンプラグRb4の位置が入れ替わっている点である。このため、ゲート配線のレイアウトが長方形形状になりゲート配線の形成が容易になる。また、本実施例においては電源配線(Vcc4a、Vcc4b)がワード線WL4と平行に形成されており、接地配線Vss4がビット線(BL4、BLB4)と平行に形成されている。
なお、第1の実施例で述べたように、ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、望ましくは、他のメモリセルの配線と共用するために、各メモリセル内での配線であるノード接続配線より上位の層に配置される。この点、階層的な配線の構成の一例として、実施例3と同様の構成が実現可能である。なお、本実施例ではノード接続配線はコンタクトにより形成されている。
これ以外の点に関しては実施例1に示す構成と同一であるので説明を省略する。
なお、第1の実施例で述べたように、ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、望ましくは、他のメモリセルの配線と共用するために、各メモリセル内での配線であるノード接続配線より上位の層に配置される。この点、階層的な配線の構成の一例として、実施例3と同様の構成が実現可能である。なお、本実施例ではノード接続配線はコンタクトにより形成されている。
これ以外の点に関しては実施例1に示す構成と同一であるので説明を省略する。
図19に本実施例のSRAMレイアウトを示す。本実施例において実施例1と異なる点は、アクセストランジスタを形成する柱状シリコン層の形状とドライバトランジスタを形成する柱状シリコン層の大きさが異なる点である。E/R型4T−SRAMにおいては、アクセストランジスタに対してドライバトランジスタの駆動能力を上げることによって、読み出しマージンを改善することが可能である。本実施例のように、ドライバトランジスタを形成する柱状シリコン層の周囲長を大きくすることによりアクセストランジスタに対するドライバトランジスタの駆動能力を上げることができ、読み出しマージンを拡大することができる。
一方、書き込みマージンを改善したい場合には、ドライバトランジスタに対してアクセストランジスタの駆動能力を上げることが有効である。この場合には、アクセストランジスタを形成する柱状シリコン層の周囲長を大きくすることによって、ドライバトランジスタに対するアクセストランジスタの駆動能力を上げることによって、書き込みマージンを改善することが可能である。
しかし、柱状シリコン層の直径を大きくするとゲートによるチャネルの制御が弱くなるため、ショートチャネル効果が大きくなりトランジスタのオフリークが増加する。このため、柱状シリコン層の周囲長を増加する場合には、チャネル幅の増加によるトランジスタ能力の改善とショートチャネル効果によるオフリークの増加のトレードオフを考慮して行う必要がある。なお、柱状シリコン層の形状は円形のみでなく、楕円形や長方形などの形状にすることによって柱状シリコン層の周囲長を長くしても可能である。この場合には、ショートチャネル効果を抑制しつつ、トランジスタの能力を改善することが可能である。
上記のように、アクセストランジスタ、ドライバトランジスタのそれぞれの形状を変更することにより、各種SRAM特性を調整することができる。
なお、実施例1で述べたように、ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、望ましくは、他のメモリセルの配線と共用するために、各メモリセル内での配線であるノード接続配線より上位の層に配置される。この点、階層的な配線の構成は、一例として、上記実施例1と同様の構成が実現可能である。
これ以外の点に関しては実施例1に示す構成と同一であるので説明を省略する。
一方、書き込みマージンを改善したい場合には、ドライバトランジスタに対してアクセストランジスタの駆動能力を上げることが有効である。この場合には、アクセストランジスタを形成する柱状シリコン層の周囲長を大きくすることによって、ドライバトランジスタに対するアクセストランジスタの駆動能力を上げることによって、書き込みマージンを改善することが可能である。
しかし、柱状シリコン層の直径を大きくするとゲートによるチャネルの制御が弱くなるため、ショートチャネル効果が大きくなりトランジスタのオフリークが増加する。このため、柱状シリコン層の周囲長を増加する場合には、チャネル幅の増加によるトランジスタ能力の改善とショートチャネル効果によるオフリークの増加のトレードオフを考慮して行う必要がある。なお、柱状シリコン層の形状は円形のみでなく、楕円形や長方形などの形状にすることによって柱状シリコン層の周囲長を長くしても可能である。この場合には、ショートチャネル効果を抑制しつつ、トランジスタの能力を改善することが可能である。
上記のように、アクセストランジスタ、ドライバトランジスタのそれぞれの形状を変更することにより、各種SRAM特性を調整することができる。
なお、実施例1で述べたように、ワード線の配線、ビット線の配線、電源電位の配線及び接地電位の配線は、望ましくは、他のメモリセルの配線と共用するために、各メモリセル内での配線であるノード接続配線より上位の層に配置される。この点、階層的な配線の構成は、一例として、上記実施例1と同様の構成が実現可能である。
これ以外の点に関しては実施例1に示す構成と同一であるので説明を省略する。
以上説明したように、本発明によれば4個のMOSトランジスタおよび2個の抵抗素子を用いて構成されたスタティック型メモリセルにおいて、前記MOSトランジスタがドレイン、ゲート、ソースが垂直方向に配置されたSGTであり、基板側に記憶ノードを形成したSRAM構造による面積効率の改善、SOI基板を用いることによる狭い分離幅の素子分離、及びポリシリコン等により形成されたコンタクトプラグである負荷抵抗素子により、小さいメモリセル面積を持つE/R型4T−SRAMを実現できる。
101、201、301、401、501:埋め込み酸化膜
102a、202a、302a、402a、502a、102b、202b、302b、402b、502b:平面状シリコン層
103a、103b:N+ドレイン拡散層
106a、206a、306a、406a、506a、106b、206b、306b、406b、506b:アクセストランジスタソース拡散層上コンタクト
107、207、307a、407a、307b、407b、507:アクセストランジスタゲート配線上コンタクト
108a、208a、308a、408a、508a、108b、208b、308b、408b、508b:ドライバトランジスタソース拡散層上コンタクト
110a、510a、110b、510b:記憶ノード上コンタクト
111a、511a、111b、511b:ゲート配線上コンタクト
210a、210b、310a、310b、410a、410b:共通コンタクト
114:N+ソース拡散層
117:ゲート絶縁膜
118:ゲート電極
118a、118b、118c:ゲート配線
119:シリコン窒化膜
120:平面状シリコン層
121a、121b:アクセストランジスタ柱状シリコン層
122a、122b:ドライバトランジスタ柱状シリコン層
131:シリコン酸化膜
132:シリコン窒化膜サイドウォール
133:レジスト
601a、601b:アクセストランジスタ
602a、602b:ドライバトランジスタ
603a、603b、604a、604b、605:コンタクト
606a、606b、606c:ゲート電極
607、607a、607b:N+下部拡散層
608:N+上部拡散層
611:LOCOS
Qa11、Qa21、Qa12、Qa22、Qa13、Qa23、Qa14、Qa24、Qa15、Qa25:アクセストランジスタ
Qd11、Qd21、Qd12、Qd22、Qd13、Qd23、Qd14、Qd24、Qd15、Qd25:ドライバトランジスタ
BL1、BL2、BL3、BL4、BL5、BL6、BLB1、BLB2、BLB3、BLB4、BLB5、BLB6:ビット線
WL1、WL2、WL3、WL4、WL5、WL6:ワード線
Vss1、Vss2、Vss3a、Vss3b、Vss4、Vss5、Vss6:接地電位線
Vcc1a、Vcc1b、Vss2a、Vcc2b、Vcc3、Vcca、Vcc4b、Vcc5a、Vcc5b、Vcc6:接地電位線
Na1、Nb1、Na5、Nb5:ノード接続配線
Ma1、Mb1、Ma6、Mb6:記憶ノード
Ra1、Rb1、Ra2、Rb2、Ra3、Rb3、Ra4、Rb4、Ra5、Rb5、Ra6、Rb6:負荷抵抗素子
102a、202a、302a、402a、502a、102b、202b、302b、402b、502b:平面状シリコン層
103a、103b:N+ドレイン拡散層
106a、206a、306a、406a、506a、106b、206b、306b、406b、506b:アクセストランジスタソース拡散層上コンタクト
107、207、307a、407a、307b、407b、507:アクセストランジスタゲート配線上コンタクト
108a、208a、308a、408a、508a、108b、208b、308b、408b、508b:ドライバトランジスタソース拡散層上コンタクト
110a、510a、110b、510b:記憶ノード上コンタクト
111a、511a、111b、511b:ゲート配線上コンタクト
210a、210b、310a、310b、410a、410b:共通コンタクト
114:N+ソース拡散層
117:ゲート絶縁膜
118:ゲート電極
118a、118b、118c:ゲート配線
119:シリコン窒化膜
120:平面状シリコン層
121a、121b:アクセストランジスタ柱状シリコン層
122a、122b:ドライバトランジスタ柱状シリコン層
131:シリコン酸化膜
132:シリコン窒化膜サイドウォール
133:レジスト
601a、601b:アクセストランジスタ
602a、602b:ドライバトランジスタ
603a、603b、604a、604b、605:コンタクト
606a、606b、606c:ゲート電極
607、607a、607b:N+下部拡散層
608:N+上部拡散層
611:LOCOS
Qa11、Qa21、Qa12、Qa22、Qa13、Qa23、Qa14、Qa24、Qa15、Qa25:アクセストランジスタ
Qd11、Qd21、Qd12、Qd22、Qd13、Qd23、Qd14、Qd24、Qd15、Qd25:ドライバトランジスタ
BL1、BL2、BL3、BL4、BL5、BL6、BLB1、BLB2、BLB3、BLB4、BLB5、BLB6:ビット線
WL1、WL2、WL3、WL4、WL5、WL6:ワード線
Vss1、Vss2、Vss3a、Vss3b、Vss4、Vss5、Vss6:接地電位線
Vcc1a、Vcc1b、Vss2a、Vcc2b、Vcc3、Vcca、Vcc4b、Vcc5a、Vcc5b、Vcc6:接地電位線
Na1、Nb1、Na5、Nb5:ノード接続配線
Ma1、Mb1、Ma6、Mb6:記憶ノード
Ra1、Rb1、Ra2、Rb2、Ra3、Rb3、Ra4、Rb4、Ra5、Rb5、Ra6、Rb6:負荷抵抗素子
Claims (7)
- 4個のMOSトランジスタ及び2個の負荷抵抗素子が基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記4個のMOSトランジスタの各々は、
メモリセルデータを保持するために電荷を供給すると共にメモリにアクセスするための第1及び第2のNMOSのアクセストランジスタと、メモリセルのデータを書き込み及び読み出しするために記憶ノードを駆動する第1及び第2のNMOSのドライバトランジスタとして機能し、
メモリにアクセスするための第1及び第2のNMOSのアクセストランジスタにおいて、
N型の導電型を持つ第1の拡散層、第1の柱状半導体層及びN型の導電型を持つ第2の拡散層が、基板上に垂直方向に階層的に配置され、
前記第1の柱状半導体層は前記第1の柱状半導体層の底部に形成される前記第1の拡散層と前記第1の柱状半導体層の上部に形成される前記第2の拡散層の間に配置され、前記第1の柱状半導体層の側壁にゲートが形成されており、
記憶ノードを駆動する第1及び第2のNMOSのドライバトランジスタにおいて、
N型の導電型を持つ第3の拡散層、第2の柱状半導体層及びN型の導電型を持つ第4の拡散層が、基板上に垂直方向に階層的に配置され、
前記第2の柱状半導体層は前記第2の柱状半導体層の底部に形成される前記第3の拡散層と前記第2の柱状半導体層の上部に形成される前記第4の拡散層の間に配置され、前記第2の柱状半導体層の側壁にゲートが形成されており、前記第3の拡散層の上端は、前記第4の拡散層の下端より低い位置にあり、
前記第1のNMOSのアクセストランジスタ及び前記第1のNMOSのドライバトランジスタは、互いに隣接して配列され、
前記第2のNMOSのアクセストランジスタ及び前記第2のNMOSのドライバトランジスタは、互いに隣接して配列され、
前記第1のNMOSのアクセストランジスタの底部に形成される前記第1の拡散層及び前記第1のNMOSのドライバトランジスタの底部に形成される前記第3の拡散層は、直接接続され、前記直接接続された第1の拡散層及び第3の拡散層は、データを保持する第1の記憶ノードとして機能し、
前記第2のNMOSのアクセストランジスタの底部に形成される前記第1の拡散層及び前記第2のNMOSのドライバトランジスタの底部に形成される前記第3の拡散層は、直接接続され、前記直接接続された第1の拡散層及び第3の拡散層は、データを保持する第2の記憶ノードとして機能し、
前記2個の負荷抵抗素子の各々を、前記第1の記憶ノードとして機能する拡散層上、及び、前記第2の記憶ノードとして機能する拡散層上に配置し、
前記4個のMOSトランジスタは、前記基板上に2行2列に配列され、
前記第1のNMOSのアクセストランジスタは1行1列目に配列され、
前記第1のNMOSのドライバトランジスタは2行1列目に配列され、
前記第2のNMOSのアクセストランジスタは2行2列目に配列され、
前記第2のNMOSのドライバトランジスタは1行2列目に配列されていることを特徴とする半導体記憶装置。 - 前記2個の負荷抵抗素子は、
前記第1の記憶ノードとして機能する拡散層上に形成された半導体又は金属よりなる第1のコンタクトプラグ及び前記第2の記憶ノードとして機能する拡散層上に形成された半導体又は金属よりなる第2のコンタクトプラグとして形成されることを特徴とする請求項1に記載の半導体記憶装置。 - 第1及び第2のNMOSのアクセストランジスタのゲート電極より延在するゲート配線上に形成されるコンタクトの少なくとも1つを、隣接するメモリセルのNMOSのアクセストランジスタのゲート電極より延在するゲート配線上に形成されるコンタクトと共有化したことを特徴とする請求項1に記載の半導体記憶装置。
- 前記第1の記憶ノードとして機能する拡散層上に形成されるドライバトランジスタのゲートより延在するゲート配線が、前記第2の記憶ノードとして機能する拡散層と共通のコンタクトにより接続され、
前記第2の記憶ノードとして機能する拡散層上に形成されるドライバトランジスタのゲートより延在するゲート配線が、前記第1の記憶ノードとして機能する拡散層と共通のコンタクトにより接続されることを特徴とする請求項1に記載の半導体記憶装置。 - ドライバトランジスタを形成する柱状半導体層の側壁の周囲長は、アクセストランジスタを形成する柱状半導体層の側壁の周囲長以上の値を持つこと、
又はドライバトランジスタを形成する柱状半導体層の側壁の周囲長は、アクセストランジスタを形成する柱状半導体層の側壁の周囲長以下の値を持つこと、を特徴とする請求項1に記載の半導体記憶装置。 - 前記4個のMOSトランジスタは、前記基板上に2行2列に配列され、
前記第1のNMOSのアクセストランジスタは1行1列目に配列され、
前記第1のNMOSのドライバトランジスタは2行1列目に配列され、
前記第2のNMOSのアクセストランジスタは1行2列目に配列され、
前記第2のNMOSのドライバトランジスタは2行2列目に配列されていることを特徴とする請求項1に記載の半導体記憶装置。 - 前記第1及び第2のNMOSのアクセストランジスタのゲートより延在するゲート配線上に形成されるコンタクトを共有したことを特徴とする請求項6に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014042277A JP2014099664A (ja) | 2008-01-29 | 2014-03-05 | 半導体記憶装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPPCT/JP2008/051303 | 2008-01-29 | ||
PCT/JP2008/051303 WO2009096000A1 (ja) | 2008-01-29 | 2008-01-29 | 半導体記憶装置 |
JP2014042277A JP2014099664A (ja) | 2008-01-29 | 2014-03-05 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009551562A Division JP5566697B2 (ja) | 2008-01-29 | 2009-01-29 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014099664A true JP2014099664A (ja) | 2014-05-29 |
Family
ID=50941363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014042277A Withdrawn JP2014099664A (ja) | 2008-01-29 | 2014-03-05 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014099664A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111344841A (zh) * | 2017-11-01 | 2020-06-26 | 新加坡优尼山帝斯电子私人有限公司 | 柱状半导体装置、及其制造方法 |
JPWO2020202554A1 (ja) * | 2019-04-05 | 2021-04-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 柱状半導体装置と、その製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156664A (ja) * | 1988-12-09 | 1990-06-15 | Toshiba Corp | 半導体装置 |
JPH0669441A (ja) * | 1992-03-02 | 1994-03-11 | Motorola Inc | 半導体メモリ装置 |
JPH06151772A (ja) * | 1991-05-13 | 1994-05-31 | Gold Star Electron Co Ltd | 二重垂直チャネルを有するsram及びその製造方法 |
JPH0799311A (ja) * | 1993-05-12 | 1995-04-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH1079482A (ja) * | 1996-08-09 | 1998-03-24 | Rai Hai | 超高密度集積回路 |
JP2003142684A (ja) * | 2001-11-02 | 2003-05-16 | Toshiba Corp | 半導体素子及び半導体装置 |
JP2004193588A (ja) * | 2002-12-11 | 2004-07-08 | Internatl Business Mach Corp <Ibm> | 垂直MOSFET(verticalMOSFET)SRAMセル |
-
2014
- 2014-03-05 JP JP2014042277A patent/JP2014099664A/ja not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156664A (ja) * | 1988-12-09 | 1990-06-15 | Toshiba Corp | 半導体装置 |
JPH06151772A (ja) * | 1991-05-13 | 1994-05-31 | Gold Star Electron Co Ltd | 二重垂直チャネルを有するsram及びその製造方法 |
JPH0669441A (ja) * | 1992-03-02 | 1994-03-11 | Motorola Inc | 半導体メモリ装置 |
JPH0799311A (ja) * | 1993-05-12 | 1995-04-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH1079482A (ja) * | 1996-08-09 | 1998-03-24 | Rai Hai | 超高密度集積回路 |
JP2003142684A (ja) * | 2001-11-02 | 2003-05-16 | Toshiba Corp | 半導体素子及び半導体装置 |
JP2004193588A (ja) * | 2002-12-11 | 2004-07-08 | Internatl Business Mach Corp <Ibm> | 垂直MOSFET(verticalMOSFET)SRAMセル |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111344841A (zh) * | 2017-11-01 | 2020-06-26 | 新加坡优尼山帝斯电子私人有限公司 | 柱状半导体装置、及其制造方法 |
JPWO2020202554A1 (ja) * | 2019-04-05 | 2021-04-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 柱状半導体装置と、その製造方法 |
JP7138969B2 (ja) | 2019-04-05 | 2022-09-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置と、その製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101182025B1 (ko) | 반도체 기억장치 | |
US8154086B2 (en) | Semiconductor surround gate SRAM storage device | |
KR101176287B1 (ko) | 반도체 기억장치 | |
US8378425B2 (en) | Semiconductor storage device | |
JP5524547B2 (ja) | 半導体記憶装置 | |
US8053842B2 (en) | Semiconductor storage device | |
US8368148B2 (en) | Semiconductor device | |
WO2009095998A1 (ja) | 半導体記憶装置 | |
TWI406396B (zh) | 半導體記憶裝置 | |
TWI412123B (zh) | 半導體記憶裝置 | |
US20100289091A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2014099664A (ja) | 半導体記憶装置 | |
JP5566697B2 (ja) | 半導体記憶装置 | |
WO2013121536A1 (ja) | 半導体記憶装置 | |
JP5489272B2 (ja) | 半導体記憶装置 | |
WO2013121537A1 (ja) | 半導体記憶装置 | |
JPWO2013121536A1 (ja) | 半導体記憶装置 | |
JPWO2013121537A1 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20140702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151005 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20151118 |