JP2009088134A - 半導体装置、半導体装置の製造方法並びにデータ処理システム - Google Patents
半導体装置、半導体装置の製造方法並びにデータ処理システム Download PDFInfo
- Publication number
- JP2009088134A JP2009088134A JP2007254172A JP2007254172A JP2009088134A JP 2009088134 A JP2009088134 A JP 2009088134A JP 2007254172 A JP2007254172 A JP 2007254172A JP 2007254172 A JP2007254172 A JP 2007254172A JP 2009088134 A JP2009088134 A JP 2009088134A
- Authority
- JP
- Japan
- Prior art keywords
- pillar
- semiconductor device
- gate
- gate electrode
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 72
- 238000012545 processing Methods 0.000 title claims description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 151
- 230000015556 catabolic process Effects 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 2
- 238000005192 partition Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 386
- 229910052710 silicon Inorganic materials 0.000 description 386
- 239000010703 silicon Substances 0.000 description 386
- 239000010410 layer Substances 0.000 description 160
- 229910052751 metal Inorganic materials 0.000 description 142
- 239000002184 metal Substances 0.000 description 142
- 150000004767 nitrides Chemical class 0.000 description 78
- 239000000725 suspension Substances 0.000 description 78
- 239000011229 interlayer Substances 0.000 description 74
- 238000010586 diagram Methods 0.000 description 56
- 230000015654 memory Effects 0.000 description 21
- 230000006870 function Effects 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 14
- 230000000149 penetrating effect Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 1
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Abstract
【解決手段】本発明の半導体装置は、同一基板上に高耐圧トランジスタと低耐圧トランジスタとを混載してなる半導体装置であって、低耐圧トランジスタは、基板1上に立設された半導体の基柱5と、基柱5の外周面に設けられたゲート電極11と、基柱5の上下に設けられたソース拡散層16及びドレイン拡散層9と、を備えた単一の単位トランジスタ50によって形成され、高耐圧トランジスタは、低耐圧トランジスタを構成する単位トランジスタ50の基柱5の高さと同じ高さの半導体の基柱5を有する複数の単位トランジスタ50のソース拡散層16とドレイン拡散層9を直列に接続し、且つ複数の単位トランジスタ50のゲート電極11同士を電気的に接続することによって形成されている。
【選択図】図1
Description
図1は第1実施形態の半導体装置の断面構造を示す模式図である(図2のX−X断面図)。本実施形態の半導体装置は、同一基板上に駆動電圧が相対的に大きい高耐圧トランジスタと駆動電圧が相対的に小さい低耐圧トランジスタとを混載している。図1では高耐圧トランジスタの構成のみを示し、低耐圧トランジスタの図示は省略している。
図3〜図26は第1実施形態の半導体装置の製造方法の説明図である。図3〜図26は図2のX−X断面に対応する断面工程図である。
(1)高耐圧トランジスタのチャネル部が、互いに直列に接続された2つのシリコンピラー5によって形成されるため、ソース・ドレイン間のチャネル長が実質的にシリコンピラー5の高さの2倍となり、単一のシリコンピラー5でチャネル部を形成する低耐圧トランジスタに比べて高耐圧が実現される。この場合、高耐圧トランジスタと低耐圧トランジスタは同一高さのシリコンピラー5で形成されるため、シリコンピラー5の高さをトランジスタ毎に変える必要がなく、製造工程が簡単になる。
(2)シリコンピラー5とゲート吊りシリコンピラー6との間隔がゲート電極11の厚みの2倍以下とされているため、シリコンピラー5とゲート吊りシリコンピラー6の側面に形成されたゲート電極同士が接触し、シリコンピラー5の高さ方向全体にゲート電極11が形成される。そのため、エッチバックによって不要な領域のゲート電極11を除去したときに、シリコンピラー5とゲート吊りシリコンピラー6との隙間にゲート電極11の断線が発生せず、連続した1つのゲート電極として機能させることができる。また、シリコンピラー5とゲート吊りシリコンピラー6の間隔を小さくすることで、半導体装置の小型化に寄与することができる。
(3)ゲート電極11の高さを嵩上げするための突起層(ゲート吊りシリコンピラー6、マスク窒化膜4)を形成したため、ゲート電極11とゲート吊り配線26を接続するメタルコンタクトプラグ23のアスペクト比を小さくすることができ、半導体装置を微細化する場合に容易に対応することができる。
図27は第2実施形態の半導体装置の断面構造を示す模式図である(図28のX−X断面図)。本実施形態の半導体装置は、同一基板上に駆動電圧が相対的に大きい高耐圧トランジスタと駆動電圧が相対的に小さい低耐圧トランジスタとを混載している。図27では高耐圧トランジスタの構成のみを示し、低耐圧トランジスタの図示は省略している。
図29〜図52は第2実施形態の半導体装置の製造方法の説明図である。図29〜図52は図28のX−X断面に対応する断面工程図である。
(1)高耐圧トランジスタのチャネル部が、互いに直列に接続された4つのシリコンピラー55によって形成されるため、ソース・ドレイン間のチャネル長が実質的にシリコンピラー55の高さの4倍となり、単一のシリコンピラー55でチャネル部を形成する低耐圧トランジスタに比べて高耐圧なトランジスタが実現される。この場合、高耐圧トランジスタと低耐圧トランジスタは同一高さのシリコンピラー55で形成されるため、シリコンピラー55の高さをトランジスタ毎に変える必要がなく、製造工程が簡単になる。
(2)シリコンピラー同士の間隔がゲート電極61の厚みの2倍以下とされているため、シリコンピラー55の側面に形成されたゲート電極同士が接触し、シリコンピラー55の高さ方向全体にゲート電極61が形成される。そのため、エッチバックによって不要な領域のゲート電極61を除去したときに、シリコンピラー同士の隙間にゲート電極61の断線が発生せず、連続した1つのゲート電極として機能させることができる。また、シリコンピラー同士の間隔を小さくすることで、半導体装置の小型化に寄与することができる。
(3)ゲート電極61の高さを嵩上げするための突起層(ゲート吊りシリコンピラー56、マスク窒化膜54)を形成したため、ゲート電極61とゲート吊り配線76を接続するメタルコンタクトプラグ73のアスペクト比を小さくすることができ、半導体装置を微細化する場合に容易に対応することができる。
(4)シリコンピラー55とメタル配線82,83,84とがシリコンプラグ59とメタルコンタクトプラグ80の2つの導電プラグによって接続されているため、各々の導電プラグのアスペクト比は1つ導電プラグで接続する場合に比べて小さくすることができる。そのため、半導体装置を微細化する場合に容易に対応することができる。特に本実施形態の場合は、単位トランジスタ100とメタル配線との距離がシリコンピラー55の高さ分だけ嵩上げされているので、よりアスペクト比の小さい導電プラグとすることができる。
次に、本発明の半導体装置を備えた半導体記憶装置及びデータ処理システムの実施形態を説明する。なお、半導体記憶装置及びデータ処理システムは、半導体装置を備えたデバイス及びシステムの一例であり、本発明の半導体装置は、半導体記憶装置以外のデバイス、及びデータ処理システム以外のシステムに広く適用可能である。本実施形態においてデータ処理システムは、例えばコンピュータシステムを含むが、これに限定されない。
Claims (15)
- 同一基板上に駆動電圧が相対的に大きい高耐圧トランジスタと駆動電圧が相対的に小さい低耐圧トランジスタとを混載してなる半導体装置であって、
前記低耐圧トランジスタは、基板上に立設された半導体の基柱と、前記基柱の外周面に設けられたゲート電極と、前記基柱の上下に設けられたソース拡散層及びドレイン拡散層と、を備えた単一の単位トランジスタによって形成され、
前記高耐圧トランジスタは、前記低耐圧トランジスタを構成する単位トランジスタの基柱の高さと同じ高さの半導体の基柱を有する複数の単位トランジスタのソース拡散層とドレイン拡散層を直列に接続し、且つ前記複数の単位トランジスタのゲート電極同士を電気的に接続することによって形成されていることを特徴とする半導体装置。 - 単位トランジスタの基柱の太さは、完全空乏化が可能な太さであることを特徴とする請求項1に記載の半導体装置。
- 前記基柱の周囲に露出した基板の表面に絶縁膜が形成され、前記絶縁膜の下に前記ドレイン拡散層が形成され、前記ゲート電極と前記ドレイン拡散層とが前記絶縁膜によって電気的に絶縁されていることを特徴とする請求項1に記載の半導体装置。
- 前記高耐圧トランジスタを構成する複数の単位トランジスタのドレイン拡散層は、前記複数の単位トランジスタを各々区画する素子分離溝によって電気的に絶縁されていることを特徴とする請求項3に記載の半導体装置。
- 前記ゲート電極上に絶縁膜を介して配線が設けられ、前記ゲート電極と前記配線とが、前記絶縁膜に形成された第1導電プラグを介して接続されると共に、
前記基柱の周囲に第1突起層が設けられ、前記第1突起層の少なくとも一部が前記ゲート電極によって覆われており、前記第1突起層の表面を覆う部分のゲート電極と重なる位置に前記第1導電プラグが形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記第1突起層と前記基柱との間隔は、前記ゲート電極の厚みの2倍以下であることを特徴とする請求項4に記載の半導体装置。
- 前記第1突起層上に第2突起層が設けられ、前記第2突起層の少なくとも一部が前記ゲート電極によって覆われており、前記第2突起層の表面を覆う部分のゲート電極と重なる位置に前記第1導電プラグが形成されていることを特徴とする請求項4に記載の半導体装置。
- 前記基柱と前記第1突起層は、半導体基板からなる前記基板の表面をエッチングして形成されていることを特徴とする請求項4に記載の半導体装置。
- 前記高耐圧トランジスタを構成する複数の単位トランジスタのソース拡散層とドレイン拡散層は、前記ソース拡散層と前記ドレイン拡散層の上部に設けられた配線を介して接続され、
前記ソース拡散層が形成された基柱の上面にゲート電極の開口部が形成され、前記ゲート電極の開口部に前記ソース拡散層と電気的に接続された第2導電プラグが形成されると共に、
前記ゲート電極の開口部の内壁面に絶縁膜が形成され、前記絶縁膜によって前記ゲート電極と前記第2導電プラグとが電気的に絶縁されていることを特徴とする請求項1に記載の半導体装置。 - 基板上に素子分離溝が設けられ、前記素子分離溝に区画された各々の領域に前記基柱が1つずつ設けられ、前記素子分離溝で区画された基柱のドレイン拡散層同士は前記素子分離溝によって電気的に絶縁されていると共に、前記素子分離溝を挟んで異なる領域に設けられた基柱のソース拡散層同士は、前記素子分離溝を跨いで配置された接続配線によって電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
- 基板上に素子分離溝が設けられ、前記素子分離溝に区画された各々の領域に前記基柱が複数ずつ設けられ、同一の領域に設けられた複数の基柱の各々のドレイン拡散層は互いに接続されており、異なる領域に設けられた基柱のドレイン拡散層同士は前記素子分離溝によって電気的に絶縁されていると共に、前記素子分離溝を挟んで異なる領域に設けられた基柱のソース拡散層同士は、前記素子分離溝を跨いで配置された接続配線を介して電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
- 同一基板上に駆動電圧が相対的に大きい高耐圧トランジスタと駆動電圧が相対的に小さい低耐圧トランジスタとを混載してなる半導体装置の製造方法であって、
基板上に素子分離溝を形成する工程と、
前記素子分離溝によって区画された各々の領域に半導体の基柱を形成する工程と、
前記基柱の周囲に露出した基板の表面に絶縁膜を形成する工程と、
前記絶縁膜を介して前記基板に不純物を注入し、前記絶縁膜の下に不純物拡散層を形成する工程と、
前記基柱の外周面にゲート電極を形成する工程と、
前記基柱の上部にソース拡散層を形成する工程と、
前記素子分離溝を跨いで異なる領域に配置された基柱のソース拡散層とドレイン拡散層とを接続する接続配線を形成する工程と、を備えていることを特徴とする半導体装置の製造方法。 - 同一基板上に駆動電圧が相対的に大きい高耐圧トランジスタと駆動電圧が相対的に小さい低耐圧トランジスタとを混載してなる半導体装置の製造方法であって、
基板上に素子分離溝を形成する工程と、
前記素子分離溝によって区画された各々の領域に複数の半導体の基柱を形成する工程と、
前記複数の基柱の周囲に露出した基板の表面に絶縁膜を形成する工程と、
前記絶縁膜を介して前記基板に不純物を注入し、前記絶縁膜の下に不純物拡散層を形成する工程と、
前記複数の基柱の隙間を埋めて前記複数の基柱の各々の外周面を覆うゲート電極を形成する工程と、
前記複数の基柱の各々の上部にソース拡散層を形成する工程と、
前記素子分離溝を跨いで異なる領域に配置された基柱のソース拡散層同士を接続する接続配線を形成する工程と、を備えていることを特徴とする半導体装置の製造方法。 - 1つの領域内において互いに隣接する基柱同士の間隔は前記ゲート電極の厚みの2倍以下とされ、
前記ゲート電極を形成する工程では、前記基板の全面にゲート電極の形成材料を成膜し、全面エッチバックを行うことにより、前記複数の基柱の外周面と前記複数の基柱の隙間にゲート電極を形成することを特徴とする請求項13に記載の半導体装置の製造方法。 - 請求項1〜11のいずれか1項に記載の半導体装置を備えていることを特徴とするデータ処理システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254172A JP2009088134A (ja) | 2007-09-28 | 2007-09-28 | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
US12/238,593 US8154076B2 (en) | 2007-09-28 | 2008-09-26 | High and low voltage vertical channel transistors |
US13/253,408 US8415741B2 (en) | 2007-09-28 | 2011-10-05 | High voltage vertical channel transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254172A JP2009088134A (ja) | 2007-09-28 | 2007-09-28 | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009088134A true JP2009088134A (ja) | 2009-04-23 |
JP2009088134A5 JP2009088134A5 (ja) | 2011-12-08 |
Family
ID=40507180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254172A Ceased JP2009088134A (ja) | 2007-09-28 | 2007-09-28 | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
Country Status (2)
Country | Link |
---|---|
US (2) | US8154076B2 (ja) |
JP (1) | JP2009088134A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079992A (ja) * | 2010-10-05 | 2012-04-19 | Elpida Memory Inc | 半導体装置 |
US8536642B2 (en) | 2009-11-24 | 2013-09-17 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
JP2013219311A (ja) * | 2012-04-12 | 2013-10-24 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
WO2014073361A1 (ja) * | 2012-11-06 | 2014-05-15 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
JP5688189B1 (ja) * | 2013-10-23 | 2015-03-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
US9129837B2 (en) | 2013-09-20 | 2015-09-08 | Micron Technology, Inc. | Semiconductor device |
US10804390B2 (en) | 2013-09-06 | 2020-10-13 | Micron Technology, Inc. | Semiconductor device with silicon pillar having a device isolation film contacting a surface thereof |
JP2021507507A (ja) * | 2017-12-15 | 2021-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 基板上に論理デバイスおよびパワー・デバイスを形成する方法ならびに基板上の論理デバイスおよびパワー・デバイス |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7202523B2 (en) * | 2003-11-17 | 2007-04-10 | Micron Technology, Inc. | NROM flash memory devices on ultrathin silicon |
JP5614915B2 (ja) * | 2007-09-27 | 2014-10-29 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
US8598650B2 (en) * | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
JP2010219326A (ja) * | 2009-03-17 | 2010-09-30 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
JP5555452B2 (ja) * | 2009-07-14 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法並びにデータ処理システム |
JP5323610B2 (ja) * | 2009-08-18 | 2013-10-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
JP5356970B2 (ja) * | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2011111662A1 (ja) * | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP2012038964A (ja) * | 2010-08-09 | 2012-02-23 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2012094762A (ja) * | 2010-10-28 | 2012-05-17 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
JP2013131737A (ja) * | 2011-11-24 | 2013-07-04 | Elpida Memory Inc | 半導体装置 |
US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
JP2014022386A (ja) * | 2012-07-12 | 2014-02-03 | Ps4 Luxco S A R L | 半導体装置 |
KR20150020847A (ko) * | 2013-08-19 | 2015-02-27 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법 |
US20180263845A1 (en) * | 2017-03-14 | 2018-09-20 | Theragun, LLC | Apparatus, system, and method for a reciprocating treatment device |
AU2016284030A1 (en) * | 2015-06-20 | 2018-02-15 | Theragun, LLC | Apparatus, system, and method for a reciprocating treatment device |
US9799751B1 (en) * | 2016-04-19 | 2017-10-24 | Globalfoundries Inc. | Methods of forming a gate structure on a vertical transistor device |
KR20180014550A (ko) * | 2016-08-01 | 2018-02-09 | (주)피델릭스 | 레이아웃 면적을 저감하는 디램셀 및 그의 제조방법 |
US10347745B2 (en) | 2016-09-19 | 2019-07-09 | Globalfoundries Inc. | Methods of forming bottom and top source/drain regions on a vertical transistor device |
US10170616B2 (en) | 2016-09-19 | 2019-01-01 | Globalfoundries Inc. | Methods of forming a vertical transistor device |
US9882025B1 (en) | 2016-09-30 | 2018-01-30 | Globalfoundries Inc. | Methods of simultaneously forming bottom and top spacers on a vertical transistor device |
US9966456B1 (en) | 2016-11-08 | 2018-05-08 | Globalfoundries Inc. | Methods of forming gate electrodes on a vertical transistor device |
US9935018B1 (en) | 2017-02-17 | 2018-04-03 | Globalfoundries Inc. | Methods of forming vertical transistor devices with different effective gate lengths |
KR20180098745A (ko) | 2017-02-27 | 2018-09-05 | 삼성전자주식회사 | 수직형 반도체 소자 |
US10229999B2 (en) | 2017-02-28 | 2019-03-12 | Globalfoundries Inc. | Methods of forming upper source/drain regions on a vertical transistor device |
US10014370B1 (en) | 2017-04-19 | 2018-07-03 | Globalfoundries Inc. | Air gap adjacent a bottom source/drain region of vertical transistor device |
CN108172578A (zh) * | 2017-12-26 | 2018-06-15 | 东芯半导体有限公司 | 一种减少设计面积的动态随机存储器单元及其制造方法 |
KR102369509B1 (ko) * | 2018-01-08 | 2022-03-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2019165088A (ja) | 2018-03-19 | 2019-09-26 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
US11355632B2 (en) * | 2019-07-29 | 2022-06-07 | Avago Technologies International Sales Pte. Limited | Folded channel vertical transistor and method of fabricating same |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0271556A (ja) * | 1988-09-06 | 1990-03-12 | Toshiba Corp | 半導体装置 |
JPH02156664A (ja) * | 1988-12-09 | 1990-06-15 | Toshiba Corp | 半導体装置 |
JPH02188966A (ja) * | 1989-01-17 | 1990-07-25 | Toshiba Corp | Mos型半導体装置 |
JPH03145761A (ja) * | 1989-11-01 | 1991-06-20 | Toshiba Corp | 半導体装置 |
JPH03285352A (ja) * | 1990-03-31 | 1991-12-16 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JPH05136374A (ja) * | 1991-04-23 | 1993-06-01 | Canon Inc | 半導体装置及びその製造方法 |
JP2002158350A (ja) * | 2000-08-25 | 2002-05-31 | Agere Systems Guardian Corp | 垂直型トランジスタの回路接続アーキテクチャ |
JP2002203971A (ja) * | 2000-12-28 | 2002-07-19 | Toshiba Corp | 半導体装置 |
JP2004158838A (ja) * | 2002-10-03 | 2004-06-03 | Chartered Semiconductor Mfg Ltd | 可変長さの縦型トランジスタの新規な製造方法 |
JP2007250652A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0510604A3 (en) * | 1991-04-23 | 2001-05-09 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
US6433382B1 (en) * | 1995-04-06 | 2002-08-13 | Motorola, Inc. | Split-gate vertically oriented EEPROM device and process |
JP2004311891A (ja) * | 2003-04-10 | 2004-11-04 | Seiko Instruments Inc | 半導体装置 |
US7354812B2 (en) * | 2004-09-01 | 2008-04-08 | Micron Technology, Inc. | Multiple-depth STI trenches in integrated circuit fabrication |
US7919364B2 (en) * | 2006-07-11 | 2011-04-05 | Nxp B.V. | Semiconductor devices and methods of manufacture thereof |
-
2007
- 2007-09-28 JP JP2007254172A patent/JP2009088134A/ja not_active Ceased
-
2008
- 2008-09-26 US US12/238,593 patent/US8154076B2/en active Active
-
2011
- 2011-10-05 US US13/253,408 patent/US8415741B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0271556A (ja) * | 1988-09-06 | 1990-03-12 | Toshiba Corp | 半導体装置 |
JPH02156664A (ja) * | 1988-12-09 | 1990-06-15 | Toshiba Corp | 半導体装置 |
JPH02188966A (ja) * | 1989-01-17 | 1990-07-25 | Toshiba Corp | Mos型半導体装置 |
JPH03145761A (ja) * | 1989-11-01 | 1991-06-20 | Toshiba Corp | 半導体装置 |
JPH03285352A (ja) * | 1990-03-31 | 1991-12-16 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JPH05136374A (ja) * | 1991-04-23 | 1993-06-01 | Canon Inc | 半導体装置及びその製造方法 |
JP2002158350A (ja) * | 2000-08-25 | 2002-05-31 | Agere Systems Guardian Corp | 垂直型トランジスタの回路接続アーキテクチャ |
JP2002203971A (ja) * | 2000-12-28 | 2002-07-19 | Toshiba Corp | 半導体装置 |
JP2004158838A (ja) * | 2002-10-03 | 2004-06-03 | Chartered Semiconductor Mfg Ltd | 可変長さの縦型トランジスタの新規な製造方法 |
JP2007250652A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | 半導体装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8536642B2 (en) | 2009-11-24 | 2013-09-17 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
JP2012079992A (ja) * | 2010-10-05 | 2012-04-19 | Elpida Memory Inc | 半導体装置 |
US8941186B2 (en) | 2010-10-05 | 2015-01-27 | Ps4 Luxco S.A.R.L. | Semiconductor device having vertical type transistor |
JP2013219311A (ja) * | 2012-04-12 | 2013-10-24 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
WO2014073361A1 (ja) * | 2012-11-06 | 2014-05-15 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
US10804390B2 (en) | 2013-09-06 | 2020-10-13 | Micron Technology, Inc. | Semiconductor device with silicon pillar having a device isolation film contacting a surface thereof |
US11799027B2 (en) | 2013-09-06 | 2023-10-24 | Micron Technology, Inc. | Semiconductor device |
US9129837B2 (en) | 2013-09-20 | 2015-09-08 | Micron Technology, Inc. | Semiconductor device |
WO2015059789A1 (ja) * | 2013-10-23 | 2015-04-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
US10311945B2 (en) | 2013-10-23 | 2019-06-04 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with a plurality of surrounding gate transistors |
JP5688189B1 (ja) * | 2013-10-23 | 2015-03-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
US10910039B2 (en) | 2013-10-23 | 2021-02-02 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with a plurality of surrounding gate transistors |
JP2021507507A (ja) * | 2017-12-15 | 2021-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 基板上に論理デバイスおよびパワー・デバイスを形成する方法ならびに基板上の論理デバイスおよびパワー・デバイス |
JP7271054B2 (ja) | 2017-12-15 | 2023-05-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 基板上に論理デバイスおよびパワー・デバイスを形成する方法ならびに基板上の論理デバイスおよびパワー・デバイス |
Also Published As
Publication number | Publication date |
---|---|
US8154076B2 (en) | 2012-04-10 |
US8415741B2 (en) | 2013-04-09 |
US20090085088A1 (en) | 2009-04-02 |
US20120025324A1 (en) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009088134A (ja) | 半導体装置、半導体装置の製造方法並びにデータ処理システム | |
JP5614915B2 (ja) | 半導体装置、半導体装置の製造方法並びにデータ処理システム | |
US9076552B2 (en) | Device including a dual port static random access memory cell and method for the formation thereof | |
US5220530A (en) | Semiconductor memory element and method of fabricating the same | |
JP4507119B2 (ja) | 半導体装置およびその製造方法 | |
US7485525B2 (en) | Method of manufacturing a multiple port memory having a plurality of parallel connected trench capacitors in a cell | |
US20120281490A1 (en) | Semiconductor device, semiconductor module and method of manufacturing the same | |
JP5503971B2 (ja) | 半導体装置 | |
US9472542B2 (en) | DRAM arrays, semiconductor constructions and DRAM array layouts | |
US9171847B1 (en) | Semiconductor structure | |
JP2009071247A (ja) | 半導体記憶装置 | |
US20160099248A1 (en) | Semiconductor memory device with improved active area/word line layout | |
US8737124B2 (en) | Semiconductor device | |
KR20140029024A (ko) | 매립 게이트형 무접합 반도체 소자와 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자의 제조 방법 | |
US8861261B2 (en) | Semiconductor memory cell and semiconductor device | |
JP2016009788A (ja) | 半導体装置 | |
US8508982B2 (en) | Semiconductor device | |
KR20130079842A (ko) | 반도체 소자 | |
JP2010177521A (ja) | 半導体記憶装置の製造方法 | |
US8921898B1 (en) | Device including an array of memory cells and well contact areas, and method for the formation thereof | |
WO2014181789A1 (ja) | 半導体装置及びその製造方法 | |
US8129766B2 (en) | Semiconductor memory device comprising shifted contact plugs | |
US9070740B2 (en) | Memory unit, memory unit array and method of manufacturing the same | |
JP2008130711A (ja) | 半導体装置 | |
KR20090039110A (ko) | 1-트랜지스터형 디램 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140714 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140717 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140814 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140912 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20150421 |