JP2004158838A - 可変長さの縦型トランジスタの新規な製造方法 - Google Patents
可変長さの縦型トランジスタの新規な製造方法 Download PDFInfo
- Publication number
- JP2004158838A JP2004158838A JP2003345436A JP2003345436A JP2004158838A JP 2004158838 A JP2004158838 A JP 2004158838A JP 2003345436 A JP2003345436 A JP 2003345436A JP 2003345436 A JP2003345436 A JP 2003345436A JP 2004158838 A JP2004158838 A JP 2004158838A
- Authority
- JP
- Japan
- Prior art keywords
- region
- polysilicon
- layer
- silicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 124
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000012212 insulator Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 100
- 229920005591 polysilicon Polymers 0.000 claims description 100
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 93
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 74
- 239000004065 semiconductor Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 20
- 238000001020 plasma etching Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- -1 phosphorous ions Chemical class 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229940000488 arsenic acid Drugs 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 8
- 238000005137 deposition process Methods 0.000 claims 1
- 230000002687 intercalation Effects 0.000 claims 1
- 238000009830 intercalation Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims 1
- 229940085991 phosphate ion Drugs 0.000 claims 1
- 238000004080 punching Methods 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000005755 formation reaction Methods 0.000 abstract 1
- 238000004380 ashing Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】縦型ＣＭＯＳ構造デバイスで、チヤネル長を容易に可変形成できる構造および製造方法を提供する。
【解決手段】可変チャネル長さを特徴とする縦型ＣＭＯＳデバイスを製造する方法が開発された。チャネル領域の開口部が複合的絶縁体の積重ね体に画成され、特定のデバイスのチャネル長さは、複合的絶縁体積み重ね体の厚さによって決まる。特定の領域内で複合的絶縁体積み重ね体の特定の構成要素を除去することは、チャネル開口部の長さを変更することを可能にする。その後のエピタキシャルケイ素成長法は、可変深さのチャネル開口部を充填し、縦型ＣＭＯＳデバイスに対する可変長さのチャネル領域を提供する。
【選択図】 図１
【解決手段】可変チャネル長さを特徴とする縦型ＣＭＯＳデバイスを製造する方法が開発された。チャネル領域の開口部が複合的絶縁体の積重ね体に画成され、特定のデバイスのチャネル長さは、複合的絶縁体積み重ね体の厚さによって決まる。特定の領域内で複合的絶縁体積み重ね体の特定の構成要素を除去することは、チャネル開口部の長さを変更することを可能にする。その後のエピタキシャルケイ素成長法は、可変深さのチャネル開口部を充填し、縦型ＣＭＯＳデバイスに対する可変長さのチャネル領域を提供する。
【選択図】 図１
Description
本発明は、半導体デバイスの製造方法、より具体的には、可変のチャネル長さを特徴とする縦型トランジスタの製造に使用される方法に関する。
極小化、すなわちサブミクロン、又は深いサブミクロンの特徴を有する半導体デバイスを製造する能力の到来に伴って、特定寸法の開始半導体基板から極めて多数の小型の半導体チップを得ることが可能となり、その結果、特定の半導体チップの処理コストが低下している。小型の半導体チップは、より大きい特徴を有するものと比べて、相手方半導体チップに等しく又はそれ以上のデバイス密度を提供する。フォトリソグラフィ法のような、特定の半導体原理の到来は、サブミクロンの特徴を日常的に実現することを可能にしている。より精緻な露光カメラを使用すること及びより敏感なフォトレジスト材料の開発は、フォトレジスト形状体に対し且つエッチングマスクとしてこれらの深いサブミクロンフォトレジスト形状体を使用して画成された特徴に対し、０．２５μｍ以下の像を分解することを許容する。しかし、現在のフォトリソグラフィック方法により提供される更なる分解能の制限は、横型半導体デバイスに利用可能な極小化の程度を制限する。
本発明は、金属酸化物半導体フィールドエフェクト（ＭＯＳＦＥＴ）デバイスのチャネル長さが制限的なフォトリソグラフィ法ではなくて、堆積させた材料の厚さによって決まる縦型半導体デバイスの製造について説明する。本発明は、また、可変長さのチャネルを形成する能力を有する、Ｐチャネル（ＰＭＯＳ）及びＮチャネル（ＮＭＯＳ）デバイスの双方を特徴とする、縦型の相補的金属酸化物半導体（ＣＭＯＳ）の独創的な製造方法についても記載する。ハッセ（Ｈａｕｓｅ）らの米国特許第６，０６９，３８４号における従来技術には、縦型トランジスタ構造体を製造する方法が記載されているが、従来の技術は、ＮＭＯＳ及びＰＭＯＳ縦型デバイスの双方が可変チャネル長さにて製造される、本発明に記載した方法は提供しない。
本発明の１つの目的は、半導体基板上に縦型の金属酸化物半導体フィールドエフェクトトランジスタ（ＭＯＳＦＥＴ）デバイスを製造することである。
本発明の別の目的は、特定のデバイスに対する可変チャネル長さ、特定のチャネル長さを特徴とし、縦チャネルの長さが堆積させた絶縁体、又は被覆した複合的な絶縁体層の厚さによって決まる、縦型デバイスを製造することである。
本発明の別の目的は、特定のデバイスに対する可変チャネル長さ、特定のチャネル長さを特徴とし、縦チャネルの長さが堆積させた絶縁体、又は被覆した複合的な絶縁体層の厚さによって決まる、縦型デバイスを製造することである。
本発明の更に別の目的は、可変チャネル長さのデバイスからＣＭＯＳデバイス、Ｐチャネル（ＰＭＯＳ）及びＮチャネル（ＮＭＯＳ）デバイスを同一の半導体基板上に形成することである。
本発明によれば、可変チャネル長さを有するデバイスから成ることを特徴とする、縦型ＣＭＯＳデバイスを半導体チップ上に製造する方法が記載されている。その後の縦型ＮＭＯＳデバイスに対するドレーン領域として使用すべき厚く被覆したＮ型領域が半導体基板の第一の領域に形成され、その後、半導体基板の第二の領域内でその後の縦型ＰＭＯＳデバイスに対するドレーン領域として使用すべき厚く被覆したＰ型領域が形成される。第一のケイ素酸化物層及び第一の窒化ケイ素層を堆積させた後、パターン化法を採用して、ＰＭＯＳ領域内で下方の第一のケイ素酸化物層から第一の窒化ケイ素層を除去する。第二の窒化ケイ素層及びその上方の第二のケイ素酸化物層を堆積させる結果、ＮＭＯＳ領域内で第二のケイ素酸化物層、第二の窒化ケイ素層、第一の窒化ケイ素層、第一のケイ素酸化物層から成る第一の複合的絶縁体層が形成される一方、第二のケイ素酸化物層、第二の窒化ケイ素層及び第一のケイ素酸化物層から成る、より薄い第二の複合的絶縁体層がＰＭＯＳ領域内に位置する。次に、チャネル開口部が第一の複合的絶縁体層に形成されて、Ｎ型ドレーン領域の上面の一部分を露出させ、また、より薄い第二の複合的絶縁体層も形成されて、Ｐ型ドレーン領域の上面の一部分を露出させる。次に、エピタキシャルケイ素層を選択的に成長させて、チャネル開口部を充填する。次に、薄いポリシリコン層を堆積させ、その後、フォトリソグラフィックマスキング法を行って、ＮＭＯＳ領域内に配置された薄いポリシリコン層の部分をイオン打込み法を介して被覆したＮ型となるのを許容し、次に、ＰＭＯＳ領域内に配置された薄いポリシリコン層の部分が被覆したＰ型となるのを許容する。第三のケイ素酸化物層が堆積された後、フォトリソグラフィック法及び選択的な乾式エッチング法を使用して第三のケイ素酸化物層、Ｎ型及びＰ型の薄いポリシリコン層及び第二のケイ素酸化物層の露出部分を除去し、この選択的な乾式エッチング法は第二の窒化ケイ素層が現れるときに終了し、ソース領域として使用される薄いポリシリコン形状体を形成し、その後のＣＭＯＳデバイスに対する絶縁体スペーサとして使用される下方の第二のケイ素酸化物形状体を形成する。上記の形状体を画成するために使用されるフォトレジストマスクを除去した後、湿式エッチング法を採用してＮＭＯＳ領域内の第二及び第一の窒化ケイ素層を除去し、ＮＭＯＳチャネル領域に対して使用される選択的なエピタキシャルシリコンの第一の長さを露出させ、また、ＰＭＯＳ領域内の第二の窒化ケイ素層を除去して、ＰＭＯＳチャネル領域に対して使用される選択的なエピタキシャルシリコンのより短い長さを露出させる。チャネル領域に、Ｎ型及びＰ型ポリシリコン形状体の側部に二酸化ケイ素ゲート絶縁体層が形成される。厚いポリシリコン層を堆積させ、再度、ＮＭＯＳ領域内で被覆されたＮ型とし、また、ＰＭＯＳ領域内で被覆されたＰ型とする。選択的な異方性の乾式エッチング法により、上方の第三のケイ素酸化物−薄いポリシリコン−第二のケイ素酸化物形状体により覆われていない厚いポリシリコン層が除去され、その結果、厚いＮ型ポリシリコン形状体から成り、ゲート絶縁体層が選択的なエピタキシャルシリコンの第一の長さから成るチャネル領域の上方となる領域内で二酸化ケイ素ゲート絶縁体を取り囲む縦型ＮＭＯＳデバイスと、厚いＰ型ポリシリコン形状体から成り、ゲート絶縁体層がより短い第二の長さの選択的なエピタキシャルシリコンから成るチャネル領域の上方となる領域内で二酸化ケイ素ゲート絶縁体層を取り囲む縦型ＰＭＯＳデバイスとなる。上方の薄い被覆したポリシリコンソースと、ケイ素酸化物スペーサと、下方の厚く被覆したドレーン領域との間にチャネル領域の各々が配置されている。
本発明の目的及びその他の有利な効果は、添付図面を参照しつつ、好ましい実施の形態に最も良く記載されている。
以下に、可変チャネル長さを有するデバイスを形成する能力にて、縦型ＣＭＯＳデバイスを同一の半導体チップ上に形成する方法について詳細に説明する。＜１００＞結晶学的方位を有するＰ型単結晶シリコンから成る半導体基板１が使用され且つ図１に概略図的に図示されている。浅い溝の隔離（ＳＴＩ）領域２を使用して、その後のＮチャネル（ＮＭＯＳ）デバイス用として使用される半導体基板１の領域５０をＰチャネル（ＰＭＯＳ）デバイスを受け入れるためにその後に使用される半導体基板１の領域６０から隔離する。最初に、フォトリソグラフィック及び乾式エッチング法を介して半導体基板１に浅い溝の形状体を画成し、その後、浅い溝の形状体にケイ素酸化物のような、化学的気相成長させた（ＣＶＤ）絶縁体層にて充填することにより、ＳＴＩ領域２が形成される。次に、化学機械的ポリシング（ＣＭＰ）又は選択的な反応性イオンエッチング（ＲＩＥ）法を使用して、充填する絶縁層の不要な部分を半導体基板１の上面から除去し、その結果、ＳＴＩ領域２が形成される。図面に図示しないフォトレジスト形状体をマスクとして使用し、約１Ｅ１５乃至６Ｅ１５原子／ｃｍ２の範囲の線量にて、約２乃至１０ＫｅＶのエネルギのホウ素イオンを使用する打込み方法がＰＭＯＳデバイス用として使用される半導体基板１の領域６０内に厚く被覆したＰ型領域３を形成することを可能にする。厚く被覆したＰ型領域３は、ＰＭＯＳデバイス用の厚く被覆したＰ型ドレーンとして使用される。プラズマ酸素アッシング法を介してマスキングフォトレジスト形状体を除去した後、同様に図面に図示しない別のフォトレジスト形状体をマスクとして使用し、ＰＭＯＳ領域６０を半導体基板１の領域５０内で厚く被覆したＮ型ドレーン領域４を形成する打込み法から保護し、この場合、領域５０はＮＭＯＳデバイスを受け入れるために使用される。この打込み法は、約１Ｅ１５乃至８Ｅ１５原子／ｃｍ２の範囲の打込み線量にて約４０乃至９０ＫｅＶのエネルギにてヒ素又はリンイオンを使用して行われる。これら方法の結果は、図１に概略図的に示されている。次に、低圧化学的気相成長法（ＬＰＣＶＤ）又はプラズマ増進化学的気相成長法（ＰＥＣＶＤ）を介して約５０乃至２００Åの範囲の厚さにケイ素酸化物層５を堆積させ、次に、再度、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して約３００乃至５０００Å範囲の厚さに窒化シリコン層６を堆積させる。これら堆積の結果は、同様に図１に概略図的に示されている。
次に、フォトレジスト形状体７を画成し且つマスクとして使用し、ＮＭＯＳ領域５０をＰＭＯＳ領域６０内でケイ素酸化物層５の上面から窒化ケイ素層６を選択的に除去するために使用されるＲＩＥ法から保護する。ＲＩＥ法は、Ｃｌ２雰囲気内で窒化ケイ素対ケイ素酸化物のエッチング比率が高い状態で窒化ケイ素に対するエッチャントとしてＣｌ２を使用して行われ、ケイ素酸化物層５が現れたとき、このＲＩＥ法を選択的に終了することを許容する。この方法の結果は、図２に概略図的に示されている。プラズマ酸素アッシング法を介してフォトレジスト形状体７を除去した後、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して約５０乃至５００Å範囲の厚さに窒化ケイ素層８を配座的に堆積させ、その後、再度、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して約５０乃至２００Å範囲の厚さにケイ素酸化物層９を配座的に堆積させる。これら堆積の結果は、図３に概略図的に示されている。窒化ケイ素層６がＮＭＯＳ領域５０内にのみ存在することに起因するＮＭＯＳ領域５０及びＰＭＯＳ領域６０内での絶縁体積重ね体の厚さの差は、その後の双方の型式のデバイスに対するチャネル長さの差を決定することになる。
次に、フォトレジスト形状体１０をマスクとして使用して、ＮＭＯＳ領域５０のチャネル開口部１１及びＰＭＯＳ領域６０に配置されたチャネル開口部１２を画成することを許容する。最初に、ケイ素酸化物層９に対するエッチャントとしてＣＨＦ３を使用し、窒化ケイ素層８が現れたときに終了することで異方性ＲＩＥ法が採用される。異方性ＲＩＥ法のこの段階にて、Ｃｌ２を使用して、チャネル開口部１１に対する窒化ケイ素層８及び窒化ケイ素層６を選択的に除去し且つチャネル開口部１２に対する窒化ケイ素層８のみを除去する。エッチャントとしてＣｌ２を使用するこの選択的な乾式エッチング法は、ケイ素酸化物層５の上面にて終了し、このため、チャネル開口部１１内の双方の窒化ケイ素層を除去するために必要とされる追加的な時間がチャネル開口部１２を更にエッチングすることにはならなかった。次に、ＣＨＦ３をケイ素酸化物層５に対するエッチャントとして使用して、異方性ＲＩＥ法を続行し、その結果、ＮＭＯＳチャネル開口部１１となり、厚く被覆したＮ型ドレーン領域４の上面の一部分を露出させ、また、ＰＭＯＳチャネル開口部１２となり、厚く被覆したＰ型ソース領域３の上面の一部分を露出させた。チャネル開口部１１及びチャネル開口部１２の直径は、約０．５乃至２μｍの範囲にある。このことは、図４に概略図的に示してある。次に、プラズマ酸素アッシング法を介してフォトレジスト形状体１０を除去する。
次に、ＮＭＯＳチャネル開口部１１及びＰＭＯＳチャネル開口部６０内の固有のシリコンを選択的に成長させる前に緩衝したフッ化水素（ＢＨＦ）又は稀釈フッ化水素（ＤＨＦ）の予備的清浄法を行う。シラン又はジクロロシランをソースとして使用し、約８００乃至１２００℃の範囲の温度及び約１０乃至５０トルの範囲の圧力にて下方のドレーン領域上で単結晶シリコンをエピタキシャルに成長させる。露出したシリコン領域、具体的には、ドレーン領域にてのみ選択的に成長させたシリコンのエピタキシャル成長は、窒化ケイ素層８の上面上に形成されるチャネル開口部を完全に充填し、その結果、ＮＭＯＳ開口部１１内でシリコン円筒状形状体１４が得られ、また、ＰＭＯＳチャネル開口部１２内でシリコン円筒状形状体１５が得られる。このことは、図５に概略図的に示されている。可変長さのチャネル領域は、チャネル開口部の深さの差の結果として得られる。開口部１１、１２を充填した後、エピタキシャルに成長させ、未被覆の円筒状形状体が横方向に成長し、その結果、円筒状形状体１４、１５の一部分がケイ素酸化物層９の上面の一部分の上方となる。開口部１１、１２を完全に充填した後、開始する、円筒状形状体の横方向に過度に成長した部分が、円筒状形状体１４、１５の高さを開口部１１、１２の深さによってそれぞれ決定することを許容する。このことは、図５に概略図的に示されている。
次に、ＬＰＣＶＤ法を介して図６に概略図的に図示した、固有のポリシリコン層１６ａを約４００乃至１０００Åの範囲の厚さまで堆積させる。次に、約２乃至１０ＫｅＶの範囲のエネルギ及び約１Ｅ１５乃至５Ｅ１５原子／ｃｍ２の範囲のホウ素イオンの打込みからＮＭＯＳ領域５０を遮蔽するために図面に図示しないフォトレジスト形状体を使用し、固有のポリシリコン層１６ａの露出部分をＰ型ポリシリコン層１６ｃに変換する。ＮＭＯＳフォトレジスト遮蔽形状体を除去した後、別のフォトレジスト形状体を使用して、約４０乃至７０ＫｅＶの範囲のエネルギ及び約１Ｅ１５乃至６Ｅ１５原子／ｃｍ２の範囲の線量によるヒ素又はリンイオンの打込みからＰＭＯＳ領域６０を保護し、その結果、固有のポリシリコン層１６ａの未保護部分内でＮ型ポリシリコン層１６ｂが得られる。固有のポリシリコン層１６ａを被覆するために使用されるこの方法の結果は、図７に概略図的に示されている。プラズマ酸素アッシング法を介してＰＭＯＳフォトレジスト遮蔽形状体の除去が再度、行われる。
その後のパターン化法用のハードマスクとして使用されるケイ素酸化物層１７を次に、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して約２００乃至５００Å範囲の厚さに堆積させる。次に、フォトレジスト形状体１８を形成し且つマスクとして使用し、ＣＨＦ３をエッチャントとして使用する異方性ＲＩＥ法がケイ素酸化物層１７内に所望のソース形状体を画成することを許容する。このことは図８に概略図的に示されている。次に、Ｃｌ２をエッチャントとして使用する異方性ＲＩＥ法を続行し、Ｎ型ポリシリコンソース形状体１６ｄを画成し且つＰ型ポリシリコンソース形状体１６ｅを画成する。異方性ＲＩＥ法の最終段階は、ＣＦＨ３をエッチャントとして使用して露出したケイ素酸化物層９の領域を除去することを介して、ケイ素酸化物スペーサ２９を画成することを特徴としている。このことは、図９に概略図的に示されている。
プラズマ酸素アッシング法を介してフォトレジスト形状体１８を除去した後、高温のリン酸溶液を使用して窒化ケイ素層８及び窒化ケイ素層６を選択的に除去し、その結果、ＮＭＯＳチャネル領域として見なされるシリコン円筒状形状領域１４の一部分、及びＰＭＯＳチャネル領域として使用すべきシリコン円筒状形状体１５の一部分が露出される。このことは、図１０に概略図的に図示されている次ぎに、酸素−蒸気雰囲気中で約８００乃至１２００℃の温度にて行われる熱酸化法を使用して、ＮＭＯＳチャネル領域上に二酸化ケイ素ゲート絶縁体層１９ａを形成し且つ、より狭小なＰＭＯＳチャネル領域上に二酸化ケイ素ゲート絶縁体層１９ｂを形成し、その双方の層の厚さは、約１０乃至１００Åの範囲にある。熱酸化法の結果、Ｎ型ポリシリコンソース形状体１６ｄの露出した側部及びＰ型ポリシリコンソース形状体１６ｅの露出した側部上にケイ素酸化物層１９ｃが成長する。このことは、図１１に概略的図的に図示されている。所望であるならば、約１０乃至１００Åの範囲の厚さのハフニウム酸化物（ＨｆＯ２）又はジルコニア酸化物（ＺｒＯ２）のような高ｋ誘電性層を原子層堆積法（ＡＬＤ）を介して形成し且つゲート絶縁体層として使用することができる。
次に、ＬＰＣＶＤ法を介して固有のケイ素層２０ａを約１０００乃至２０００Åの範囲の厚さに堆積させる。Ｃｌ２又はＳＦ６をポリシリコンに対するエッチャントとして使用する選択的なＲＩＥ法を使用して、ＰＭＯＳ領域６０内に配置されたケイ素酸化物形状体１７の上面が露出される時点まで固有のポリシリコン層２０ａの頂部分を除去する一方、ＮＭＯＳ領域５０内の固有のポリシリコン層２０ａの残りの部分の上面は、ケイ素酸化物スペーサ２９に隣接する位置にある。このことは、図１２に概略図的に図示されている。次に、図面に図示しないフォトレジスト形状体を使用して約２０乃至５０ＫｅＶのエネルギ及び約１Ｅ１５乃至５Ｅ１５原子／ｃｍ２の範囲の線量にて行われるホウ素イオンの打込みからＮＭＯＳ領域５０を遮断し、固有のポリシリコン層２０ａの露出部分をＰ型ポリシリコン層２０ｃに変換する。ＮＭＯＳフォトレジスト遮断形状体を除去した後、別のフォトレジスト形状体を使用して約５０乃至１００ＫｅＶの範囲のエネルギ及び約１Ｅ１５乃至６Ｅ１５原子／ｃｍ２の範囲の線量にて行われるヒ素又はリン酸イオンの打込みからＰＭＯＳ領域６０を保護し、その結果、固有のポリシリコン層２０ａの非保護部分内にＮ型ポリシリコン層２０ｂが得られる。固有のポリシリコン層２０ａを被覆するために使用される方法の結果は、図１３に概略図的に示されている。次に、固有のポリシリコン層２０ａをＮ型被覆する間にＰＭＯＳ領域を遮断するために使用したフォトレジスト形状体を、プラズマ酸素アッシング法を介して除去する。
次に、フォトレジストマスキングを行わずに実施される自己整合の乾式エッチング法を採用して、ケイ素酸化物形状体１７をハードマスクとして使用し、被覆したポリシリコンの一部分を除去する。乾式エッチング法は、ポリシリコンに対するエッチャントとしてＣｌ２又はＳＦ６を使用する、異方性の方法である。ポリシリコン対ケイ素酸化物の比が約１０乃至１００対１の範囲と大きいことは、この選択的な乾式エッチング法をケイ素酸化物層５の上面にて終えることを許容する。図１４に概略図的に示したこの方法の結果、ＮＭＯＳ領域５０内にＮ型ポリシリコンゲート構造体２０ｂが形成され、また、ＰＭＯＳ領域６０内にＰ型ポリシリコンゲート構造体２０ｃが形成される。縦型ＣＭＯＳデバイスは、今や、チャネル領域１４、１５と、二酸化ケイ素ゲート絶縁体層１９ａ、１９ｂと、被覆したポリシリコンゲート構造体２０ｂ、２０ｃと、厚く被覆したドレーン領域４、５と、被覆したポリシリコンソース形状体１６ｄ、１６ｅと、ケイ素酸化物スペーサ２９とから成っている。特定のＣＭＯＳデバイスに対するチャネル長さは、チャネル開口部が形成された複合的絶縁体層の厚さによって決定した。このため、可変チャネル長さのデバイスを得るためには、堆積法及び選択的なパターン化法のような色々な方法を採用して、所望の種類のチャネル長さを得ることができる。ＮＭＯＳデバイスのチャネル長さよりも短いチャネルを有するＰＭＯＳデバイスに関して本発明を説明したが、可変チャネル長さの任意の組み合わせは、本発明を使用することで得ることができることを理解すべきである。
本発明は、その好ましい実施の形態に関して特に示し且つ説明したが、当該技術分野の当業者には、本発明の精神又は範囲から逸脱せずに、形態及び細部の点にて色々な変更を為すことが可能であることが理解されよう。
１ 半導体基板
２ 浅い溝の隔離（ＳＴＩ）領域
３ Ｐ型領域
４ Ｎ型ドレーン領域
５ ケイ素酸化物層
６ 窒化シリコン層
７ フォトレジスト形状体
８ 窒化ケイ素層
９ ケイ素酸化物層
１０ フォトレジスト形状体
１１ チャネル開口部
１２ チャネル開口部
１４ シリコン円筒状形状体
１５ シリコン円筒状形状体
１６ａ 固有のポリシリコン層
１６ｂ Ｎ型ポリシリコン層
１６ｃ Ｐ型ポリシリコン層
１６ｄ Ｎ型ポリシリコンソース形状体
１６ｅ Ｐ型ポリシリコンソース形状体
１７ ケイ素酸化物層
１８ フォトレジスト形状体
１９ａ 二酸化ケイ素ゲート絶縁体層
１９ｂ 二酸化ケイ素ゲート絶縁体層
１９ｃ ケイ素酸化物層
２０ａ 固有のポリシリコン層
２０ｂ Ｎ型ポリシリコン層
２０ｃ Ｐ型ポリシリコン層
２９ ケイ素酸化物スペーサ
５０ ＮＭＯＳ領域
６０ ＰＭＯＳ領域
２ 浅い溝の隔離（ＳＴＩ）領域
３ Ｐ型領域
４ Ｎ型ドレーン領域
５ ケイ素酸化物層
６ 窒化シリコン層
７ フォトレジスト形状体
８ 窒化ケイ素層
９ ケイ素酸化物層
１０ フォトレジスト形状体
１１ チャネル開口部
１２ チャネル開口部
１４ シリコン円筒状形状体
１５ シリコン円筒状形状体
１６ａ 固有のポリシリコン層
１６ｂ Ｎ型ポリシリコン層
１６ｃ Ｐ型ポリシリコン層
１６ｄ Ｎ型ポリシリコンソース形状体
１６ｅ Ｐ型ポリシリコンソース形状体
１７ ケイ素酸化物層
１８ フォトレジスト形状体
１９ａ 二酸化ケイ素ゲート絶縁体層
１９ｂ 二酸化ケイ素ゲート絶縁体層
１９ｃ ケイ素酸化物層
２０ａ 固有のポリシリコン層
２０ｂ Ｎ型ポリシリコン層
２０ｃ Ｐ型ポリシリコン層
２９ ケイ素酸化物スペーサ
５０ ＮＭＯＳ領域
６０ ＰＭＯＳ領域
Claims (31)
- 半導体基板上に縦型の相補的な金属酸化物半導体（ＣＭＯＳ）を製造する方法において、
第一の型式のＣＭＯＳデバイスを受け入れ得るように前記半導体基板の第一の領域を提供し且つ、第二の型式のＣＭＯＳデバイスを受け入れ得るように前記半導体基板の第二の領域を提供する工程と、
前記半導体基板の前記第一の領域の頂部分にて第一の導電性型の厚く被覆した第一のドレーン領域を形成し且つ、前記半導体基板の前記第二の領域の頂部分にて第二の導電性型の厚く被覆した第二のドレーン領域を形成する工程と、
第一のケイ素酸化物層を堆積させる工程と、
前記半導体基板の前記第一の領域内で前記第一のケイ素酸化物層上に窒化ケイ素形状体を形成する工程と、
薄い窒化ケイ素層及び上方の第二のケイ素酸化物層を堆積させる工程と、
前記第二のケイ素酸化物層、前記薄い窒化ケイ素層、前記窒化ケイ素形状体、及び前記第一のケイ素酸化物層に第一のチャネル開口部を形成して、厚く被覆した第一のドレーン領域の上面の一部分を露出させ且つ、前記第二のケイ素酸化物層、前記薄い窒化ケイ素層、及び前記第一のケイ素酸化物層に第二のチャネル開口部を形成して、厚く被覆した前記第二のドレーン領域の上面の一部分を露出させる工程と、
前記第一のチャネル開口部内に第一のケイ素形状体を形成し且つ前記第二のチャネル開口部内に第二のケイ素形状体を形成する工程と、
第一の固有のポリシリコン層を堆積させる工程と、
前記第一の固有のポリシリコン層の第一の部分を第一の導電性型の第一の被覆したポリシリコン領域に変換し且つ、前記第一の固有のポリシリコン層の第二の部分を第二の導電性型の第二の被覆したポリシリコン領域に変換するためイオン打込み法を行う工程と、
第三のケイ素酸化物層を堆積させる工程と、
前記第三のケイ素酸化物層の露出した部分を除去し、被覆したポリシリコン領域の露出した部分を除去し、第二のケイ素酸化物層の露出した部分を除去するために使用される異方性乾式エッチング法の間、フォトレジスト形状体をマスクとして使用し、その結果、上方となるケイ素酸化物形状体を画成し、前記半導体基板の前記第一の領域内で第一の導電性型式の第一のポリシリコンソース形状体を画成し、前記半導体基板の前記第二の領域内で第二の導電性型式の第二のポリシリコンソース形状体を画成し、及び下方のケイ素酸化物スペーサを画成するようにする工程と、
前記薄い窒化ケイ素層及び前記窒化ケイ素形状体を除去し、半導体基板の前記第一の領域内で第一のチャネル領域として使用される前記第一のケイ素形状体を露出させ且つ、前記薄いケイ素層を除去し、前記半導体基板の前記第二の領域内で第二のチャネル領域として使用すべき前記第二のケイ素形状体の一部分を露出させ、前記第一のチャネル領域が前記第二のチャネル領域よりも長いチャネルの長さを有するようにするため、湿式エッチング法を行う工程と、
ポリシリコンソース形状体の露出した側部に第四のケイ素酸化物を形成する一方にて、前記第一のチャネル領域及び前記第二のチャネル領域上に二酸化ケイ素ゲート絶縁体層を成長させる工程と、
厚い第二の固有のポリシリコン層を堆積させる工程と、
前記厚い第二の固有のポリシリコン層の第一の部分を第一の導電性型式の第一の被覆した厚いポリシリコン領域に変換し且つ、前記厚い第二の固有のポリシリコン層の第二の部分を第二の導電性型式の第二の被覆した厚いポリシリコン領域に変換するためイオン打込み法を行う工程と、
被覆した厚いポリシリコン領域の露出した部分を除去するため、ハードマスクとして前記ケイ素酸化物形状体を使用して異方性の乾式エッチング法を行って、前記半導体基板の前記第一の領域内に第一の自己整合したポリシリコンゲート構造体を形成し且つ、前記半導体基板の前記第二の領域内に第二の自己整合したポリシリコンゲート構造体を形成する工程と、
を備える金属酸化物半導体（ＣＭＯＳ）デバイスを製造する方法。 - 請求項１の方法において、前記第一の型式のＣＭＯＳデバイスが、Ｎチャネル又はＮＭＯＳデバイスである一方、前記第二の型式のＣＭＯＳデバイスがＰチャネル又はＰＭＯＳデバイスである、方法。
- 請求項１の方法において、前記第一の厚く被覆したドレーン領域が、約４０乃至９０ＫｅＶの範囲のエネルギ及び約１Ｅ１５乃至８Ｅ１５原子／ｃｍ２の範囲の線量にてヒ素又はリン酸イオンの打込みを介して得られた、厚く被覆したＮ型ドレーン領域である、方法。
- 請求項１の方法において、前記第二の厚く被覆したドレーン領域が、約２乃至１０ＫｅＶの範囲のエネルギ及び約１Ｅ１５乃至６Ｅ１５原子／ｃｍ２の範囲の線量にてホウ素の打込みを介して得られた、厚く被覆したＰ型ドレーン領域である、方法。
- 請求項１の方法において、前記第一のケイ素酸化物層が、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して、約５０乃至２００Åの範囲の厚さにて得られる、方法。
- 請求項１の方法において、約３００乃至５０００Åの範囲の厚さにてＬＰＣＶＤ又はＰＥＣＶＤ法を介して得られる窒化ケイ素層に対して行われた、Ｃｌ２をエッチャントとして使用する異方性ＲＩＥ法を介して前記窒化ケイ素形状体が画成される、方法。
- 請求項１の方法において、前記薄い窒化ケイ素層が、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して、約５０乃至５００Åの範囲の厚さにて得られる、方法。
- 請求項１の方法において、前記第一のチャネル開口部、及び前記第二のチャネル開口部が、ケイ素酸化物に対するエッチャントとしてＣＨＦ３を使用し且つ、窒化ケイ素に対するエッチャントとしてＣｌ２を使用する異方性ＲＩＥ法を介して形成される、方法。
- 請求項１の方法において、前記第一のチャネル開口部、及び前記第二のチャネル開口部の直径が約０．５乃至２．０μｍの範囲にある、方法。
- 請求項１の方法において、前記第一のケイ素形状体、及び前記第二のケイ素形状体が、ケイ素の選択的なエピタキシャル成長を介して得られた固有のケイ素から成り、エピタキシャルケイ素成長法が、約８００乃至１２００℃の範囲の温度及び約１０乃至５０トルの範囲の圧力にて行われる、方法。
- 請求項１の方法において、前記第一の固有のポリシリコン層が、ＬＰＣＶＤを介して、約４００乃至１０００Åの範囲の厚さにて得られる、方法。
- 請求項１の方法において、約４０乃至７０ＫｅＶの範囲のエネルギ、及び約１Ｅ１５乃至６Ｅ１５原子／ｃｍ２の範囲の線量にてヒ素又はリン酸イオンを前記第一の固有のポリシリコン層の前記第一の領域内に打込むことを介して前記第一の被覆したポリシリコン領域が形成される、方法。
- 請求項１の方法において、約２乃至１０ＫｅＶの範囲のエネルギ、及び約１Ｅ１５乃至５Ｅ１５原子／ｃｍ２の範囲の線量にてホウ素を前記第二の固有のポリシリコン層の前記第一の領域内に打込むことを介して前記第二の被覆したポリシリコン領域が形成される、方法。
- 請求項１の方法において、前記第三のケイ素酸化物層が、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して、約２００乃至５００Åの範囲の厚さにて得られる、方法。
- 請求項１の方法において、酸素−蒸気雰囲気中で８００乃至１２００℃の範囲の温度にて行われる熱酸化法を介して約１０乃至１００Åの範囲の厚さにて前記二酸化ケイ素ゲート絶縁体層が得られる、方法。
- 請求項１の方法において、前記厚い第二の固有のポリシリコン層が、ＬＰＣＶＤ法を介して、約１０００乃至２０００Åの範囲の厚さにて得られる、方法。
- 請求項１の方法において、約５０乃至１００ＫｅＶの範囲のエネルギ、及び約１Ｅ１５乃至６Ｅ１５原子／ｃｍ２の範囲の線量にて行われた、ヒ素又はリン酸イオンを前記厚い第二の固有のポリシリコン層の前記第一の領域内に打込むことを介して前記第一の被覆した厚いポリシリコン領域が形成される、方法。
- 請求項１の方法において、約２０乃至５０ＫｅＶの範囲のエネルギ、及び約１Ｅ１５乃至５Ｅ１５原子／ｃｍ２の範囲の線量にて行われた、ホウ素を前記厚い第二の固有のポリシリコン層内に打込むことを介して前記第二の被覆した厚いポリシリコン領域が形成される、方法。
- 請求項１の方法において、ポリシリコンに対するエッチャントとしてＣｌ２又はＳＦ６を使用し、ポリシリコン対ケイ素酸化物のエッチング量の比が約１０乃至１００対１となる選択的な異方性ＲＩＥ法を介して自己整合したポリシリコンゲート構造体が画成される、方法。
- 半導体基板上に可変長さを有する縦型のＣＭＯＳデバイスを製造する方法において、
Ｎチャネル（ＮＭＯＳ）デバイスを受け入れ得るように前記半導体基板の第一の領域を提供し且つ、Ｐチャネル（ＰＭＯＳ）デバイスを受け入れ得るように前記半導体基板の第二の領域を提供する工程と、
前記半導体基板の前記第一の領域の頂部分にて前記ＮＭＯＳデバイスに対するＮ型ドレーン領域を形成し且つ、前記半導体基板の前記第二の領域の頂部分にて前記ＰＭＯＳデバイスに対するＰ型ドレーン領域を形成する工程と、
第一のケイ素酸化物層を堆積させる工程と、
第一の窒化ケイ素層を堆積させる工程と、
前記半導体基板の前記第一の領域内で窒化ケイ素層の一部分を前記第一のケイ素酸化物層から除去するため、パターン化法を行う工程と、
前記記半導体基板の前記第一の領域内で前記第一のケイ素酸化物層上に且つ、前記記半導体基板の前記第二の領域内で前記第一のケイ素酸化物層上に第二の窒化ケイ素形状体を形成する工程と、
第二のケイ素酸化物層を堆積させる工程と、
前記第二のケイ素酸化物層、前記薄い窒化ケイ素層、前記第一の窒化ケイ素層、及び前記第一のケイ素酸化物層にＮＭＯＳチャネル開口部を形成して、前記Ｎ型ドレーン領域の上面の一部分を露出させ且つ、前記第二のケイ素酸化物層、前第二の窒化ケイ素層、及び前記第一のケイ素酸化物層にＰＭＯＳチャネル開口部を形成して、前記Ｐ型ドレーン領域の上面の一部分を露出させる工程と、
前記ＮＭＯＳチャネル開口部内に第一のケイ素形状体を形成し且つ前記ＰＭＯＳチャネル開口部内に第二のケイ素形状体を形成するため、選択的エピタキシャルケイ素堆積法を行う工程と、
第一の固有のポリシリコン層を堆積させる工程と、
前記第一のケイ素形状体の上方に配置された、前記第一の固有のポリシリコン層の第一の部分を第一のＮ型ポリシリコン領域に変換し且つ、前記第ニのケイ素形状体の上方に配置された、前記第一の固有のポリシリコン層の第二の部分を第一のＰ型ポリシリコン領域に変換するためイオン打込み法を行う工程と、
第三のケイ素酸化物層を堆積させる工程と、
ケイ素酸化物のハードマスク形状体を画成する前記第三のケイ素酸化物の露出部分を除去し、被覆したポリシリコン領域の露出した部分を除去し、前記半導体基板の前記第一の領域内でＮ型ポリシリコンソース形状体を画成し且つ前記半導体基板の前記第二の領域内でＰ型ポリシリコンソース形状体を画成し、第二のケイ素酸化物層の露出部分を除去してケイ素酸化物スペーサを画成するため、フォトレジスト形状体をマスクとして使用する異方性反応型イオンエッチング（ＲＩＥ）法を行う工程と、
前記第二の窒化ケイ素層及び前記第一の窒化ケイ素形状体を除去し、半導体基板の前記第一の領域内でＮＭＯＳチャネル領域として使用される前記第一のケイ素形状体を露出させ且つ、前記半導体基板の前記第二の領域内でＰＭＯＳチャネル領域として使用される前記第二のケイ素形状体の一部分を露出させ、前記ＮＭＯＳチャネル領域が前記ＰＭＯＳチャネル領域よりも長いチャネルの長さを有するようにするため、湿式エッチング法を行う工程と、
前記ＮＭＯＳチャネル領域及び前記ＰＭＯＳチャネル領域で二酸化ケイ素ゲートを絶縁層を成長させ且つＮ型ポリシリコンソース形状体の露出側部及び前記Ｐ型ポリシリコンソース形状体の露出側部にケイ素酸化物層を成長させるため、熱酸化法を行う工程と、
厚い第二の固有のポリシリコン層を堆積させる工程と、
前記厚い第二の固有のポリシリコン層の第一の部分を厚いＮ型ポリシリコン領域に変換し且つ、前記厚い第二の固有のポリシリコン層の第二の部分を厚いＰ型ポリシリコン領域に変換するためイオン打込み法を行う工程と、
前記厚いＮ型ポリシリコン領域を除去し且つ、前記厚いＰ型ポリシリコン領域を除去するため、エッチングマスクとして前記ケイ素酸化物ハードマスクを使用して異方性の乾式エッチング法を行って、前記半導体基板の前記第一の領域内にＮ型の自己整合したポリシリコンゲート構造体を形成し且つ、前記半導体基板の前記第二の領域内にＰ型の自己整合したポリシリコンゲート構造体を形成する工程と、を
備える縦型ＣＭＯＳデバイスを製造する方法。 - 請求項２０の方法において、前記第一のケイ素酸化物層が、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して、約５０乃至２００Åの範囲の厚さにて得られる、方法。
- 請求項２０の方法において、前記第一の窒化ケイ素層が、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して、約３００乃至５０００Åの範囲の厚さにて得られる、方法。
- 請求項２０の方法において、前記第二の窒化ケイ素層が、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して、約５０乃至５００Åの範囲の厚さにて得られる、方法。
- 請求項２０の方法において、前記ＮＭＯＳチャネル開口部、及び前記ＰＭＯＳチャネル開口部が、ケイ素酸化物に対するエッチャントとしてＣＨＦ３を使用し且つ、窒化ケイ素に対するエッチャントとしてＣｌ２を使用する異方性ＲＩＥ法を介して形成される、方法。
- 請求項２０の方法において、前記ＮＭＯＳチャネル開口部の直径、及び前記ＰＭＯＳチャネル開口部の直径が約０．５乃至２．０μｍの範囲にある、方法。
- 請求項２０の方法において、前記選択的なエピタキシャル堆積法が、シラン及びジクロロシランをソースとして使用して、約８００乃至１２００℃の範囲の温度及び約１０乃至５０トルの範囲の圧力にて行われる、方法。
- 請求項２０の方法において、前記第一の固有のポリシリコン層が、ＬＰＣＶＤ法を介して、約４００乃至１０００Åの範囲の厚さにて得られる、方法。
- 請求項２０の方法において、前記第三のケイ素酸化物層が、ＬＰＣＶＤ又はＰＥＣＶＤ法を介して、約２００乃至５００Åの範囲の厚さにて得られる、方法。
- 請求項２０の方法において、酸素−蒸気雰囲気中で８００乃至１２００℃の範囲の温度にて行われる熱酸化法を介して約１０乃至１００Åの範囲の厚さにて前記二酸化ケイ素ゲート絶縁体層が得られる、方法。
- 請求項２０の方法において、前記厚い第二の固有のポリシリコン層が、ＬＰＣＶＤ法を介して、約１０００乃至２０００Åの範囲の厚さにて得られる、方法。
- 請求項２０の方法において、ポリシリコンに対するエッチャントとしてＣｌ２又はＳＦ６を使用し、ポリシリコン対ケイ素酸化物のエッチング量の比が約１０乃至１００対１となる選択的な異方性ＲＩＥ法を介して自己整合した前記Ｎ型ポリシリコンゲート、及び前記自己整合したＰ型ポリシリコンゲート構造体が画成される、方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/263,895 US6632712B1 (en) | 2002-10-03 | 2002-10-03 | Method of fabricating variable length vertical transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158838A true JP2004158838A (ja) | 2004-06-03 |
Family
ID=28791742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003345436A Pending JP2004158838A (ja) | 2002-10-03 | 2003-10-03 | 可変長さの縦型トランジスタの新規な製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6632712B1 (ja) |
| EP (1) | EP1408555A3 (ja) |
| JP (1) | JP2004158838A (ja) |
| SG (1) | SG115572A1 (ja) |
| TW (1) | TWI231602B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124423A (ja) * | 2006-10-20 | 2008-05-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2009088134A (ja) * | 2007-09-28 | 2009-04-23 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| JP2009141110A (ja) * | 2007-12-06 | 2009-06-25 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| JP2010267814A (ja) * | 2009-05-14 | 2010-11-25 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274292B1 (en) * | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6268282B1 (en) * | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US7067414B1 (en) * | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| US6440860B1 (en) * | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| JP4852694B2 (ja) * | 2004-03-02 | 2012-01-11 | 独立行政法人産業技術総合研究所 | 半導体集積回路およびその製造方法 |
| KR100576361B1 (ko) * | 2004-03-23 | 2006-05-03 | 삼성전자주식회사 | 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법 |
| US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
| US7531395B2 (en) * | 2004-09-01 | 2009-05-12 | Micron Technology, Inc. | Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors |
| US7144779B2 (en) * | 2004-09-01 | 2006-12-05 | Micron Technology, Inc. | Method of forming epitaxial silicon-comprising material |
| US7132355B2 (en) | 2004-09-01 | 2006-11-07 | Micron Technology, Inc. | Method of forming a layer comprising epitaxial silicon and a field effect transistor |
| US8673706B2 (en) * | 2004-09-01 | 2014-03-18 | Micron Technology, Inc. | Methods of forming layers comprising epitaxial silicon |
| JP2006068393A (ja) * | 2004-09-03 | 2006-03-16 | Olympus Corp | 内視鏡 |
| TWI305669B (en) * | 2006-07-14 | 2009-01-21 | Nanya Technology Corp | Method for making a raised vertical channel transistor device |
| US20090166722A1 (en) * | 2007-12-28 | 2009-07-02 | Alpha & Omega Semiconductor, Ltd: | High voltage structures and methods for vertical power devices with improved manufacturability |
| KR100958798B1 (ko) * | 2008-04-04 | 2010-05-24 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| CN102074577B (zh) * | 2010-10-09 | 2013-03-06 | 北京大学 | 一种垂直沟道场效应晶体管及其制备方法 |
| JP6100071B2 (ja) * | 2012-04-30 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI518782B (zh) | 2013-09-13 | 2016-01-21 | 元太科技工業股份有限公司 | 垂直電晶體及其製造方法 |
| US9431517B2 (en) * | 2014-11-26 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US9627531B1 (en) | 2015-10-30 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field-effect transistor with dual vertical gates |
| US10026653B2 (en) | 2015-12-16 | 2018-07-17 | International Business Machines Corporation | Variable gate lengths for vertical transistors |
| US9437503B1 (en) | 2015-12-22 | 2016-09-06 | International Business Machines Corporation | Vertical FETs with variable bottom spacer recess |
| US10424515B2 (en) | 2016-06-30 | 2019-09-24 | International Business Machines Corporation | Vertical FET devices with multiple channel lengths |
| KR102568718B1 (ko) * | 2016-11-09 | 2023-08-21 | 삼성전자주식회사 | 반도체 장치 |
| US10546857B2 (en) | 2017-02-16 | 2020-01-28 | International Business Machines Corporation | Vertical transistor transmission gate with adjacent NFET and PFET |
| US10043900B1 (en) | 2017-03-20 | 2018-08-07 | International Business Machines Corporation | Vertical transport Fin field effect transistors on a substrate with varying effective gate lengths |
| US10672888B2 (en) | 2017-08-21 | 2020-06-02 | International Business Machines Corporation | Vertical transistors having improved gate length control |
| US10418288B2 (en) * | 2018-01-05 | 2019-09-17 | International Business Machines Corporation | Techniques for forming different gate length vertical transistors with dual gate oxide |
| CN110265358B (zh) * | 2019-05-17 | 2021-12-03 | 上海新微技术研发中心有限公司 | 半导体器件沟道的制作方法、半导体器件及其制造方法 |
| US11640987B2 (en) * | 2021-02-04 | 2023-05-02 | Applied Materials, Inc. | Implant to form vertical FETs with self-aligned drain spacer and junction |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321228A (ja) * | 1994-05-26 | 1995-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08116068A (ja) * | 1994-08-25 | 1996-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001028399A (ja) * | 1999-06-18 | 2001-01-30 | Lucent Technol Inc | 垂直方向トランジスタｃｍｏｓ集積回路の形成方法 |
| JP2001057427A (ja) * | 1999-06-18 | 2001-02-27 | Lucent Technol Inc | 垂直トランジスタを製造する方法 |
| JP2003163282A (ja) * | 2001-09-21 | 2003-06-06 | Agere Systems Guardian Corp | 多動作電圧垂直置換ゲート（ｖｒｇ）トランジスタ |
| JP2003224202A (ja) * | 2001-12-26 | 2003-08-08 | Agere Systems Inc | Ｃｍｏｓ垂直置換ゲート（ｖｒｇ）トランジスタ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0510604A3 (en) | 1991-04-23 | 2001-05-09 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US5963800A (en) | 1995-06-16 | 1999-10-05 | Interuniversitair Micro-Elektronica Centrum (Imec Vzw) | CMOS integration process having vertical channel |
| US5872374A (en) * | 1996-03-29 | 1999-02-16 | Motorola, Inc. | Vertical semiconductor device |
| US6069384A (en) | 1997-03-04 | 2000-05-30 | Advanced Micro Devices, Inc. | Integrated circuit including vertical transistors with spacer gates having selected gate widths |
| US6225165B1 (en) | 1998-05-13 | 2001-05-01 | Micron Technology, Inc. | High density SRAM cell with latched vertical transistors |
| US6084264A (en) | 1998-11-25 | 2000-07-04 | Siliconix Incorporated | Trench MOSFET having improved breakdown and on-resistance characteristics |
| US6461900B1 (en) * | 2001-10-18 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form a self-aligned CMOS inverter using vertical device integration |
-
2002
- 2002-10-03 US US10/263,895 patent/US6632712B1/en not_active Expired - Fee Related
-
2003
- 2003-09-30 SG SG200306042A patent/SG115572A1/en unknown
- 2003-10-03 EP EP03368093A patent/EP1408555A3/en not_active Withdrawn
- 2003-10-03 JP JP2003345436A patent/JP2004158838A/ja active Pending
- 2003-10-03 TW TW092127377A patent/TWI231602B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321228A (ja) * | 1994-05-26 | 1995-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08116068A (ja) * | 1994-08-25 | 1996-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001028399A (ja) * | 1999-06-18 | 2001-01-30 | Lucent Technol Inc | 垂直方向トランジスタｃｍｏｓ集積回路の形成方法 |
| JP2001057427A (ja) * | 1999-06-18 | 2001-02-27 | Lucent Technol Inc | 垂直トランジスタを製造する方法 |
| JP2003163282A (ja) * | 2001-09-21 | 2003-06-06 | Agere Systems Guardian Corp | 多動作電圧垂直置換ゲート（ｖｒｇ）トランジスタ |
| JP2003224202A (ja) * | 2001-12-26 | 2003-08-08 | Agere Systems Inc | Ｃｍｏｓ垂直置換ゲート（ｖｒｇ）トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124423A (ja) * | 2006-10-20 | 2008-05-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2009088134A (ja) * | 2007-09-28 | 2009-04-23 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| JP2009141110A (ja) * | 2007-12-06 | 2009-06-25 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| JP2010267814A (ja) * | 2009-05-14 | 2010-11-25 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI231602B (en) | 2005-04-21 |
| EP1408555A2 (en) | 2004-04-14 |
| US6632712B1 (en) | 2003-10-14 |
| TW200419805A (en) | 2004-10-01 |
| SG115572A1 (en) | 2005-10-28 |
| EP1408555A3 (en) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004158838A (ja) | 可変長さの縦型トランジスタの新規な製造方法 | |
| US6071783A (en) | Pseudo silicon on insulator MOSFET device | |
| US5489546A (en) | Method of forming CMOS devices using independent thickness spacers in a split-polysilicon DRAM process | |
| JP5114919B2 (ja) | 半導体装置とその製造方法 | |
| EP1388889A2 (en) | Method to form a gate insulator layer comprised with multiple dielectric constants and multiple thicknesses | |
| US6184155B1 (en) | Method for forming a ultra-thin gate insulator layer | |
| KR20150060525A (ko) | 반도체 디바이스의 핀 구조체 | |
| US5670401A (en) | Method for fabricating a deep submicron mosfet device using an in-situ polymer spacer to decrease device channel length | |
| US5688706A (en) | Method for fabricating a MOSFET device, with local channel doping, self aligned to a selectively deposited tungsten gate | |
| US5677217A (en) | Method for fabricating a mosfet device, with local channel doping and a titanium silicide gate | |
| US6087241A (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| CN108878361A (zh) | 半导体器件及其制造方法 | |
| US5915181A (en) | Method for forming a deep submicron MOSFET device using a silicidation process | |
| US6281140B1 (en) | Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure | |
| US20080105899A1 (en) | Semiconductor device with epitaxially grown layer and fabrication method | |
| KR100367049B1 (ko) | 반도체 장치의 제조방법 | |
| KR0186083B1 (ko) | 반도체 소자의 소자격리방법 | |
| US6391733B1 (en) | Method of doping semiconductor devices through a layer of dielectric material | |
| US5340757A (en) | Method of manufacturing a vertical field effect transistor | |
| JP2003158200A (ja) | 積み上げソース／ドレインを持つディープサブミクロンｃｍｏｓ構造およびその製造方法 | |
| US6284594B1 (en) | Formation of an interpoly capacitor structure using a chemical mechanical polishing procedure | |
| US5702967A (en) | Method of fabricating a deep submicron MOSFET device using a recessed, narrow polysilicon gate structure | |
| KR100521790B1 (ko) | 반도체기판에좁은열적산화실리콘측면분리영역을형성하는방법및이방법에의해제조된mos반도체소자 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JPH02137335A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081010 |