JP2010245196A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010245196A JP2010245196A JP2009090456A JP2009090456A JP2010245196A JP 2010245196 A JP2010245196 A JP 2010245196A JP 2009090456 A JP2009090456 A JP 2009090456A JP 2009090456 A JP2009090456 A JP 2009090456A JP 2010245196 A JP2010245196 A JP 2010245196A
- Authority
- JP
- Japan
- Prior art keywords
- well
- conductivity type
- pillar portion
- mos transistor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 70
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 31
- 210000000746 body region Anatomy 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 79
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Abstract
【課題】ウェル電位固定用のウェル給電用素子を設ける際に、縦型ＭＯＳトランジスタ間に素子分離用の埋込絶縁層を必要とせず、素子分離用の埋込絶縁層の形成に必要な面積を削減して、半導体装置の高集積化を図る。
【解決手段】半導体基板１に形成された第１導電型のウェル２内に、ウェル給電用素子Ｘと縦型ＭＯＳトランジスタＹとが備えられ、ウェル給電用素子Ｘは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ１を有し、ピラー部Ｐ１の上部には、第１導電型のウェル２の濃度よりも高い濃度を有する第１導電型の第１不純物拡散層１３を備え、縦型ＭＯＳトランジスタＹは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ２を有し、かつ縦型ＭＯＳトランジスタＹのピラー部Ｐ２の上部には、第２導電型の第２不純物拡散層７を備えることを特徴とする半導体装置を採用する。
【選択図】図２
【解決手段】半導体基板１に形成された第１導電型のウェル２内に、ウェル給電用素子Ｘと縦型ＭＯＳトランジスタＹとが備えられ、ウェル給電用素子Ｘは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ１を有し、ピラー部Ｐ１の上部には、第１導電型のウェル２の濃度よりも高い濃度を有する第１導電型の第１不純物拡散層１３を備え、縦型ＭＯＳトランジスタＹは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ２を有し、かつ縦型ＭＯＳトランジスタＹのピラー部Ｐ２の上部には、第２導電型の第２不純物拡散層７を備えることを特徴とする半導体装置を採用する。
【選択図】図２
Description
本発明は、ウェル給電用素子と縦型ＭＯＳトランジスタとを備える半導体装置及びその製造方法に関する。
ＭＯＳトランジスタを用いて、ＣＭＯＳ回路構成の半導体装置を形成する場合には、一導電型の半導体基板内に半導体基板とは異なる導電型のウェルを形成し、その中にＮ型あるいはＰ型のいずれか一方のＭＯＳトランジスタを配置することが一般に行われている。
その際には、ウェルの電位がフローティングとなって半導体装置が誤動作を起こすのを防止するために、ウェルにウェル電位固定用のコンタクトプラグを接続して、所定の電位を給電することが行われている（特許文献１）。
その際には、ウェルの電位がフローティングとなって半導体装置が誤動作を起こすのを防止するために、ウェルにウェル電位固定用のコンタクトプラグを接続して、所定の電位を給電することが行われている（特許文献１）。
近年、半導体素子の微細化が進んだことにより、従来用いられていたプレーナ型のＭＯＳトランジスタに代えて、ピラー形状（柱形状）のボディ領域（チャネル領域）を備えた、縦型ＭＯＳトランジスタの開発が行われている（特許文献２）。
縦型ＭＯＳトランジスタを用いてＣＭＯＳ回路構成とする場合にも、ウェルの形成および、ウェル電位の固定が必要である。
縦型ＭＯＳトランジスタを用いてＣＭＯＳ回路構成とする場合にも、ウェルの形成および、ウェル電位の固定が必要である。
縦型ＭＯＳトランジスタを用いる場合に、ウェル電位固定のため、従来のプレーナ型トランジスタで用いられていたコンタクトプラグを介して給電する方式を適用すると、以下のような問題点のあることを、本発明者は見出した。
以下、この問題点を図１６及び図１７を用いて説明する。図１６は縦型ＭＯＳトランジスタとウェル電位固定用コンタクトプラグの配置を示す平面図であり、図１７は、図１６のＢ−Ｂ’線断面図を示す。
図１６及び図１７において、Ｐ型半導体基板にＮ型のウェルを形成し、そのＮ型のウェル内にＰ型の縦型ＭＯＳトランジスタを配置した構成を一例として説明する。
Ｐ型の半導体基板５１には、素子分離領域５３とＮ型のウェル５２が設けられている。素子分離領域５３は活性領域５５、５６を区画しており、活性領域は、Ｎ型のウェル５２の内部に配置されている。Ｐ０は縦型ＭＯＳトランジスタのボディ領域からなるピラー部で、活性領域のＮ型ウェル５２をピラー形状に残すようにエッチングして形成されている。符号５４はピラー部Ｐ０の表面を覆うように形成されたゲート絶縁膜である。符号５８はゲート電極で、ピラー部Ｐ０の側面部分を囲み、ゲート絶縁膜５４を介してボディ領域の表面と対向して形成されている。符号５５は、Ｐ型不純物拡散層で、トランジスタのソース又はドレインとして機能する。ピラー部Ｐ０の上部には、ドレイン又はソースとして機能するＰ型不純物拡散層５７が設けられている。ピラー部Ｐ０の内部は、Ｎ型ウェル５２と導通している。符号６０はピラー部Ｐ０を覆うように形成された層間絶縁層である。符号６１、６２はＰ型不純物拡散層５５、５７に接続するコンタクトプラグで、ソース又はドレインへの給電を行う。ゲート電極５８へ給電を行うためのコンタクトプラグは記載を省略した。
Ｐ型の半導体基板５１には、素子分離領域５３とＮ型のウェル５２が設けられている。素子分離領域５３は活性領域５５、５６を区画しており、活性領域は、Ｎ型のウェル５２の内部に配置されている。Ｐ０は縦型ＭＯＳトランジスタのボディ領域からなるピラー部で、活性領域のＮ型ウェル５２をピラー形状に残すようにエッチングして形成されている。符号５４はピラー部Ｐ０の表面を覆うように形成されたゲート絶縁膜である。符号５８はゲート電極で、ピラー部Ｐ０の側面部分を囲み、ゲート絶縁膜５４を介してボディ領域の表面と対向して形成されている。符号５５は、Ｐ型不純物拡散層で、トランジスタのソース又はドレインとして機能する。ピラー部Ｐ０の上部には、ドレイン又はソースとして機能するＰ型不純物拡散層５７が設けられている。ピラー部Ｐ０の内部は、Ｎ型ウェル５２と導通している。符号６０はピラー部Ｐ０を覆うように形成された層間絶縁層である。符号６１、６２はＰ型不純物拡散層５５、５７に接続するコンタクトプラグで、ソース又はドレインへの給電を行う。ゲート電極５８へ給電を行うためのコンタクトプラグは記載を省略した。
縦型ＭＯＳトランジスタに隣接する領域には、Ｎ型のウェルの電位を固定するためのコンタクトプラグ６３が設けられており、Ｎ型不純物拡散層５６と接続している。Ｎ型不純物拡散層５６は、素子分離の領域５３で区画されたＮ型のウェル内の活性領域にＮ型の不純物を高濃度で導入して形成したものである。Ｎ型不純物拡散層５６の濃度をＮ型ウェルの濃度よりも高くすることにより、コンタクトプラグとＮ型ウェル表面との接触抵抗を低減している。
このような配置とした半導体装置の問題点は、次の通りである。
第１に、ウェル電位固定のためには、ウェルの導電型と同じ導電型の不純物を高濃度に導入した不純物拡散層５６を縦型ＭＯＳトランジスタに隣接して配置する必要がある。ところが不純物拡散層５６は、縦型ＭＯＳトランジスタのソース及びドレインを形成する不純物拡散層領域と導電型が反対となるため、ウェル電位固定の不純物拡散層５６とソース及びドレインの不純物拡散層５５との間には素子分離用の領域５３を配置する必要がある。従って、素子分離用の領域（図１７のＳ）の配置が必要となり、半導体素子の面積が大きくなる。この面積の増大は、独立したウェルを複数配置する場合には特に顕著となり、縦型ＭＯＳトランジスタをプレーナ型から縦型に置き換えて、半導体素子の面積を小さくしようとする場合の阻害要因となる。
第１に、ウェル電位固定のためには、ウェルの導電型と同じ導電型の不純物を高濃度に導入した不純物拡散層５６を縦型ＭＯＳトランジスタに隣接して配置する必要がある。ところが不純物拡散層５６は、縦型ＭＯＳトランジスタのソース及びドレインを形成する不純物拡散層領域と導電型が反対となるため、ウェル電位固定の不純物拡散層５６とソース及びドレインの不純物拡散層５５との間には素子分離用の領域５３を配置する必要がある。従って、素子分離用の領域（図１７のＳ）の配置が必要となり、半導体素子の面積が大きくなる。この面積の増大は、独立したウェルを複数配置する場合には特に顕著となり、縦型ＭＯＳトランジスタをプレーナ型から縦型に置き換えて、半導体素子の面積を小さくしようとする場合の阻害要因となる。
第２に、コンタクトプラグ６３を介した給電によってウェル電位を固定するために、素子分離用の領域の活性領域表面からの深さ（図１７のＤ２）よりもウェルの深さ（図１７のＤ１）を深くしておく必要がある。すなわち、素子分離用の領域でウェルが分断されないようにする必要がある。一方、素子分離用の領域の深さは、隣接するＭＯＳトランジスタ間の分離に必要な能力によって決定されており、必要以上に浅くすることはできない。このため、ウェルの深さは、素子分離用の領域の底部よりも深い位置まで到達するように形成する必要があり、回路設計に際して自由度の制約を受ける。すなわち、ウェルの深さを素子分離用の領域よりも浅く設定できないので、回路特性の向上（寄生容量の抑制）や調整を行うことが困難となる。
本発明の半導体装置は、半導体基板に形成された第１導電型のウェル内に、ウェル給電用素子と縦型ＭＯＳトランジスタとが備えられ、前記ウェル給電用素子は、前記ウェルと同じ導電型のボディ領域からなるピラー部を有し、前記ピラー部の上部には、第１導電型の前記ウェルの濃度よりも高い濃度を有する第１導電型の第１不純物拡散層を備え、前記縦型ＭＯＳトランジスタは、前記ウェルと同じ導電型のボディ領域からなるピラー部を有し、かつ前記縦型ＭＯＳトランジスタの前記ピラー部の上部には、第２導電型の第２不純物拡散層を備えることを特徴とする。
本発明によれば、第１導電型のウェル内に縦型ＭＯＳトランジスタを配置する場合に、ウェル電位固定用のウェル給電用素子と縦型ＭＯＳトランジスタ間に素子分離用の埋込絶縁層を必要としない。従って、素子分離用の埋込絶縁層の形成に必要な面積を削減でき、半導体装置の高集積化を行うことができる。
また、第１導電型のウェルの深さを素子分離用の埋込絶縁層の底面より浅くなるように形成することが可能となる。従って、回路設計における電気特性の調整の手段として、第１導電型のウェルの深さの調整を用いることが可能となる。このため、回路設計の自由度が向上し、高性能な半導体装置の設計および製造が容易となる。
ＳＯＩ基板上に縦型ＭＯＳトランジスタを形成する場合においても、容易にウェル電位を固定できるので、高性能な半導体装置の製造が容易となる。
以下、本発明の第１の実施形態である半導体装置を図面を参照して詳述する。
図１は本実施形態の半導体装置のレイアウトを示す平面図であり、図２は、図１のＡ−Ａ’線断面図を示す。なお、簡略化のため、一部の要素は図２にのみ記載し、平面図への記載は省略した。
図１は本実施形態の半導体装置のレイアウトを示す平面図であり、図２は、図１のＡ−Ａ’線断面図を示す。なお、簡略化のため、一部の要素は図２にのみ記載し、平面図への記載は省略した。
図１、２において、符号１は、Ｐ型（第２導電型）の半導体基板であり、半導体基板１上には、Ｎ型（第１導電型）のウェル２が設けられている。Ｎ型のウェル２はＮ型の不純物をイオン注入法にて半導体基板１に導入することで形成される。またＮ型のウェルの外周部分である半導体基板１との境界部分は、素子分離用の埋込絶縁層３と重なる位置に設けられている。
Ｎ型のウェル２には、素子分離用の埋込絶縁層３によって活性領域Ｋが区画されている。すなわち、埋込絶縁層３は、活性領域Ｋを囲むように配置されている。また、Ｎ型のウェル２は、その底面２ａが、埋込絶縁層３の底面３ａよりも深い位置に形成されている。
Ｎ型のウェル２の活性領域Ｋ内には、ウェル給電用素子Ｘと縦型ＭＯＳトランジスタＹとが設けられている。ウェル給電用素子Ｘにはウェル給電用素子のボディ領域からなる凸形状のピラー部Ｐ１が設けられ、縦型ＭＯＳトランジスタＹには縦型ＭＯＳトランジスタのチャネル領域を形成するボディ領域からなる凸形状のピラー部Ｐ２が設けられている。ピラー部Ｐ１及びピラー部Ｐ２のボディ領域は、共にＮ型のウェル２と同じＮ型の導電型である。ボディ領域のＮ型の不純物の濃度は、トランジスタのしきい値電圧調整のために、Ｎ型のウェル２の不純物濃度と異なっていてもよい。
ピラー部Ｐ１及びピラー部Ｐ２の外周面及びＮ型のウェル２の表面には、絶縁膜４が形成されている。縦型ＭＯＳトランジスタのピラー部Ｐ２の外周面に形成された絶縁膜４は、ゲート絶縁膜であり、ゲート絶縁膜４上に縦型ＭＯＳトランジスタのゲート電極８が形成されている。また、ピラー部Ｐ２の外周上面を囲むようにサイドウォール絶縁膜２３が配置されている。ゲート電極８は、コンタクトプラグ１５に接続されている。
縦型ＭＯＳトランジスタＹのピラー部Ｐ２の上端部及び下端外周領域のＮ型ウェル２の表面には、絶縁膜４を介してＰ型の不純物拡散層７（第２導電型の第２不純物拡散層）及びＰ型の不純物拡散層５（第２導電型の第３不純物拡散層）が形成されている。Ｐ型の不純物拡散層７及び５は、縦型ＭＯＳトランジスタのソース及びドレインとして機能する。ソース及びドレインには、コンタクトプラグ１１及びコンタクトプラグ１２を介してそれぞれ配線１１ａ、１２ａから給電が行われる。
ウェル給電用素子Ｘのピラー部Ｐ１の外周面上に絶縁膜４を介してウェル給電用素子のゲート電極８が形成されている。ウェル給電用素子のピラー部Ｐ１のゲート電極８は、ピラー部Ｐ１の外周上面を囲むようにサイドウォール絶縁膜２３を配置している。Ｎ型のウェル２には、ウェル給電用のピラー部Ｐ１を介してコンタクトプラグ１４に接続された配線１４ａから給電が行われ、そしてＮ型のウェル２は所定の電位に固定される。
ウェル給電用素子のピラー部Ｐ１の上端部にはコンタクトプラグ１４に接続されたＮ型の不純物拡散層１３（第１導電型の第１不純物拡散層）が形成され、ピラー部Ｐ１の下端外周領域のＮ型ウェル２の表面には絶縁膜４を介してＰ型の不純物拡散層５が形成されている。Ｎ型の不純物拡散層１３の濃度は、コンタクトプラグ１４との接触抵抗を低減させるために必要な濃度を有し、かつＮ型のウェル２の濃度よりも高い濃度を有している。
図２に示したように、本発明の半導体装置では、Ｎ型のウェル２への給電を行うためのコンタクトプラグ１４が、ピラー部Ｐ１を介してＮ型のウェル２の上面と接続している。この構造によって、Ｎ型のウェル２と同じ導電型で、コンタクトプラグ１４との接触抵抗を低減させるために必要な濃度のＮ型不純物拡散層１３を、ピラー部Ｐ１の上部に形成することが可能となる。Ｎ型の不純物拡散層１３とＰ型の不純物拡散層５とは、Ｎ型の不純物拡散層１３を形成する際のイオン注入のエネルギーの調整によって、容易に分離した状態に配置することが可能である。従って、ウェル給電用素子Ｘのピラー部Ｐ１と縦型ＭＯＳトランジスタＹのピラー部Ｐ２の間には素子分離用の埋込絶縁層３を配置する必要がない。従って、素子分離用の埋込絶縁層３の配置に必要な面積を削減し、半導体装置の高集積化が可能となる。
Ｎ型のウェル２内に素子分離用の埋込絶縁層３を設ける必要がないため、図３に示すように、活性領域表面（シリコン表面）からのＮ型のウェル２の深さＤ１が、埋込絶縁層３の深さＤ２よりも浅くなるように設定することが出来る。すなわち、Ｎ型のウェル２の底面２ａを、埋込絶縁層３の底面３ａよりも浅く形成しても良い。埋込絶縁層３の深さＤ２よりも浅くなるように設定してもＮ型のウェル２が埋込絶縁層３で分断されることが無い。
従って、半導体装置に所望の電気特性が満たされるように、Ｎ型のウェル２の深さを自由に設定することが可能となり、所望の電気特性を得るための調整および設計が容易となる。
さらに、深いＮ型のウェル２を形成するためには、エネルギーを変更した複数回のイオン注入を実施する必要がある。浅いＮ型のウェル２とする場合には、イオン注入回数が削減できるので、製造工程のコスト低減と言う効果も得られる。
さらに、深いＮ型のウェル２を形成するためには、エネルギーを変更した複数回のイオン注入を実施する必要がある。浅いＮ型のウェル２とする場合には、イオン注入回数が削減できるので、製造工程のコスト低減と言う効果も得られる。
このように本発明では、ウェル給電用素子Ｘのピラー部Ｐ１を介してＮ型のウェル２の電位を固定することにより、Ｎ型のウェル２の深さを自由に設定することが可能である。
以上の実施形態では、Ｎ型のウェルを形成する場合について説明したが、Ｐ型のウェルの場合にも本発明は適用可能である。
Ｐ型のウェル内にＮ型の縦型ＭＯＳトランジスタを配置する場合には、Ｐ型のウェルと接続するウェル給電用素子のピラー部の上部にＰ型のウェルと同じ導電型のＰ型不純物を高濃度で導入すればよい。また、縦型ＭＯＳトランジスタのピラー部の上部および下部周辺領域には、Ｎ型不純物を導入してソース及びドレインとすればよい。また、ＣＭＯＳ構成においてＮ型のウェルとＰ型のウェルを同一の半導体基板上に形成する場合においても、Ｎ型のウェルおよびＰ型のウェルの双方に、本発明を用いたウェルへの給電方法をそれぞれ適用すればよい。なお、各ピラー部の平面形状、各ピラー部と接続するコンタクトプラグの配置位置や、ピラー部とコンタクトプラグの接続構造等は一例であり、本願発明の主旨を逸脱しない範囲で変更が可能である。
ＣＭＯＳ構成としてＮ型およびＰ型の縦型ＭＯＳトランジスタを形成する場合には、Ｎ型縦型ＭＯＳトランジスタ用のピラー部の上部にソース電極及びドレイン電極として形成するＮ型不純物拡散層を形成する工程で、同時にウェル給電用素子のピラー部Ｐ１のＮ型の不純物拡散層１３を形成してもよい。
次に、本実施形態の半導体装置の製造方法について図４〜図１１を用いて説明する。
図４において、シリコンからなるＰ型の半導体基板１にリン等のＮ型不純物をイオン注入により導入することによりＮ型のウェル２を形成する。次に、ＳＴＩ（Shallow Trench Isolation）法を用い、活性領域Ｋを囲むようにパターニング形成した溝内にシリコン酸化層等の絶縁層を充填することで、活性領域Ｋを区画する素子分離用の埋込絶縁層３を形成する。Ｎ型のウェル２の底面２ａは、埋込絶縁層３の底面３ａより深く形成する。尚、埋込絶縁層３は、Ｎ型のウェル２よりも先に形成してもよい。また、トランジスタのしきい値電圧調整のため、あらかじめＮ型のウェル２の凸部（ピラー部に相当する領域）にイオン注入を実施してＮ型不純物濃度の調整を行っておいてもよい。
図４において、シリコンからなるＰ型の半導体基板１にリン等のＮ型不純物をイオン注入により導入することによりＮ型のウェル２を形成する。次に、ＳＴＩ（Shallow Trench Isolation）法を用い、活性領域Ｋを囲むようにパターニング形成した溝内にシリコン酸化層等の絶縁層を充填することで、活性領域Ｋを区画する素子分離用の埋込絶縁層３を形成する。Ｎ型のウェル２の底面２ａは、埋込絶縁層３の底面３ａより深く形成する。尚、埋込絶縁層３は、Ｎ型のウェル２よりも先に形成してもよい。また、トランジスタのしきい値電圧調整のため、あらかじめＮ型のウェル２の凸部（ピラー部に相当する領域）にイオン注入を実施してＮ型不純物濃度の調整を行っておいてもよい。
図５において、Ｎ型のウェル２上にシリコン窒化膜２１を用いてピラー部形成用のマスクパターンを形成し、シリコン窒化膜２１をマスクにしてシリコンのドライエッチングを行い、ピラー部Ｐ１およびピラー部Ｐ２を形成する。ピラー部Ｐ１とピラー部Ｐ２の平面形状、すなわちピラー部の直径は異なる寸法であってもよい。また、素子分離用の埋込絶縁層３の上面を保護するため、埋込絶縁層３上をマスク用のシリコン窒化膜２１のパターンで覆うようにして、シリコンのドライエッチングを行ってもよい。
図６において、図５のシリコン窒化膜２１のマスクパターンをマスクにして、イオン注入法にて半導体基板１のシリコン表面にフッ化ボロン等のＰ型不純物を導入してＰ型の不純物拡散層５を形成する。不純物拡散層５は、Ｎ型のウェル２の領域内において、ピラー部Ｐ１およびピラー部Ｐ２を除く活性領域Ｋの表面に形成される。
図７において、熱酸化を行ってピラー部Ｐ１およびピラー部Ｐ２の側面及び半導体基板１のシリコン表面上に熱酸化膜としての絶縁膜４を形成する。その後に、ピラー部Ｐ１、Ｐ２の絶縁膜４上に、不純物を導入した多結晶シリコンまたは高融点金属膜等を堆積し、次いで絶縁膜４の表面が露出するまでドライエッチングを行い、ピラー部Ｐ１、Ｐ２の側面の外周部分にサイドウォール形状のゲート電極８を形成する。素子分離の埋込絶縁層３の側壁部分にもゲート電極材料はサイドウォール状に残存するが、図面への記載は省略した。
図８において、ピラー部Ｐ１、Ｐ２の側面のサイドウォール形状のゲート電極８間にシリコン酸化膜等の絶縁膜を堆積して第１の層間絶縁膜１０ａを形成し、その表面をＣＭＰ（Chemical Mechanical Polishing）法にてシリコン窒化膜２１の上面が露出するまで研磨して平坦化する。この後に、ウェットエッチングを行って、マスク用のシリコン窒化膜２１を除去し、ピラー部Ｐ１およびＰ２の上面（シリコン面）を露出させる。
図９において、縦型ＭＯＳトランジスタのピラー部Ｐ２の上面を覆うようにフォトレジスト膜２２のマスクパターンを形成する。このマスクパターンをマスクにしてウェル給電用素子のピラー部Ｐ１の上部にリン等のＮ型不純物のイオン注入を行い、Ｎ型の不純物拡散層１３を形成する。Ｎ型の不純物拡散層１３を形成した後に、マスク用のフォトレジスト膜２２を除去する。
なお、ウェル給電用素子のピラー部Ｐ１は縦型ＭＯＳトランジスタ動作を行わないので、Ｎ型の不純物拡散層１３は、Ｐ型の不純物拡散層５と接触しない程度に深くまで形成することが、電気抵抗低減の観点から好ましい。従って、ウェル給電用素子のピラー部Ｐ１のＮ型不純物拡散層１３を形成する工程を独立して行う場合には、イオン注入のエネルギーが最適となるように設定すればよい。
図１０において、ウェル給電用素子のピラー部Ｐ１の上面を覆うようにフォトレジスト膜２３のマスクパターンを形成する。このマスクパターンをマスクにして縦型ＭＯＳトランジスタのピラー部Ｐ２の上部にフッ化ボロン等のＰ型不純物のイオン注入を行い、Ｐ型の不純物拡散層７を形成する。Ｐ型の不純物拡散層７の深さは、所望のトランジスタ特性を考慮し、最適となるように設定すればよい。Ｐ型の不純物拡散層７を形成した後に、マスク用のフォトレジスト膜２３は除去する。
図１１において、ピラー部Ｐ１及びピラー部Ｐ２の不純物拡散層７及び１３上にシリコン窒化膜を堆積した後にドライエッチングを行い、サイドウォール絶縁膜２３を形成する。サイドウォール絶縁膜２３は、ピラー部Ｐ１およびピラー部Ｐ２の外形と同じ形状で形成された、第１層間絶縁膜１０ａの開口の内壁部分に形成される。またピラー部Ｐ１およびピラー部Ｐ２の上面の中心近傍のシリコン面は露出している。
図１２において、第１層間絶縁膜１０ａ上にシリコン酸化膜等の絶縁膜を堆積して第２層間絶縁膜１０を形成し、表面をＣＭＰ（Chemical Mechanical Polishing）法にて研磨して平坦化する。次に、第２層間絶縁膜１０にスルーホールを設けてピラー部Ｐ１およびピラー部Ｐ２の不純物拡散層１３及び７の上面と接続するコンタクトプラグ１４および１１を多結晶シリコンやタングステン（Ｗ）等の金属膜を用いて形成する。ここで、サイドウォール絶縁膜２３をコンタクトプラグ形成の際のエッチングストッパーとして使用することにより、コンタクトプラグ１１、１４とゲート電極８の間の絶縁性を確保することができる。
この後に、図１に示したようにゲート電極８と接続するコンタクトプラグ１５を形成する。
また、図２に示したように、Ｐ型不純物拡散層５と接続するコンタクトプラグ１２を形成する。各コンタクトプラグ１１、１２、１４は、同時に形成してもかまわない。ウェル給電用素子のピラー部Ｐ１には、ゲート電極８に接続するコンタクトプラグを設ける必要は無い。この後に、各コンタクトプラグに接続する配線層１１ａ、１２ａ、１４ａをアルミ（Al）または銅（Cu)等で形成して、半導体装置が完成する。
また、図２に示したように、Ｐ型不純物拡散層５と接続するコンタクトプラグ１２を形成する。各コンタクトプラグ１１、１２、１４は、同時に形成してもかまわない。ウェル給電用素子のピラー部Ｐ１には、ゲート電極８に接続するコンタクトプラグを設ける必要は無い。この後に、各コンタクトプラグに接続する配線層１１ａ、１２ａ、１４ａをアルミ（Al）または銅（Cu)等で形成して、半導体装置が完成する。
図１３において、なお、図１０のピラー部Ｐ１およびピラー部Ｐ２の上面の中心近傍部分のみを露出させた状態で、シリコンの選択エピタキシャル成長を行い、コンタクトプラグ１１ｂおよび１４ｂを第１の層間絶縁膜１０ａの開口部分にあらかじめ形成しておいてもよい。この場合は、縦型ＭＯＳトランジスタのピラー部Ｐ２に接続するコンタクトプラグ１１の位置をピラー部Ｐ２の中心かずらして形成することが可能となる。従って、ゲート電極８と接続するコンタクトプラグ１３から離れる方向にコンタクトプラグ１１の位置をずらすことにより、コンタクトプラグ間の距離が広がり、製造が容易になる。
次に、本発明の第２の実施形態について説明する。第２の実施形態は、ＳＯＩ（Silicon On Insulator）型の半導体基板上に半導体素子を形成した例である。
ＳＯＩ基板以外の参照符号については、実施例１に説明したものと同じである。図１４は、ＳＯＩ（Silicon On Insulator）型の半導体の断面図を示す。符号３１がＳＯＩ基板であり、ＳＯＩ基板３１は、下層の支持基板３２ｃと、中間の絶縁層３２ｂと、上層の半導体層３２ａから構成されている。ＳＯＩ基板上に半導体素子を形成する場合には、半導体層３２ａの膜厚を薄くなるようにした結果、素子分離用の埋込絶縁層３が、絶縁層３２ｂと接触する場合がある。ウェル２ａは、埋込絶縁層３および絶縁層３２ａで囲まれた半導体層３２ａ内に形成される。従来のウェルへの給電方法では、このような場合にはウェル電位を固定することが不可能であった。
これに対して本発明では、ウェル２ａにウェル給電用素子のピラー部Ｐ１を介して電位を供給することが可能となる。従って、ウェル２ａがフローティング状態になるのを容易に回避でき、高性能の半導体装置を製造することができる。
次に、本発明の第３の実施形態について説明する。本実施形態は、活性領域Ｋ内に給電用素子のピラー部Ｐ１および縦型ＭＯＳトランジスタのピラー部Ｐ２をそれぞれ２つ以上配置した例である。
図１５は、ソース及びドレイン領域の一方を共通に接続した３つの縦型ＭＯＳトランジスタを活性領域Ｋ内に配置した平面図である。ここで、各ピラー部の位置のみを示し、ゲート電極等の記載は省略した。
素子分離用の埋込絶縁層４３は、活性領域Ｋを囲むように配置されている。符号４２はＮ型のウェル４２の外周部を示す。Ｐ１はウェル電位固定のための給電用素子のピラー部で、上述と同じ構造でウェル部４２に接続している。ピラー部Ｐ１〜Ｐ４が形成されている以外の活性領域Ｋの表面にはウェル部４２と反対導電型の不純物拡散層４５が形成され、各縦型ＭＯＳトランジスタに共通のソース及びドレインとなっている。不純物拡散層４５に導通するコンタクトプラグ４９を介してソース及びドレインに給電が行われる。
このように複数の縦型ＭＯＳトランジスタを配置する場合にも、本発明を適用することで、高集積化を実現することが可能となる。なお、ウェル給電用素子のピラー部の数も１つには限定されない。１つのウェル内に複数のウェル給電用素子のピラー部を配置してもよい。
１；半導体基板、２、２ａ、４２；ウェル、３、４３；素子分離用の埋込絶縁層、４；絶縁膜、８；ゲート電極、２０；サイドウォール絶縁膜、１１、１１ｂ、１２、１４、１４ｂ、４９；コンタクトプラグ、１１ａ、１２ａ、１４ａ：配線、５．７、１３、４５；不純物拡散層、１０、１０ａ；層間絶縁膜、２１；シリコン窒化膜、２２；フォトレジスト、３１；ＳＯＩ基板、Ｐ０〜Ｐ４；ピラー部、Ｋ；活性領域、Ｘ；ウェル給電用素子、Ｙ；縦型ＭＯＳトランジスタ。
Claims (12)
- 半導体基板に形成された第１導電型のウェル内に、ウェル給電用素子と縦型ＭＯＳトランジスタとが備えられ、
前記ウェル給電用素子は、前記ウェルと同じ導電型のボディ領域からなるピラー部を有し、前記ピラー部の上部には、第１導電型の前記ウェルの濃度よりも高い濃度を有する第１導電型の第１不純物拡散層を備え、
前記縦型ＭＯＳトランジスタは、前記ウェルと同じ導電型のボディ領域からなるピラー部を有し、かつ前記縦型ＭＯＳトランジスタの前記ピラー部の上部には、第２導電型の第２不純物拡散層を備えることを特徴とする半導体装置。 - 半導体基板と、
半導体基板に形成された第１導電型のウェルと、
前記半導体基板に形成された素子分離用の埋込絶縁層と、
前記埋込絶縁層によって前記第１導電型のウェル内に区画して形成された活性領域と、
前記活性領域内に形成されたウェル給電用素子及び縦型ＭＯＳトランジスタとを備え、
前記ウェル給電用素子は、前記第１導電型のウェルから突出して形成されたボディ領域からなる凸形状のピラー部を有し、
前記縦型ＭＯＳトランジスタは、前記第１導電型のウェルから突出して形成されたボディ領域からなる凸形状のピラー部を有する
ことを特徴とする半導体装置。 - 前記ウェル給電用素子の前記ピラー部は、前記ウェルの濃度よりも高い濃度を有する第１導電型の第１不純物拡散層をその上部に備え、前記縦型ＭＯＳトランジスタの前記ピラー部は、第２導電型の第２不純物拡散層をその上部に備えることを特徴とする請求項２記載の半導体装置。
- 前記第１不純物拡散層に、第１導電型の前記ウェルの電位を固定するコンタクトプラグが接続されていることを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体装置。
- 前記第１導電型のウェル内に設けた前記活性領域の表面に第２導電型の第３不純物拡散領域を備えることを特徴とする請求項１〜請求項４のいずれか１項記載の半導体装置。
- 前記縦型ＭＯＳトランジスタの前記ピラー部が、前記第１導電型のウェルに複数形成されていることを特徴とする請求項１〜請求項５のいずれか１項記載の半導体装置。
- 前記半導体基板内において、第１導電型の前記ウェルの底面が、前記埋込絶縁層の底面よりも深い位置に形成されていることを特徴とする請求項１〜請求項６のいずれか１項記載の半導体装置。
- 前記半導体基板内において、第１導電型の前記ウェルの底面が、前記埋込絶縁層の底面よりも浅い位置に形成されていることを特徴とする請求項１〜請求項６のいずれか１項記載の半導体装置。
- 前記半導体基板がＳＯＩ基板であり、ＳＯＩ基板を構成する半導体層によって前記ウェルが構成されていることを特徴とする請求項１〜請求項６のいずれか１項記載の半導体装置。
- 前記埋込絶縁層が、前記ＳＯＩ基板を構成する絶縁膜に接していることを特徴とする請求項９記載の半導体装置。
- 半導体基板に第１導電型のウェルを形成する工程と、
前記第１導電型のウェルの領域内に素子分離用の埋込絶縁層を設け、該埋込絶縁層によって区画された活性領域を形成する工程と、
前記第１導電型のウェルの一部をエッチングで除去することにより、前記第１導電型のウェルの領域内にウェル給電用素子のピラー部と、縦型ＭＯＳトランジスタのピラー部とを形成する工程と、
前記ウェル給電用素子の第１導電型のピラー部の上部に第１導電型の不純物を前記第１導電型のウェルの濃度より高濃度に拡散させて第１不純物拡散層を形成する工程と、
前記縦型ＭＯＳトランジスタのピラー部の上部に第２導電型の不純物を拡散させて第２不純物拡散層を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記ウェル給電用素子のピラー部と、縦型ＭＯＳトランジスタのピラー部とを形成する工程の後に、
前記１導電型のウェルの領域内において、前記ウェル給電用素子のピラー部および前記縦型ＭＯＳトランジスタのピラー部を除く前記活性領域の表面に第２導電型の不純物を拡散させて第３不純物拡散層を形成する工程をさらに備えることを特徴とする請求項１１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009090456A JP2010245196A (ja) | 2009-04-02 | 2009-04-02 | 半導体装置およびその製造方法 |
| US12/662,127 US8378417B2 (en) | 2009-04-02 | 2010-03-31 | Semiconductor device including a well potential supply device and a vertical MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009090456A JP2010245196A (ja) | 2009-04-02 | 2009-04-02 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010245196A true JP2010245196A (ja) | 2010-10-28 |
Family
ID=42825475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009090456A Pending JP2010245196A (ja) | 2009-04-02 | 2009-04-02 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8378417B2 (ja) |
| JP (1) | JP2010245196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040682A (ja) * | 2009-08-18 | 2011-02-24 | Unisantis Electronics Japan Ltd | 半導体装置とその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5614915B2 (ja) * | 2007-09-27 | 2014-10-29 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| JP2011040421A (ja) * | 2009-08-06 | 2011-02-24 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2011103339A (ja) * | 2009-11-10 | 2011-05-26 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2013206932A (ja) * | 2012-03-27 | 2013-10-07 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2014022386A (ja) * | 2012-07-12 | 2014-02-03 | Ps4 Luxco S A R L | 半導体装置 |
| US9318487B2 (en) * | 2013-07-09 | 2016-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | High performance power cell for RF power amplifier |
| JP2015053354A (ja) * | 2013-09-06 | 2015-03-19 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
| US9087897B1 (en) | 2014-01-31 | 2015-07-21 | International Business Machines Corporation | Semiconductor structures with pair(s) of vertical field effect transistors, each pair having a shared source/drain region and methods of forming the structures |
| US9406793B2 (en) * | 2014-07-03 | 2016-08-02 | Broadcom Corporation | Semiconductor device with a vertical channel formed through a plurality of semiconductor layers |
| US9299835B1 (en) | 2014-12-04 | 2016-03-29 | International Business Machines Corporation | Vertical field effect transistors |
| FR3056010B1 (fr) * | 2016-09-09 | 2018-10-26 | Stmicroelectronics (Rousset) Sas | Procede de fabrication de transistors, en particulier des transistors de selection pour des memoires non-volatiles, et dispositif correspondant. |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199721A (ja) * | 1996-01-22 | 1997-07-31 | Nissan Motor Co Ltd | 電界効果トランジスタ |
| JP2000124450A (ja) * | 1998-10-13 | 2000-04-28 | Mitsubishi Electric Corp | 半導体装置 |
| JP2000315792A (ja) * | 1999-05-06 | 2000-11-14 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2003142684A (ja) * | 2001-11-02 | 2003-05-16 | Toshiba Corp | 半導体素子及び半導体装置 |
| JP2004274039A (ja) * | 2003-02-17 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 双方向素子およびその製造方法、半導体装置 |
| JP2007201454A (ja) * | 2006-01-26 | 2007-08-09 | Samsung Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2008305896A (ja) * | 2007-06-06 | 2008-12-18 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0510604A3 (en) * | 1991-04-23 | 2001-05-09 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2748072B2 (ja) * | 1992-07-03 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH098290A (ja) * | 1995-06-20 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6034389A (en) * | 1997-01-22 | 2000-03-07 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array |
| US6229161B1 (en) * | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
| DE10024480B4 (de) * | 2000-05-18 | 2006-02-16 | Infineon Technologies Ag | Kompensationsbauelement mit verbesserter Robustheit |
| DE10038728A1 (de) * | 2000-07-31 | 2002-02-21 | Infineon Technologies Ag | Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung |
| DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
| US6610575B1 (en) * | 2002-06-04 | 2003-08-26 | Chartered Semiconductor Manufacturing Ltd. | Forming dual gate oxide thickness on vertical transistors by ion implantation |
| US6794699B2 (en) * | 2002-08-29 | 2004-09-21 | Micron Technology Inc | Annular gate and technique for fabricating an annular gate |
| US6943407B2 (en) * | 2003-06-17 | 2005-09-13 | International Business Machines Corporation | Low leakage heterojunction vertical transistors and high performance devices thereof |
| US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
| US7326611B2 (en) * | 2005-02-03 | 2008-02-05 | Micron Technology, Inc. | DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays |
| WO2007022359A2 (en) * | 2005-08-16 | 2007-02-22 | The Regents Of The University Of California | Vertical integrated silicon nanowire field effect transistors and methods of fabrication |
| KR100800469B1 (ko) * | 2005-10-05 | 2008-02-01 | 삼성전자주식회사 | 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법 |
| TWI291733B (en) * | 2006-01-17 | 2007-12-21 | Nanya Technology Corp | Memory device and fabrication method thereof |
| US7772632B2 (en) * | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
| US7646041B2 (en) * | 2006-12-04 | 2010-01-12 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including vertical channels, methods of operating, and methods of fabricating the same |
| US7528035B2 (en) * | 2007-03-20 | 2009-05-05 | International Business Machines Corporation | Vertical trench memory cell with insulating ring |
| JP2008300623A (ja) * | 2007-05-31 | 2008-12-11 | Elpida Memory Inc | 半導体装置及びその製造方法、並びに、データ処理システム |
| KR100929635B1 (ko) * | 2007-11-05 | 2009-12-03 | 주식회사 하이닉스반도체 | 수직형 트랜지스터 및 그의 형성방법 |
| JP2009141110A (ja) * | 2007-12-06 | 2009-06-25 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| US8188537B2 (en) * | 2008-01-29 | 2012-05-29 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US7910971B2 (en) * | 2008-08-07 | 2011-03-22 | Micron Technology, Inc. | Methods of forming vertical field effect transistors, vertical field effect transistors, and dram cells |
| WO2010102106A2 (en) * | 2009-03-04 | 2010-09-10 | Innovative Silicon Isi Sa | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
-
2009
- 2009-04-02 JP JP2009090456A patent/JP2010245196A/ja active Pending
-
2010
- 2010-03-31 US US12/662,127 patent/US8378417B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199721A (ja) * | 1996-01-22 | 1997-07-31 | Nissan Motor Co Ltd | 電界効果トランジスタ |
| JP2000124450A (ja) * | 1998-10-13 | 2000-04-28 | Mitsubishi Electric Corp | 半導体装置 |
| JP2000315792A (ja) * | 1999-05-06 | 2000-11-14 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2003142684A (ja) * | 2001-11-02 | 2003-05-16 | Toshiba Corp | 半導体素子及び半導体装置 |
| JP2004274039A (ja) * | 2003-02-17 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 双方向素子およびその製造方法、半導体装置 |
| JP2007201454A (ja) * | 2006-01-26 | 2007-08-09 | Samsung Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2008305896A (ja) * | 2007-06-06 | 2008-12-18 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040682A (ja) * | 2009-08-18 | 2011-02-24 | Unisantis Electronics Japan Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100252879A1 (en) | 2010-10-07 |
| US8378417B2 (en) | 2013-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010245196A (ja) | 半導体装置およびその製造方法 | |
| US10304830B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8569830B2 (en) | Semiconductor device having vertical MOS transistor and method for manufacturing the semiconductor device | |
| JP2009141110A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7696576B2 (en) | Semiconductor device that includes transistors formed on different silicon surfaces | |
| WO2014181819A1 (ja) | 半導体装置 | |
| US9461036B2 (en) | Semiconductor device | |
| US8778770B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2015061038A (ja) | 半導体装置 | |
| JP4579512B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012004510A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012023305A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5003856B2 (ja) | 半導体装置 | |
| JP2004363136A (ja) | 半導体回路装置 | |
| JP4784738B2 (ja) | 半導体装置 | |
| JP4784739B2 (ja) | 半導体装置 | |
| JP4784737B2 (ja) | 半導体装置 | |
| KR102544806B1 (ko) | 트랜지스터 구조 및 관련 인버터 | |
| JP6637139B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006319241A (ja) | 半導体装置およびその製造方法 | |
| JP2016054183A (ja) | 半導体装置 | |
| JP6416969B2 (ja) | 半導体装置およびその製造方法 | |
| JP5071652B2 (ja) | 半導体装置 | |
| JP2005159003A (ja) | 半導体装置の製造方法 | |
| JP2009188200A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140314 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140319 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140416 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140421 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140516 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140924 |