JP5071899B2 - Ｄｒａｍセル用の分離領域を有する半導体構造及び製造方法 - Google Patents

Ｄｒａｍセル用の分離領域を有する半導体構造及び製造方法 Download PDF

Info

Publication number
JP5071899B2
JP5071899B2 JP2007529802A JP2007529802A JP5071899B2 JP 5071899 B2 JP5071899 B2 JP 5071899B2 JP 2007529802 A JP2007529802 A JP 2007529802A JP 2007529802 A JP2007529802 A JP 2007529802A JP 5071899 B2 JP5071899 B2 JP 5071899B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
semiconductor material
source
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007529802A
Other languages
English (en)
Other versions
JP2008511165A (ja
Inventor
チャンス，ランダル・ダブリュー
ハラー，ゴードン・エイ
タン，サン・ディー
カミングス，スティーブン
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2008511165A publication Critical patent/JP2008511165A/ja
Application granted granted Critical
Publication of JP5071899B2 publication Critical patent/JP5071899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体構造及び半導体構造を形成する方法に関する。特定の態様では、本発明は、垂直に延びるチャネル領域を有するトランジスタデバイスを形成する方法、及びそのようなデバイスを備える構造に関する。
発明の背景
トランジスタデバイスは多くの半導体アセンブリで利用される。トランジスタデバイスは、たとえば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）構造及びスタティックランダムアクセスメモリ（ＳＲＡＭ）構造などの、メモリ回路に利用されることができる。半導体デバイス処理の継続する目標は、集積の規模を増し、処理を簡単にし、コストを低減することである。そのような継続する目標のうちの１つ又は複数に向かって前進する、トランジスタ構造を形成する新しい方法を生み出すことが望まれる。
本明細書に述べられる発明の態様は、トランジスタデバイスを形成するのに特に役立ち得る。しかし、理解されるように、本発明は、そのような用途に対して主に述べられるが、当業者によって認識されるように、本発明は、他の半導体作製用途で利用されることもできる。
発明の概要
一態様において、本発明は半導体構造を形成する方法に関する。半導体基板が設けられる。基板は、単結晶半導体材料内に延びる複数のトレンチ分離領域を含む。分離領域は、単結晶半導体材料を含む第１領域によって互いに離間される。単結晶半導体材料は、第１領域内でパターニングされて複数のピラーにされる。後続の処理において、ピラーは、トランジスタデバイス内に組み込まれることができる。そのような用途では、ピラーは、トランジスタデバイスの垂直に延びるチャネル領域を備えることができる。
一態様において、本発明は半導体構造を形成する別の方法を含む。半導体基板が設けられる。基板は、第１半導体材料内で延びるトレンチの行を備える。行は、第１半導体材料を含む第１領域によって互いに離間される。トレンチは誘電体材料で部分的に充填されるだけであり、トレンチ内の誘電体材料は離間された行を形成する。第２半導体材料が半導体基板上に形成される。第２半導体材料はトレンチの行の間で第１領域にわたって延びる。第１及び第２半導体材料はパターニングされて複数のピラーにされる。個々のピラーは、第１半導体材料のセグメント上に第２半導体材料のセグメント（分割部分）を備える。複数のピラーは行に沿って配置され、ピラーの行の少なくとも一部は、誘電体材料の行の１つ又は複数を備える第２領域によって互いに離間される。
一態様において、本発明は半導体構造を形成する別の方法を包含する。半導体基板が設けられる。基板は、第１半導体材料内に延びる複数のトレンチを含む。第１半導体材料は、その最上面が第１高さにある。トレンチは、第１半導体材料を含む第１領域によって互いに離間される。トレンチは第１誘電体材料で充填される。第１誘電体材料の高さは、トレンチ内に誘電体材料線（誘電体材料の線状構造物）を形成するために下げられる。誘電体材料線は、第１高さより低い第２高さに最上面を有する。第１誘電体材料の高さを下げた後に、第２半導体材料が半導体基板上に形成される。第２半導体材料は誘電体材料線の上に延び、第１領域にわたっても延びる。開口が第２半導体材料を貫通して誘電体材料線まで形成され、第２誘電体材料で充填される。第１及び第２半導体材料は、その後、第１領域内でパターニングされて複数のピラーにされる。個々のピラーは、第１半導体材料のセグメント上に第２半導体材料のセグメントを備える。ピラーは、その最上面が、第１高さを超す第３高さにある。
本発明の好ましい実施の形態を、以下の添付図面を参照して以下に述べる。
好ましい実施の形態の詳細な説明
本発明は、垂直に延びるピラーを含む半導体構造、及び、そのような構造を形成する方法に関する。特定の態様では、ピラーは、縦型のサラウンディングゲート電界効果トランジスタに組み込まれることができる。そのようなトランジスタは、たとえば、高密度ＤＲＡＭアレイ及び／又はＳＲＡＭアレイなどの高密度メモリアレイに組み込まれることができる。本発明の例示的な態様は、図１〜図２１を参照して述べられる。
最初に図１〜図３を参照すると、予備処理段階にある半導体構造１０が示される。構造１０は半導体基板を備え、半導体基板は、単結晶半導体材料１８内に延びる複数のトレンチ分離領域１２、１４、及び１６を含む。請求項の解釈を補助するために、用語「半導電性基板」及び「半導体基板」は、限定はしないが、（単独の、又は、他の材料を含むアセンブリの）半導電性ウェハなどのバルク半導電性材料、及び、（単独の、又は、他の材料を含むアセンブリの）半導電性材料層を含む、半導電性材料を含む任意の構造を意味するように定義される。用語「基板」は、上述した半導電性基板を含む任意の支持構造を指すが、これに限定されない。
分離領域１２、１４、及び１６は、半導体材料１８の領域２０及び２２によって互いから離間される。本発明の特定の態様においては、領域２０及び２２を「第１領域」と呼ぶことができる。
分離領域１２、１４、及び１６は、半導体材料１８内に形成されたトレンチを備え、トレンチ内に誘電体材料２４を含む。誘電体材料２４は、任意の適した組成物又は組成物の組合せであることができる。特定の態様では、材料２４は、窒化シリコンライナ上に配設された二酸化シリコンを含むか、本質的に該二酸化シリコンからなるか、又は、該二酸化シリコンからなる。単結晶材料１８内に形成されたトレンチは、任意の適した深さに形成されることができ、ある態様では分離領域はいわゆるシャロートレンチ分離領域に相当する。
半導体材料１８は、任意の適した半導体材料又は材料の組合せを含むことができる。特定の態様では、材料１８は、単独の、又は、図１〜図３の処理段階で背景ドーパントを微量ドープされた単結晶シリコンを含むか、本質的に該単結晶シリコンからなるか、又は、該単結晶シリコンからなる。構造１０は、ある態様では、図１〜図３の図示する処理段階において単結晶シリコンウェハのフラグメントに相当することができる。
構造１０は、図１〜図３の処理段階において上側表面２６を有する。そのような上側表面は、誘電体材料２４にわたって、また、半導体材料１８にわたって実質的に同一平面上にあるように示され、材料１８及び２４は、図１〜図３の図示する態様では、共通の高さに最上面を有すると考えられることができる。誘電体材料２４の高さは、第１高さと呼ばれることができ、半導体材料１８の高さは、第２高さと呼ばれることができる。理解されるように、本発明は、表面２６が、誘電体材料２４及び半導体材料１８にわたって同一平面上にない（すなわち、第１高さと第２高さとが互いに同じでない）他の態様（図示せず）を包含する。そのような他の態様では、誘電体層２４は、材料１８の最上面よりも上方へ延びることができ、又は、最上面よりも下方に延びることができる。
次に、図４〜図６を参照すると、誘電体材料２４がトレンチ１２、１４、及び１６内で凹まされた後の構造１０が示される。誘電体材料２４が、二酸化シリコンを含むか、本質的に該二酸化シリコンからなるか、又は、該二酸化シリコンからなる態様では、材料２４を凹ますのに利用されるエッチングは、ウェットエッチングであることができる。たとえば、エッチングは、緩衝剤処理された酸化物エッチングであることができ、及び／又は、フッ化水素酸を利用することができる（特定の態様では、エッチングは希釈されたフッ化水素酸を利用する）。半導体材料１８が本質的に単結晶シリコンからなり、誘電体材料２４が本質的に二酸化シリコンからなる場合、材料２４を凹ますのに利用されるエッチングは、好ましくは、シリコンに比べて二酸化シリコンに選択性があるエッチングである（すなわち、シリコンより速いレートで二酸化シリコンを除去する、限定はしないが、シリコンに比べて二酸化シリコンに１００％の選択性があるエッチングを含むことができるエッチングである）。次に続く説明で明らかになるように、本発明のある態様では、誘電体材料２４が凹まされる量は半導体材料ピラーの高さを決める。そのような態様では、エッチングは、誘電体材料を約５００Å〜約１５００Åだけ凹ますために行われることができ、たとえば、誘電体材料を約１０００Å〜約１５００Åだけ凹ますために行われることができる。
先に説明したように、トレンチ１２、１４、及び１６は、シャロートレンチ分離領域に利用された従来のトレンチに相当することができる。しかし、留意されるように、トレンチは、分離トレンチ内の絶縁体材料２４の凹みを補償するために、シャロートレンチ分離領域に従来から利用されたトレンチより深くなるように形成されることもできる。ある態様では、トレンチは約２０００Åより深く延びることができる。
絶縁体材料２４の凹みは、半導体材料１８の高さ（いわゆる、第２高さと呼ばれる）に対して誘電体材料の高さ（いわゆる、第１高さと呼ばれる）を下げる。そのため、半導体材料１８の最上面の高さは、図４〜図６の処理段階において、誘電体材料２４の最上面の高さを超える。換言すれば、トレンチ１２、１４、及び１６は、図４〜図６の処理段階において、誘電体材料２４で部分的に充填されるだけである。トレンチ内の誘電体材料は、図４の平面図に見ることができるように、互いに離間した行を形成する。図４における上下方向は、縦方向として定義されることができ、図４における横方向は、水平方向として定義されることができる。それに従って、誘電体材料の行は、所定の縦方向に延びる。特定の態様では、行は、縦に延びる誘電体線と呼ばれることができる。そのような線は、半導体材料１８の縦に延びるストリップ（細長い領域）（たとえば、図４及び図５のストリップ２０及び２２）によって互いに分離される。
次に図７〜図９を参照すると、半導体材料３０が材料１８上に形成され、誘電体材料２３が半導体材料内で且つトレンチ１２、１４及び１６の真上に形成される。誘電体材料２３はパターニングされて線２５、２７及び２９にされる。
図示する構造は、基板１８上で、かつ、トレンチ１２、１４、及び１６上に半導体材料３０を最初に設けることによって形成されることができる。その後、トレンチ１２、１４及び１６内で、材料３０を貫通して材料２４まで、開口が形成されることができ、開口は誘電体材料２３で充填されることができる。ある態様では、誘電体材料２３は材料３０内の開口をオーバフィルするように形成されることになり、その後、過剰の材料は平坦化によって除去されて、材料３０ならびに線２５、２７及び２９にわたって延びる、図示する平坦化された上側表面が形成されることになる。トレンチ内の誘電体材料２４は行にあり、誘電体材料２３は誘電体材料の行の高さを材料３０の高さまで高める。
誘電体材料２３は、その材料を先に述べた第１誘電体材料２４と区別するために、第２誘電体材料と呼ばれることができる。材料２３は、任意の適した誘電体組成物又は組成物の組合せを含むことができる。ある態様では、材料２３は組成的には材料２４と同じであることができ、他の態様では、材料２３は材料２４と異なることができる。誘電体材料２３は、たとえば、ドープされた、又は、未ドープの二酸化シリコンを含むか、本質的に該二酸化シリコンからなるか、又は、該二酸化シリコンからなることができる。
材料３０は任意の適した半導体材料を含むことができる。特定の態様では、材料３０は、シリコンを含むか、本質的にシリコンからなるか、又は、シリコンからなる。シリコンは、アモルファス、多結晶又は単結晶の形態のうちの１つ又は複数の状態であることができる。たとえば、材料３０は、単結晶材料１８の露出表面からエピタキシャル成長した単結晶シリコンを含むか、本質的に該単結晶シリコンからなるか、又は、該単結晶シリコンからなることができる。あるいは、材料３０は、たとえば、化学気相堆積及び／又は原子層堆積によって材料１８上に堆積された多結晶シリコン及び／又はアモルファスシリコンを含むか、本質的に該多結晶シリコン及び／又はアモルファスシリコンからなるか、又は、該多結晶シリコン及び／又はアモルファスシリコンからなることができる。材料３０は、その材料を第１半導体材料１８と区別するために、第２半導体材料と呼ばれることができる。
材料３０は任意の適した厚さに形成されることができる。特定の態様では、材料３０は約１０００Å〜約３０００Åの厚さに形成されることができ、ある態様では、１５００Å以上の厚さに形成されることができる。
半導体材料３０は、図７〜図９の処理段階において、未ドープ状態であることができる。あるいは、半導体材料３０は、その場でドープされるように形成されることができる。たとえば、特定の用途（以下で一層詳細に説明する）では、材料３０は、最終的にパターニングされてトランジスタデバイスのソース／ドレイン領域及び／又はチャネル領域を備える、垂直に延びるペデスタル（すなわち、ピラー）にされる。そのような態様では、ピラーが更なるインプラント無しで内部に所望のドーピングを有するよう、材料３０は適切にドープされるように形成されることができる。あるいは、材料３０は、材料がパターニングされて垂直に延びるピラーにされた後に、さらなるインプラントが材料３０内に設けられるように形成されることができる。
材料３０は、本発明の種々の態様において、多くの機能について利用されることができる。たとえば、材料３０の目的は、トレンチ１２、１４及び１６の間に最終的に形成されるピラーの垂直高さを増すことであり得る。そのようなことは、たとえば、ピラーを垂直に延びるチャネル領域として備えるトランジスタにおいて、チャネル形成の増加が望まれる場合に有利である。
次に図１０〜図１２を参照すると、パターニングされた材料４０は、半導体材料３０及び誘電体線２５、２７及び２９の上に形成される。材料４０は、いわゆるハードマスク（すなわち、フォトレジスト以外の材料で形成されたマスク）に相当することができ、特定の態様では、窒化シリコンを含むか、本質的に窒化シリコンからなるか、又は、窒化シリコンからなる。
材料４０は任意の適した方法を利用して所望のマスクパターンに形成されることができる。特定の実施態様では、材料４０は窒化シリコンであり、以下の複数ステップ方法を利用して所望のパターンに形成される。最初に、二酸化シリコンが材料３０上に形成され、窒化物マスク材料４０が最終的に所望される場所に、二酸化シリコンを貫通するように開口が形成される。その後、窒化シリコン層が二酸化シリコン上及び開口内に形成される。窒化シリコンはブランケットエッチングされるが、ブランケットエッチングは、二酸化シリコン上から窒化シリコンを除去しながら、二酸化シリコンを貫通して形成された開口内に窒化シリコンを残す。そのようなブランケットエッチングは、たとえば、化学機械研磨を含むことができる。その後、窒化シリコンに比べて二酸化シリコンに選択性があるウェットエッチングによって、二酸化シリコンが除去される。残っている窒化シリコンは、所望のパターニングされたハードマスクの形態である。
窒化シリコンを所望のパターニングされたハードマスクに形成する代替の方法は、窒化シリコン層を材料３０上に堆積し、次に、フォトリソグラフィで処理されたフォトレジストを使用して窒化シリコンをパターニングすることである（すなわち、フォトリソグラフィでパターニングされたフォトレジストマスクを窒化シリコン上に形成し、窒化シリコンの適切なエッチングによってフォトレジストマスクから窒化シリコンへパターンを転写し、次に、フォトレジストマスクを除去する）。
図示のパターニングされたマスクは、線６５及び６７、ならびに、離間したアイランド４２、４４、４６、４８、５０、５２、５４、５６、５８、６０、６２及び６４を備える。図１０の平面図に見ることができるように、線６５及び６７は、誘電体線２５、２７及び２９の方向に対して実質的に直角に延びる。誘電体線２５、２７及び２９が線６５及び６７と交差する場所は、場所６９として図示される。
アイランド４２、４４、４６、４８、５０、５２、５４、５６、５８、６０、６２及び６４は、縦に延びる列（アイランド４２、５０及び５８によって構成される列など）及び水平に延びる行（アイランド５０、５２、５４及び５６によって構成される行など）を備えるアレイを形成する。アイランドの縦に延びる線（アイランド４２、５０及び５８の縦に延びる線など）は「列」として記述され、アイランドの水平に延びる「行」と対比されるが、理解されるように、用語「行」は、任意の向きにある任意の線を指すために、アレイの概念以外で利用されることができる。そのため、縦に延びる線はまた、本発明のある態様では「行」と考えることができる。たとえば、図１０〜図１２の態様は、半導体材料３０内で、アイランドの縦に延びる行（アイランド４２、５０及び５８による縦に延びる行など）及び誘電体材料の縦に延びる行２５、２７及び２９を備えると考えることができる。
本発明の図示する態様では、水平に隣接するピラー（ピラー５０及び５２など）は、縦方向では互いに対して千鳥状ではない。対照的に、図２２は、図１０の処理段階であるが、マスキング材料の水平に隣接するアイランド４０が、互いに対して縦方向に千鳥状に配置される態様による構造１０を示す。図２２の態様は、図１０の態様に関して達成されることができるよりも、パターニング材料４０を利用して形成される構造の実装を密にすることを可能にする点で、図２２の態様は、図１０の態様に比べて好ましい。たとえば、以下で説明されるように、マスキング材料４０は、材料３０及び１８の一方又は両方からピラーを形成するのに利用されることができる。図２２の態様は、ピラーが、図１０の態様に比べてより密に実装されることを可能にする。図面を簡単にするために、誘電体線２５、２７、２９は、図２２には示されていず、線６５及び６７も示されないが、理解されるように、線２５、２７、２９、６５及び６７に類似の構造は、通常、本発明の図２２の態様に含まれる。
図１３〜図１５を参照すると、マスキング材料４０からのパターンは半導体材料１８及び３０に転写されて、トレンチ分離領域間の領域（たとえば、領域２０及び２２）内にピラー７０、７２、７４、７６、７８、８０、８２、８４、８６、８８、９０及び９２が形成される。
下にある材料へのマスク４０のパターンの転写は、線６５及び６７の下にある材料から線を形成する。そのため、マスキング材料４０によって保護されない誘電体線２５、２７及び２９の領域（図１０〜図１２）は除去され、線２５、２７及び２９の唯一残っている部分は、線２５、２７及び２９が線６５及び６７と交差する場所６９にある。場所６９における線２５、２７及び２９からの誘電体材料の部分は、線６５及び６７の下の材料を、材料３０のセクション（区域）９１、９３、９５、９７、９９、１０１、１０３及び１０５に分割するが、これらのセクションは、線２５、２７及び２９から残っている誘電体材料の部分６９によって互いに離間される。
たとえば、反応性イオンエッチングを含む、任意の適したエッチングは、マスキング材料４０からのパターンを下の材料に転写させるのに利用されることができる。エッチングは、好ましくは、図示のように半導体材料３０及び線２５、２７及び２９を貫通し、半導体材料１８に延びる。さらに、エッチングは、好ましくは、ピラー間の半導体材料１８の高さが、領域１２、１４及び１６内の誘電体材料２４の最上面とほぼ同じ高さになるときに終了する。そのようなことは、たとえば、時間制御エッチング及び／又は材料２４からの１つ又は複数のコンポーネントの端点の決定を利用して達成されることができる。
ピラー７０、７２、７４、７６、７８、８０、８２、８４、８６、８８、９０及び９２は、図１０及び２２のハードマスキング材料４０のアイランドについて先に説明したものと同じアレイパターンを有する。それに応じて、ピラーは、水平に隣接するピラーが互いに対して縦方向に千鳥状に配置されないように、又は、水平に隣接するピラーが互いに対して縦方向に千鳥状に配置されるように、形成されることができる。
留意されるように、図示の実施の形態では、ピラーの縦に延びる行のそれぞれは、誘電体材料の１つの行によって、ピラーの水平に隣接する行から離間されている（たとえば、ピラーの縦に延びる行７０、７８及び８６は、誘電体材料の１つの行１２を含むギャップによって、ピラーの隣接する縦に延びる行７２、８０及び８８から離間されている）。しかし、理解されるように、本発明は、ピラーの隣接する行が２つ以上の誘電体材料の行によって互いに離間される他の態様（図示せず）を包括する。
図示するピラーのそれぞれは、第１半導体材料１８のセグメント上に第２半導体材料３０のセグメントを備える。ピラーは、分離領域１２、１４及び１６の間に縦に延びる材料１８のストリップ（細長い領域）から上に延びる単結晶材料１８のメサ（メサ状の領域）を備えると考えることができる。メサはピラーのベースを規定する。本発明の図示する態様では、ピラーのベースの最も下の部分は、分離領域１２、１４及び１６内の誘電体材料２４の最も上の部分とほぼ同じ高さにある。対照的に、ピラーのそれぞれは、材料３０の最も上の部分によって規定された半導体材料の最も上の部分を有し、そのような最も上の部分は、図５の処理段階において、材料１８の最も上の高さを超える（すなわち、図５の構造の、いわゆる第２高さを超える）。そのため、ピラーの最も上の半導体材料３０は、ピラーの最も上の高さを規定し、その高さは、図５を参照して説明した誘電体材料２４及び半導体材料１８の高さを超える第３高さと呼ぶことができる。
ピラーを形成するのに利用される図示するパターニングは、第２半導体材料３０を貫通して第１半導体材料１８内に延びるが、理解されるように、本発明は、ピラーが第２半導体材料３０内に延びるだけであって第１半導体材料１８まで延びない他の態様（図示せず）を包含する。
次に図１６〜図１８を参照すると、ゲート誘電体１４０は、ピラー７０、７２、７４、７６、７８、８０、８２、８４、８６、８８、９０及び９２の側壁に沿って、材料３０のセクション９１、９３、９５、９７、９９、１０１、１０３及び１０５の側壁に沿って、また、ピラー間の半導体材料１８の露出領域に沿って形成される。ゲート誘電体材料は、たとえば、二酸化シリコンを含むか、本質的に二酸化シリコンからなるか、又は、二酸化シリコンからなることができる。ゲート誘電体材料は、半導体材料１８及び３０の露出表面を酸化させることによって、及び／又は、所望の誘電体材料を堆積させることによって形成されることができる。ゲート誘電体材料は、構造１０の種々の誘電体材料に沿って形成されるように図示されていないが、理解されるように、本発明は、ゲート誘電体の誘電体材料が、構造１０の種々の誘電体材料に沿うと共に、材料１８及び３０に沿って形成される他の実施の形態を包含する。
ゲート線材料１４２がピラーの周りに形成されるように図示されている。ゲート線材料１４２は、線６５及び６７によって互いに分離された、水平に延びるストリップ（細長い領域）１４４、１４６及び１４８内にある。ゲート線材料のストリップ１４４、１４６及び１４８はピラーの行に沿って延び、且つ、誘電体材料１４０によってピラーから分離されたワード線を形成する。ゲート線材料は、図示するように、ピラーを完全に囲むことができ、又は、他の態様（図示せず）では、ピラーの少なくとも一部を部分的に囲むだけでよい。
パターニングされたゲートストリップ１４４、１４６及び１４８は任意の適した方法を利用して形成されることができる。特定の態様では、ストリップは、ゲート線材料を構造１０の全体にわたって堆積させ、その後、平坦化を利用して（たとえば、化学的機械的研磨）、マスキング材料４０の上からゲート線材料を除去することによって形成される。
ゲート線材料１４２は任意の適した組成物又は組成物の組合せを含むことができる。特定の態様では、材料１４２は、導電性を持つようにドープされたシリコンを含むか、本質的に該シリコンからなるか、又は、該シリコンからなる。ある態様では、材料１４２は、単独で、又は、導電性を持つようにドープされたシリコンと組み合わされて、金属及び／又は金属化合物を含むことができる。
ゲート線材料１４２は任意の適した厚さに形成されることができるが、好ましくは、半導体材料３０の高さ方向の厚さに部分的に重なるだけの厚さに形成される。例示的な用途では、ゲート線材料１４２は少なくとも約５００Åの厚さを有し、ある用途では１０００Åより大きな厚さを有することができる。
図１７及び図１８の断面は、ソース／ドレイン領域１５０、１５１及び１５３が材料３０内に形成されていることを示している。ピラー内のソース／ドレイン領域は１５０と表示され、第１ソース／ドレイン領域と呼ばれることができる。セクション９７及び９５（図１８）のソース／ドレイン領域は１５１及び１５３と表示され、その領域をピラー内のソース／ドレイン領域と区別するために、第２ソース／ドレイン領域と呼ばれることができる。ソース／ドレイン領域は、導電性増強ドーパントの任意の適したインプラントによって形成されることができ、ゲート線材料１４２に高さ方向において重なるように形成される。
ピラーの上部にあるソース／ドレイン領域１５０は、チャネル領域を介してセクション９１、９３、９５、９７、９９、１０１、１０３及び１０５内のソース／ドレイン領域（図１８のソース／ドレイン領域１５１及び１５３など）とゲート制御可能に接続される。そのようなチャネル領域は、ピラー及びセクション内で拡がり、ピラーとセクションを相互接続する基板１８の所定の部分内にも延びる。チャネル領域は、任意の適した処理段階でドーピングされることができ、たとえば、半導体材料１８及び３０の一方又は両方の形成中にその場でドーピングされることができる。ゲート線１４２、ソース／ドレイン領域１５０、及び、セクション９１、９３、９５、９７、９９、１０１、１０３及び１０５内のソース／ドレイン領域（たとえば、ソース／ドレイン領域１５１及び１５３）は、共に（すなわち一緒になって）、複数の電界効果トランジスタ構造を形成する。
次に図１９〜図２１を参照すると、マスキング材料４０（図１６〜１８）が除去され、その後、絶縁材料１５４が構造の上側表面上に形成される。絶縁材料１５４は任意の適した組成物又は組成物の組合せを含むことができ、ある態様では、窒化シリコン、二酸化シリコン及びボロフォスフォシリケートガラス（ＢＰＳＧ）のうちの１つ又は複数を含むか、本質的に窒化シリコン、二酸化シリコン及びボロフォスフォシリケートガラス（ＢＰＳＧ）のうちの１つ又は複数からなるか、又は、窒化シリコン、二酸化シリコン及びボロフォスフォシリケートガラス（ＢＰＳＧ）のうちの１つ又は複数からなる。
材料１５４は、ソース／ドレイン領域１５０を露出させるために、材料１５４を貫通して延びる開口１５６を有し、ピラー間のセクション内のソース／ドレイン領域（たとえば、ソース／ドレイン領域１５１及び１５３）まで延びる他の開口（図示せず）を有することができる。ソース／ドレイン領域１５０は、開口１５６内で延びるインターコネクト（図示せず）を介しててコンデンサ構造１６０（図２０及び２１において、ボックスによって図式に示される）に電気接続されることができる。同様に、ピラー間のセクション内のソース／ドレイン領域（たとえば、ソース／ドレイン領域１５１及び１５３）は、適切なインターコネクトを介してビット線１６２に接続されることができる。そのため、ピラー内にチャネルを備えるトランジスタデバイスは、ＤＲＡＭ構造に組み込まれることができる。構造は多くの集積化レベルで形成されることができ、ある態様では、たとえば、４Ｆ２、６Ｆ２又は８Ｆ２ＤＲＡＭセルアレイに組み込まれることができる。本発明の他の態様（図示せず）においては、図１９〜図２１のトランジスタ構造は、ＤＲＡＭデバイスに組み込まれること以外に、又は、それに加えて、他のタイプのメモリデバイスに組み込まれることができる。たとえば、このトランジスタ構造をＳＲＡＭデバイスに組み込むことができる。
本発明の別の態様を図２３〜図２５を参照して述べる。そのような態様を参照するときに、適切である場合、図１〜図２１を述べるときに使用されたのと同じ番号付けが使用される。
最初に図２３を参照すると、図３の処理段階にある構造１０が示される。そのため、構造１０は先に述べた半導体結晶材料１８を備え、さらに、半導体材料１８内に延びる分離領域１２、１４及び１６を備える。構造はまた、分離領域間に延びる領域２０及び２２を備え、分離領域を横切り、かつ、半導体材料１８の最上面をも横切って延びる平坦化された上側表面２６を備えるように図示されている。留意されるように、上側表面２６は、本発明の他の態様（図示せず）では、非平坦であることができ、特に、領域１２、１４及び１６の表面は、他の態様では、材料１８の表面を越えることができる。
次に図２４を参照すると、半導体材料２００が、単結晶材料１８の最上面の上に直接にエピタキシャル成長される。ある態様では、エピタキシャル成長した材料２００は、単結晶シリコンを含むか、本質的に単結晶シリコンからなるか、又は、単結晶シリコンからなることができる。結晶材料２００は、誘電体材料２４の表面から出てくる欠陥領域２０２を備える。欠陥領域は、たとえば、単結晶材料１８の表面から起こるエピタキシャル成長によってもたらされ得るが、誘電体材料２４の表面からはもたらされない。
材料２００の厚さ及び該材料を成長させるのに利用される条件は、欠陥領域２０２が、誘電体領域１２、１４及び１６の間の領域（たとえば、先に述べた領域２０及び２２）にわたってほんの一部分にのみ延びるように調整されることができる。それに応じて、誘電体領域１２、１４及び１６の間に半導体材料２００の欠陥の無い領域が存在することになる。ある態様では、欠陥の無い領域が所望しないほどに狭くなる厚さまで、材料２００が成長された場合、材料２００を平坦化することで、欠陥領域の横方向厚さを減らし、したがって、欠陥の無い領域の横方向厚さを増やすことができる。例示的な態様では、材料２００は約１００ナノメートル〜約３００ナノメートルの厚さに成長し、領域１２、１４及び１６は約１００ナノメートルだけ互いに離間される。
パターニングされたマスキング材料４０は欠陥の無い領域上に形成され、その後、パターンが材料４０から下の半導体材料２００に転写され、材料２００の欠陥の無い領域を備えるピラー２０４、２０６、２０８及び２１０（図２５に示される）が形成される。そのようなピラーは、次に、図１３〜図２１を参照して先に説明した処理において利用され、垂直に延びるチャネル領域を有するトランジスタデバイスを形成することができる。
図２３〜図２５の処理と図４〜図９の処理との顕著な差は、第２半導体材料（図７〜図９の３０）が、誘電体材料２４の最も上の高さが半導体材料１８の最も上の高さより低い状態で図４〜図９の処理において形成されるが、第２半導体材料（図２４の２００）は誘電体材料２４の最も上の高さが材料１８の最も上の高さと同一平面上にある状態で図２４の処理において形成されることである。
本発明の別の態様を図２６及び図２７を参照して述べる。図２６及び図２７を参照すると、適切である場合、図１〜図２１を述べるときに使用されたのと同じ番号付けが使用される。
最初に図２６を参照すると、構造２２０は、図２の処理段階に続く処理段階にあるように図示されている。構造２２０は先に述べた構造１０と同じであるが、図２６の構造の分離領域１２、１４及び１６は図２の構造の分離領域よりずっと深い。
半導体材料１８及び誘電体材料２４は、同一平面上の最上面２６を共有しているように図示されている。しかし、理解されるように、材料２４は、本発明のある態様（図示せず）では、図２６の処理段階において、半導体材料１８の上面を越える上面を有する。パターニングされたマスキング材料４０は、領域１２、１４及び１６の間の半導体材料１８の領域上に形成される。
図２７を参照すると、ピラーは、パターニングされたマスク４０からのパターンを材料１８に転写することによって半導体材料１８内にエッチングされる。そのようなことは、たとえば、適したドライエッチングによって達成されることができる。個々のピラーは、２２２、２２４、２２６及び２２８で表わされる。図２６及び図２７の実施の形態は、ピラーが、ピラーと誘電体材料２４との間で延びる図示する側桁２３０を有することができる点で、本開示において先に述べた他の実施の形態と比べて好ましくない（側桁は、プログレーデドエッチング又はレトログレーデドエッチングから生じ得る）。ある態様では、そのような側桁は適切なエッチングによって除去されることができる。ピラー２２２、２２４、２２６及び２２８は、次に、図１３〜図２１を参照して先に述べた処理を受け、垂直に延びるチャネル領域を備えるトランジスタデバイスにピラーが組み込まれることができる。ある態様では、誘電体領域１２、１４及び１６は、誘電体領域が、ピラーの最も上の表面とほぼ同一の広がりを持った最上面を有するように残されることができる。他の態様では、誘電体領域は、適した処理を受けて、誘電体領域の最上面の高さをピラーの高さより低くなるまで減らすことができる。
図２７のピラーは、第１単結晶シリコン材料１８のメサ（メサ状の領域）を備えると考えることができる。図２７の態様では、ピラーの半導体材料はほぼ完全にメサの単結晶半導体材料１８である。換言すれば、ピラーの半導体材料は、本質的に単結晶半導体材料のメサからなるか、又は、単結晶半導体材料のメサからなる。これは、ピラーが半導体材料の２つのセグメントを備え、最も下のセグメントが第１半導体材料のメサであり、最も上のセグメントが第２半導体材料である、図１〜図２１の態様と対照的である。
上述した本発明の態様は、いくつかの利点を有することができる。たとえば、本発明の例示的な方法は、さらに新しい工具を用いることなく従来のプロセスに組み込まれることができる。同様に、本発明の例示的な方法は、エピタキシャル半導体成長を用いて行うことができ、又は、用いずに行うことができる。本発明の例示的な態様は、コストが低く、半導体作製に組み込むのに簡単であり、従来のプロセスと比べてマスキングステップの数を減らすことができ、少なくとも増やすことはない。一般に、本発明の例示的な態様は所定の用途から、より高い集積化レベルを有する将来の用途のために縮小可能である。
図２８は、一般に、本発明の態様によるコンピュータシステム４００の実施の形態を例として示すが、これに限られるものではない。コンピュータシステム４００は、モニタ４０１又は他の通信出力デバイスと、キーボード４０２又は他の通信入力デバイスと、マザーボード４０４とを含む。マザーボード４０４は、マイクロプロセッサ４０６又は他のデータ処理ユニットと少なくとも１つのメモリデバイス４０８とを搭載することができる。メモリデバイス４０８は上述した本発明の種々の態様を備えることができる。メモリデバイス４０８はメモリセルのアレイを備えることができ、そのようなアレイは、アレイ内の個々のメモリセルにアクセスするためのアドレス指定用回路に結合することができる。さらに、メモリセルアレイは、メモリセルからデータを読み出すための読み出し回路に結合されることができる。アドレス指定及び読み出し回路は、メモリデバイス４０８とプロセッサ４０６との間で情報を伝達するのに使用されることができる。そのようなことは、図２９に示すマザーボード４０４のブロック図で示される。そのようなブロック図において、アドレス指定用回路は４１０として示され、読み出し回路は４１２として示される。プロセッサ４０６を含む、コンピュータシステム４００の種々のコンポーネントは、本開示で先に述べたメモリ構造の１つ又は複数を備えることができる。
プロセッサデバイス４０６はプロセッサモジュールに対応することができ、モジュールと共に利用される関連するメモリは本発明の教示を含むことができる。
メモリデバイス４０８はメモリモジュールに対応することができる。たとえば、シングルインラインメモリモジュール（ＳＩＭＭ）及びデュアルインラインメモリモジュール（ＤＩＭＭ）は、本発明の教示を利用する実施態様において使用され得る。メモリデバイスは、デバイスのメモリセルから読み出し、メモリセルに書き込む異なる方法を提供する種々のデザインのうちの任意のデザインに組み込まれることができる。１つのそのような方法はページモード動作である。ＤＲＭにおけるページモード動作は、メモリセルアレイのある行をアクセスし、アレイの異なる列をランダムにアクセスする方法によって定義される。行と列の交差部に格納されたデータは、その列がアクセスされている間に読み出され、出力される。
代替のタイプのデバイスは、メモリアレイアドレスに格納されたデータが、アドレス指定された列が閉じた後に出力として利用可能になる拡張データ出力（ＥＤＯ）メモリである。このメモリは、メモリ出力データが、メモリバス上で利用可能な時間を減少させることなく、より短いアクセス信号を可能にすることによって、一部の通信速度を上げることができる。他の代替のタイプのデバイスは、ＳＤＲＡＭ、ＤＤＲ ＳＤＲＡＭ、ＳＬＤＲＡＭ、ＶＲＡＭ及びダイレクトＲＤＲＡＭ、ならびに、ＳＲＡＭ又はフラッシュメモリなどの他のメモリを含む。メモリデバイス４０８は、本発明の１つ又は複数の態様によって形成されたメモリを備えることができる。
図３０は、本発明の例示的な電子システム７００の種々の実施の形態の高レベル編成の簡易ブロック図を示す。システム７００は、たとえば、コンピュータシステム、プロセスコントロールシステム、又は、プロセッサと関連するメモリを使用する任意の他のシステムに対応することができる。電子システム７００は、プロセッサ又は算術／論理ユニット（ＡＬＵ）７０２、制御ユニット７０４、メモリデバイスユニット７０６、及び入力／出力（Ｉ／Ｏ）デバイス７０８を含む機能要素を有する。一般に、電子システム７００は、プロセッサ７０２によってデータに関して実施される動作、ならびに、プロセッサ７０２、メモリデバイスユニット７０６、及びＩ／Ｏデバイス７０８の間での他の相互作用を指定する固有の命令セットを有する。制御ユニット７０４は、命令が、メモリデバイス７０６からフェッチされ、実行されるようにさせる命令セットを通して連続して循環することによって、プロセッサ７０２、メモリデバイス７０６、及びＩ／Ｏデバイス７０８の全ての動作を協調させる。種々の実施の形態において、メモリデバイス７０６は、ランダムアクセスメモリ（ＲＡＭ）デバイス、読み出し専用メモリ（ＲＯＭ）デバイス、フロッピーディスクドライブ及びコンパクトディスクＣＤ−ＲＯＭドライブなどの周辺デバイスを含むが、それに限定されない。当業者は理解するように、本開示を読み理解することによって、図示する電気コンポーネントが本開示で先に説明されたメモリ構造を含むように作製されることができる。
図３１は、例示的な電子システム８００の種々の実施の形態の高レベル編成の簡易ブロック図である。システム８００は、メモリセルのアレイ８０４、アドレスデコーダ８０６、行アクセス回路８０８、列アクセス回路８１０、動作を制御するための読み出し／書き込み制御回路８１２、及び入力／出力回路８１４を有するメモリデバイス８０２を含む。メモリデバイス８０２は、さらに、電力回路８１６、及び、メモリセルが、低閾値伝導状態にあるか、又は、高閾値非伝導状態にあるかを判定するための電流センサなどのセンサ８２０を含む。図示する電力回路８１６は、電源回路８８０、基準電圧を提供するための回路８８２、第１ワード線にパルスを提供するための回路８８４、第２ワード線にパルスを提供するための回路８８６、及びビット線にパルスを提供するための回路８８８を含む。システム８００はまた、プロセッサ８２２又はメモリアクセス用のメモリコントローラを含む。
メモリデバイス８０２は、配線すなわち金属線を通じてプロセッサ８２２から制御信号８２４を受け取る。メモリデバイス８０２は、Ｉ／Ｏ線を介してアクセスされるデータを格納するのに使用される。当業者によって理解されるように、さらなる回路及び制御信号を提供することができ、メモリデバイス８０２は、本発明に的を絞るのを助けるために簡略化されている。プロセッサ８２２又はメモリデバイス８０２の少なくとも一方は、本開示で先に述べたタイプのメモリ構造を含むことができる。
本開示の示される種々のシステムは、本発明の回路及び構造について、種々の用途を全体に理解させることを可能にすることを意図され、本発明の態様によるメモリセルを使用した電子システムの全ての要素及び特徴についての完全な説明の役を果たすことを意図しない。当業者は理解するように、プロセッサとメモリデバイスとの間の通信時間を低減するために、種々の電子システムが、単一パッケージ処理ユニット内で、又は、さらに単一半導体チップ上で作製されることができる。
メモリセルの用途は、メモリモジュール、デバイスドライバ、電力モジュール、通信モデム、プロセッサモジュール、及び特定用途向けモジュールで使用するための電子システムを含むことができ、多層モジュール、マルチチップモジュールを含んでもよい。そのような回路は、さらに、クロック、テレビジョン、セルフォン、パーソナルコンピュータ、自動車、工業用制御システム、航空機などのような種々の電子システムのサブコンポーネントであることができる。
本発明の例示的な態様の予備処理状態にある半導体構造の部分平面図である。 本発明の例示的な態様の予備処理状態にある半導体構造の側断面図であり、図１の線２−２に沿い、また、図３の線２−２に沿った側断面図である。 本発明の例示的な態様の予備処理状態にある半導体構造の側断面図であり、図１の線３−３に沿い、また、図２の線３−３に沿った側断面図である。 図１〜図３の処理段階に続く処理段階において示される図１の部分図である。 図１〜図３の処理段階に続く処理段階において示される図２の断面図であり、図４の線５−５に沿い、また、図６の線５−５に沿った断面図である。 図１〜図３の処理段階に続く処理段階において示される図３の断面図であり、図４の線６−６に沿い、また、図５の線６−６に沿った断面図である。 図４〜図６の処理段階に続く処理段階において示される図１の部分図である。 図４〜図６の処理段階に続く処理段階において示される図２の断面図であり、図７の線８−８に沿い、また、図９の線８−８に沿った断面図である。 図４〜図６の処理段階に続く処理段階において示される図３の断面図であり、図７の線９−９に沿い、また、図８の線９−９に沿った断面図である。 図７〜図９の処理段階に続く処理段階において示される図１の部分図である。 図７〜図９の処理段階に続く処理段階において示される図２の断面図であり、図１０の線１１−１１に沿い、また、図１２の線１１−１１に沿った断面図である。 図７〜図９の処理段階に続く処理段階において示される図３の断面図であり、図１０の線１２−１２に沿い、また、図１１の線１２−１２に沿った断面図である。 図１０〜図１２の処理段階に続く処理段階において示される図１の部分図である。 図１０〜図１２の処理段階に続く処理段階において示される図２の断面図であり、図１３の線１４−１４に沿い、また、図１５の線１４−１４に沿った断面図である。 図１０〜図１２の処理段階に続く処理段階において示される図３の断面図であり、図１０の線１５−１５に沿い、また、図１４の線１５−１５に沿った断面図である。 図１３〜図１５の処理段階に続く処理段階において示される図１の部分図である。 図１３〜図１５の処理段階に続く処理段階において示される図２の断面図であり、図１６の線１７−１７に沿い、また、図１８の線１７−１７に沿った断面図である。 図１３〜図１５の処理段階に続く処理段階において示される図３の断面図であり、図１６の線１８−１８に沿い、また、図１７の線１８−１８に沿った断面図である。 図１６〜図１８の処理段階に続く処理段階において示される図１の部分図である。 図１６〜図１８の処理段階に続く処理段階において示される図２の断面図であり、図１９の線２０−２０に沿い、また、図２１の線２０−２０に沿った断面図である。 図１６〜図１８の処理段階に続く処理段階において示される図３の断面図であり、図１９の線２１−２１沿い、また、図２０の線２１−２１に沿った断面図である。 図１０を参照して先に述べた実施の形態に対する代替の実施の形態における、図１０の処理段階において示される図１の部分図である。 本発明の別の例示的な態様の予備処理段階として示される図２の部分図である。 図２３の処理段階に続く処理段階において示される図２３のウェハの部分図である。 図２４の処理段階に続く処理段階において示される図２３のウェハの部分図である。 本発明の更に別の態様による、図２の処理段階に続く処理段階において示される図２のウェハの部分図である。 図２６の処理段階に続く処理段階において示される図２６のウェハの部分図である。 本発明の例示的な用途を示すコンピュータの線図である。 図２８のコンピュータのマザーボードの特定の特徴を示すブロック図である。 本発明の例示的な態様による電子システムの高レベルブロック図である。 本発明の態様による例示的なメモリデバイスの簡易ブロック図である。

Claims (6)

  1. 半導体構造を形成する方法であって、
    半導体基板を設けるステップであって、前記半導体基板は第１半導体材料内に延びるトレンチの行を備え、前記行は前記第１半導体材料を含む第１領域によって互いに離間され、前記トレンチは内部に第１誘電体材料を有し、前記トレンチ内の前記第１誘電体材料は誘電体材料の行を形成する、ステップと、
    前記半導体基板上に第２半導体材料を形成するステップであって、前記第２半導体材料は、前記第１誘電体材料の行の上を延び、かつ、前記第１誘電体材料の行間の前記第１領域にわたっても延びる、ステップと、
    前記第２半導体材料を貫通し、前記第１誘電体材料まで延びる開口を形成するステップと、
    前記開口を第２誘電体材料で充填して、誘電体材料の行の高さを前記第２半導体材料の上面まで延ばすステップと、
    前記第１及び第２半導体材料をパターニングして、複数のピラーと、該ピラー間の半導体区域とを形成するステップであって、個々の前記ピラー及び前記半導体区域は、前記第１半導体材料の分割部分上に前記第２半導体材料の分割部分を備え、前記複数のピラーは行に沿って配置される、ステップと、
    前記ピラーの行に沿って、かつ、前記ピラーと前記半導体区域との間に、ゲート誘電体材料及びゲート線材料を形成するステップと、
    前記ピラーの各々の上方領域に第１ソース／ドレイン領域を形成するステップと、
    前記半導体区域の各々の上方領域に、前記第１ソース／ドレイン領域と関連付けられた第２ソース／ドレイン領域を形成するステップであって、前記第１ソース／ドレイン領域が、前記ゲート誘電体材料に隣接するチャネル領域を介して、前記第２ソース／ドレイン領域に接続され、その結果、各々が前記チャネル領域と、前記第１ソース／ドレイン領域と、前記第２ソース／ドレイン領域とを含む複数のトランジスタデバイスが形成される、ステップと、
    を含む方法。
  2. 半導体構造を形成する方法であって、
    半導体基板を設けるステップであって、前記半導体基板は第１半導体材料内に延びる複数のトレンチを備え、前記第１半導体材料は最上面を備え、前記トレンチは、前記第１半導体材料を含む第１領域によって互いに離間される、ステップと、
    前記トレンチを第１誘電体材料で充填するステップと、
    前記トレンチ内の前記第１誘電体材料の高さを下げて、前記トレンチ内に誘電体材料の第１線状構造物を形成するステップであって、前記第１線状構造物は前記第１半導体材料の前記最上面よりも低い最上面を有する、ステップと、
    前記第１誘電体材料の高さを下げた後に、前記半導体基板上に第２半導体材料を形成するステップであって、前記第２半導体材料は、前記第１線状構造物の上に延び、かつ、前記第１領域にわたっても延びる、ステップと、
    前記第２半導体材料を貫通し且つ前記第１誘電体材料まで延びる開口を形成するステップと、
    前記開口を第２誘電体材料で充填するステップと、
    前記第１及び第２半導体材料をパターニングして、前記第１領域内に複数のピラーを形成するステップであって、個々の前記ピラーは、前記第１半導体材料の分割部分上に前記第２半導体材料の分割部分を備え、前記ピラーは前記第１半導体材料の前記最上面よりも高い最上面を有する、ステップと、
    前記第１及び第２半導体材料をパターニングして前記ピラーを形成するのと同時に、前記第２誘電体材料及び前記第２半導体材料をパターニングして、前記第２誘電体材料及び前記第２半導体材料を含む第２線状構造物を形成するステップであって、該第２線状構造物は前記ピラーの間に延び、該第２線状構造物は、前記第２誘電体材料の領域によって互いに分離された前記第２半導体材料の区域を備える、ステップと、
    前記ピラーと前記第２線状構造物との間にゲート線材料を形成するステップと、
    前記ピラーの各々の中に第１ソース／ドレイン領域を形成するステップと、
    前記第２線状構造物内における前記第２半導体材料の前記区域の各々の中に、前記第１ソース／ドレイン領域に関連付けられた第２ソース／ドレイン領域を形成するステップであって、前記第１ソース／ドレイン領域は前記ゲート線材料を介して前記第２ソース／ドレイン領域にゲート制御可能に接続され、その結果、各々が前記第１ソース／ドレイン領域及び前記第２ソース／ドレイン領域を含む複数のトランジスタデバイスが形成される、ステップと、
    を含む方法。
  3. 半導体構造であって、
    単結晶半導体材料を含む半導体基板と、
    前記単結晶半導体材料内にあり、前記半導体基板の表面に平行な第１の方向に沿って延びる複数の分離領域であって、前記第１の方向に延びる前記単結晶半導体材料の細長い領域によって互いに離間された複数の分離領域と、
    前記半導体基板の表面に平行で且つ前記第１の方向に対して直角な第２の方向に沿って延びる複数の線状構造物であって、前記分離領域上の誘電体領域と、該誘電体領域間の半導体区域とを有する複数の線状構造物と、
    前記単結晶半導体材料から上に延びるピラーのアレイであって、該アレイは、前記第１の方向に沿った列と、前記第２の方向に沿った行とを備え、前記アレイの前記列は、前記分離領域の間で、かつ、前記単結晶半導体材料の前記細長い領域に沿って存在し、前記ピラーは、前記細長い領域から上に延びる前記単結晶半導体材料のメサ状領域を備える、アレイと、
    前記ピラーの上側領域における第１ソース／ドレイン領域と、
    前記線状構造物の前記半導体区域内の第２ソース／ドレイン領域と、
    前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間のチャネル領域と、
    前記第２の方向に沿って延びる複数のゲート線の行であって、前記ピラーのアレイの行に沿って延びる複数のゲート線の行と、
    を備え、
    前記ゲート線の行、前記チャネル領域、前記第１ソース／ドレイン領域及び前記第２ソース／ドレイン領域は、複数のトランジスタデバイスを形成し、個々のトランジスタデバイスが、前記第１ソース／ドレイン領域のうちの１つと、それに関連付けられた前記第２ソース／ドレイン領域のうちの１つと、前記第１ソース／ドレイン領域のうちの前記１つから前記第２ソース／ドレイン領域のうちの前記１つまで延びる前記チャネル領域のうちの１つと、前記ゲート線の行内で且つ前記チャネル領域のうちの前記１つに近接するゲートとを備える、半導体構造。
  4. 前記ピラーは、前記単結晶半導体材料の前記メサ状領域からなる、請求項３に記載の半導体構造。
  5. 前記単結晶半導体材料は第１半導体材料であり、前記個々のピラーの少なくとも一部は、前記単結晶半導体材料の前記メサ状領域の上に第２半導体材料の分割部分を備える、請求項３に記載の半導体構造。
  6. トランジスタデバイスの前記第２ソース／ドレイン領域に電気的に接続されたコンデンサと、
    前記トランジスタデバイスの前記第１ソース／ドレイン領域に電気的に接続されたビット線と、
    をさらに備える、請求項３に記載の半導体構造。
JP2007529802A 2004-08-24 2004-10-19 Ｄｒａｍセル用の分離領域を有する半導体構造及び製造方法 Active JP5071899B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/925,789 US7122425B2 (en) 2004-08-24 2004-08-24 Methods of forming semiconductor constructions
US10/925,789 2004-08-24
PCT/US2004/034587 WO2006022765A1 (en) 2004-08-24 2004-10-19 Semiconductor construction with isolation regions for dram cell and production method

Publications (2)

Publication Number Publication Date
JP2008511165A JP2008511165A (ja) 2008-04-10
JP5071899B2 true JP5071899B2 (ja) 2012-11-14

Family

ID=34959107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007529802A Active JP5071899B2 (ja) 2004-08-24 2004-10-19 Ｄｒａｍセル用の分離領域を有する半導体構造及び製造方法

Country Status (7)

Country Link
US (2) US7122425B2 (ja)
EP (2) EP1782467B1 (ja)
JP (1) JP5071899B2 (ja)
CN (1) CN101010799B (ja)
SG (1) SG140608A1 (ja)
TW (1) TWI248197B (ja)
WO (1) WO2006022765A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977579A (en) 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
US7019353B2 (en) * 2002-07-26 2006-03-28 Micron Technology, Inc. Three dimensional flash cell
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
JP2005227719A (ja) * 2004-02-16 2005-08-25 Fuji Xerox Co Ltd 画像形成装置
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7326611B2 (en) * 2005-02-03 2008-02-05 Micron Technology, Inc. DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7867845B2 (en) * 2005-09-01 2011-01-11 Micron Technology, Inc. Transistor gate forming methods and transistor structures
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
KR100696764B1 (ko) * 2006-03-23 2007-03-19 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP5229635B2 (ja) * 2006-04-04 2013-07-03 マイクロン テクノロジー， インク． サラウンディングゲートを有するナノワイヤ・トランジスタ
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US8354311B2 (en) * 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7745319B2 (en) * 2006-08-22 2010-06-29 Micron Technology, Inc. System and method for fabricating a fin field effect transistor
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7642586B2 (en) * 2006-09-08 2010-01-05 Qimonda Ag Integrated memory cell array
US20080061363A1 (en) * 2006-09-08 2008-03-13 Rolf Weis Integrated transistor device and corresponding manufacturing method
US7808053B2 (en) * 2006-12-29 2010-10-05 Intel Corporation Method, apparatus, and system for flash memory
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR101108711B1 (ko) * 2007-08-23 2012-01-30 삼성전자주식회사 액티브 패턴 구조물 및 그 형성 방법, 비휘발성 메모리소자 및 그 제조 방법.
KR100948093B1 (ko) * 2007-12-21 2010-03-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100912965B1 (ko) * 2007-12-24 2009-08-20 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
KR100956602B1 (ko) * 2008-04-01 2010-05-11 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100971412B1 (ko) * 2008-05-21 2010-07-21 주식회사 하이닉스반도체 반도체 장치의 수직 채널 트랜지스터 형성 방법
US7824986B2 (en) 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
US8158967B2 (en) * 2009-11-23 2012-04-17 Micron Technology, Inc. Integrated memory arrays
US8216939B2 (en) * 2010-08-20 2012-07-10 Micron Technology, Inc. Methods of forming openings
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
KR20130053278A (ko) * 2011-11-15 2013-05-23 에스케이하이닉스 주식회사 비트라인 접촉 면적 확보를 위한 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
WO2018044458A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Memory arrays
EP3507830A4 (en) 2016-08-31 2020-04-01 Micron Technology, Inc. STORAGE CELLS AND STORAGE ARRAYS
KR102171724B1 (ko) 2016-08-31 2020-10-30 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 어레이
KR20180130581A (ko) 2016-08-31 2018-12-07 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 어레이
CN109196584B (zh) 2016-08-31 2022-07-19 美光科技公司 感测放大器构造
KR102134532B1 (ko) 2016-08-31 2020-07-20 마이크론 테크놀로지, 인크 메모리 셀들 및 메모리 어레이들
CN110192280A (zh) 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
CN110753962A (zh) * 2017-08-29 2020-02-04 美光科技公司 存储器电路
CN110581103B (zh) * 2018-06-07 2022-04-12 联华电子股份有限公司 半导体元件及其制作方法
US11557591B2 (en) * 2020-04-22 2023-01-17 Micron Technology, Inc. Transistors, memory arrays, and methods used in forming an array of memory cells individually comprising a transistor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010461B1 (ko) 1983-09-28 1992-11-28 가부시끼가이샤 히다찌세이사꾸쇼 반도체 메모리와 그 제조 방법
JPH02130873A (ja) * 1988-11-10 1990-05-18 Nec Corp 半導体集積回路装置
JPH0834302B2 (ja) * 1990-04-21 1996-03-29 株式会社東芝 半導体記憶装置
DE19620625C1 (de) 1996-05-22 1997-10-23 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US5874760A (en) 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
US5792690A (en) * 1997-05-15 1998-08-11 Vanguard International Semiconductor Corporation Method of fabricating a DRAM cell with an area equal to four times the used minimum feature
US6380026B2 (en) 1997-08-22 2002-04-30 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US6093614A (en) * 1998-03-04 2000-07-25 Siemens Aktiengesellschaft Memory cell structure and fabrication
EP1003219B1 (en) 1998-11-19 2011-12-28 Qimonda AG DRAM with stacked capacitor and buried word line
JP2001102549A (ja) * 2000-08-28 2001-04-13 Toshiba Corp 半導体記憶装置
US6482420B2 (en) 2000-12-27 2002-11-19 Noboru Huziwara Composition having bactericidal action, cosmetics containing said composition and ultraviolet ray screening agent
DE10111755C1 (de) * 2001-03-12 2002-05-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle eines Halbleiterspeichers
US6498062B2 (en) 2001-04-27 2002-12-24 Micron Technology, Inc. DRAM access transistor
US6853252B2 (en) 2002-10-04 2005-02-08 Intersil Corporation Phase-lock loop having programmable bandwidth
JP2004247656A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI248197B (en) 2006-01-21
SG140608A1 (en) 2008-03-28
EP1782467A1 (en) 2007-05-09
CN101010799B (zh) 2010-05-26
JP2008511165A (ja) 2008-04-10
EP2330620A2 (en) 2011-06-08
TW200608558A (en) 2006-03-01
US20060046424A1 (en) 2006-03-02
EP1782467B1 (en) 2017-06-07
US20060063350A1 (en) 2006-03-23
US7271413B2 (en) 2007-09-18
EP2330620A3 (en) 2012-04-04
WO2006022765A1 (en) 2006-03-02
CN101010799A (zh) 2007-08-01
US7122425B2 (en) 2006-10-17
EP2330620B1 (en) 2020-05-13

Similar Documents

Publication Publication Date Title
JP5071899B2 (ja) Ｄｒａｍセル用の分離領域を有する半導体構造及び製造方法
US8791506B2 (en) Semiconductor devices, assemblies and constructions
US7829410B2 (en) Methods of forming capacitors, and methods of forming DRAM arrays
US7824982B2 (en) DRAM arrays, vertical transistor structures, and methods of forming transistor structures and DRAM arrays
US7098105B2 (en) Methods for forming semiconductor structures
US7288806B2 (en) DRAM arrays
US7919863B2 (en) Semiconductor constructions
US7321149B2 (en) Capacitor structures, and DRAM arrays
KR20080015948A (ko) 반도체 구조, 메모리 어레이, 전자 시스템, 및 반도체구조를 형성하는 방법
US20080277738A1 (en) Memory cells, memory banks, memory arrays, and electronic systems
US8013376B2 (en) Memory arrays, semiconductor constructions and electronic systems with transistor gates extending partially over SOI and unit cells within active region pedestals
KR100887055B1 (ko) 반도체 구조 및 반도체 구조 제작 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110908

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120619

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

R150 Certificate of patent or registration of utility model

Ref document number: 5071899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250