JP5229635B2 - サラウンディングゲートを有するナノワイヤ・トランジスタ - Google Patents
サラウンディングゲートを有するナノワイヤ・トランジスタ Download PDFInfo
- Publication number
- JP5229635B2 JP5229635B2 JP2009504238A JP2009504238A JP5229635B2 JP 5229635 B2 JP5229635 B2 JP 5229635B2 JP 2009504238 A JP2009504238 A JP 2009504238A JP 2009504238 A JP2009504238 A JP 2009504238A JP 5229635 B2 JP5229635 B2 JP 5229635B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- forming
- crystalline
- source
- pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title description 42
- 238000000034 method Methods 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 239000012212 insulator Substances 0.000 claims description 33
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 238000000348 solid-phase epitaxy Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims 1
- 230000008025 crystallization Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000002073 nanorod Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- SDGKUVSVPIIUCF-UHFFFAOYSA-N 2,6-dimethylpiperidine Chemical compound CC1CCCC(C)N1 SDGKUVSVPIIUCF-UHFFFAOYSA-N 0.000 description 3
- 238000005899 aromatization reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229950005630 nanofin Drugs 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Description
"Grown Nanofin Transistors" U.S.Application Serial No. 11/397,430(2006年04月04日出願)、 "Etched Nanofin Transistors" U.S.Application Serial No. 11/397,358(2006年04月04日出願)、 "DRAM With Nanofin Transistors" U.S. Application Serial No. 11/397,413(2006年04月04日出願)、 "Tunneling Transistor With Sublithographic Channel" U.S.Application Serial No. 11/397,406(2006年04月04日出願)の優先日の利益を、ここに請求する。これらの出願はこの参照により本開示に含まれる。
本開示は、半導体装置に全般的に関し、特に、サラウンディング(surrounding)ゲートを有するナノワイヤ・トランジスタに関する。
示してある。この非晶質材料が、側壁 506 で劃定した孔を埋めている。種々の実施形態群では、非晶質材料として非晶質珪素を用いて堆積する。図5Dには、得られる構造体を(CMPなどで)平坦化したその後に、孔の中だけに非晶質半導体材料が残るようすを描いている。
935 を介して行うための読み込み/書き込み制御回路934 、が含まれている。示したメモリ装置 932 としては、メモリカードまたはメモリモジュールを用いることができ、例えばSIMM(single inline memory module)やDIMM(dual inline memory module)などを用いることができる。当業者には、本開示を読んで理解した上で、メモリアレイ内および/もしくは制御回路内の半導体部品を、上述したようなサラウンディングゲートを具えたナノワイヤ・トランジスタを使って組み立てられる、ということがわかるであろう。構造体とこれらの装置の製造方法については上記してある。
ュメモリがある。さらに云えば、DRAMとして、シンクロナスDRAMを使ってもよいと考えられる。そうしたシンクロナスDRAMのことを、SGRAM(Synchronous Graphics Random Access Memory)、SDRAM(Synchronous Dynamic Random Access Memory)、SDRAM II、およびDDR SDRAM(Double Data Rate SDRAM)とも呼ぶ。さまざまな新興のメモリ技術で、ナノワイヤ・トランジスタを使うこともできる。
Claims (16)
- トランジスタボディを形成するステップであって、
絶縁体層を結晶質半導体基板上に形成するステップと、
最小フィーチャ寸法を有し且つ前記絶縁体層を貫通して前記結晶質半導体基板へと延びる孔を、前記絶縁体層中にエッチングするステップと、
前記孔の内部に、側壁スペーサーを前記絶縁体層と接触するように形成するステップと、
前記孔を非晶質半導体材料で埋めるステップであって、前記非晶質半導体材料が前記結晶質半導体基板と接触する、ステップと、
前記側壁スペーサーを除去して、前記結晶質半導体基板に接触し且つ前記結晶質半導体基板から延びる非晶質半導体材料柱を残すステップと、
固相エピタキシー(SPE)工程を行なって、前記結晶質半導体基板を種とした結晶成長によって、前記非晶質半導体材料柱を結晶化するステップであって、第一のソース/ドレイン領域が前記結晶質半導体基板中に形成され、第二のソース/ドレイン領域が、前記結晶化された半導体材料柱の最上部分中に形成され、前記トランジスタボディは、前記結晶化された半導体材料柱中の、前記第一のソース/ドレイン領域と前記第二のソース/ドレイン領域との間に形成される、ステップと、
を含む、トランジスタボディを形成するステップと、
前記結晶化された半導体材料柱の周りに、サラウンディングゲート絶縁体を形成するステップと、
前記結晶化された半導体材料柱の周りに、前記サラウンディングゲート絶縁体によって前記結晶化された半導体材料柱から隔てられたサラウンディングゲートを形成するステップと、
を含む、トランジスタを形成する方法。 - トランジスタボディを形成するステップであって、
珪素ウェハ上に窒化珪素を形成するステップと、
最小フィーチャ寸法を有し且つ前記窒化珪素を貫通して前記珪素ウェハへと延びる孔を、前記窒化珪素中にエッチングするステップと、
前記孔の寸法を、前記最小フィーチャ寸法よりも小さくなるように縮めるステップであって、前記孔を画定する前記窒化珪素の側面に酸化珪素側壁スペーサーを形成することを含む、ステップと、
前記孔を、非晶質珪素で埋めるステップと、
前記酸化珪素側壁スペーサーを除去して、前記ウェハに接触し且つ前記ウェハから延びる非晶質珪素柱を残すステップと、
前記非晶質珪素柱を結晶化して、結晶質珪素柱を形成するステップであって、第一のソース/ドレイン領域が前記珪素ウェハ中に形成され、第二のソース/ドレイン領域が前記結晶質珪素柱の最上部分中に形成され、前記トランジスタボディは、前記結晶質珪素柱中の、前記第一のソース/ドレイン領域と前記第二のソース/ドレイン領域との間に形成される、ステップと
を含む、トランジスタボディを形成するステップと、
前記結晶質珪素柱の周りに、サラウンディングゲート絶縁体を形成するステップと、
前記結晶質珪素柱の周りに、前記サラウンディングゲート絶縁体によって前記結晶質珪素柱から隔てられたサラウンディングゲートを形成するステップと、
を含む、トランジスタを形成する方法。 - トランジスタボディを形成するステップであって、
珪素ウェハ上に窒化珪素を形成するステップと、
最小フィーチャ寸法を有し且つ前記窒化珪素を貫通して前記珪素ウェハへと延びる孔を、前記窒化珪素中にエッチングするステップと、
前記孔を画定する前記窒化珪素の側面に酸化珪素側壁スペーサーを形成するステップと、
前記孔を非晶質珪素で埋めるステップであって、前記非晶質珪素が前記珪素ウェハと接触する、ステップと、
前記酸化珪素側壁スペーサーを除去して、前記ウェハに接触し且つ前記ウェハから延びる非晶質珪素柱を残すステップと、
前記非晶質珪素柱を結晶化して、結晶質珪素柱を形成するステップであって、第一のソース/ドレイン領域が前記珪素ウェハ中に形成され、第二のソース/ドレイン領域が前記結晶質珪素柱の最上部分中に形成され、前記トランジスタボディは、前記結晶質珪素柱中の、前記第一のソース/ドレイン領域と前記第二のソース/ドレイン領域との間に形成される、ステップと
を含む、トランジスタボディを形成するステップと、
前記結晶質珪素柱の周りに、サラウンディングゲート絶縁体を形成するステップと、
前記結晶質珪素柱の周りに、前記サラウンディングゲート絶縁体によって前記結晶質珪素柱から隔てられたサラウンディングゲートを形成するステップと
を含む、トランジスタを形成する方法。 - 窒化珪素層を珪素ウェハ上に形成するステップと、
最小フィーチャ寸法を有し且つ前記窒化珪素層を貫通して前記珪素ウェハへと延びる孔を、前記窒化珪素層中にエッチングするステップと、
前記孔の内部に、酸化珪素側壁スペーサーを前記窒化珪素層と接触するように形成するステップと、
前記孔を非晶質珪素で埋めるステップであって、前記非晶質珪素が前記珪素ウェハと接触する、ステップと、
前記酸化珪素側壁スペーサーを除去して、前記珪素ウェハに接触し且つ前記珪素ウェハから延びる非晶質珪素柱を残すステップと、
前記非晶質珪素柱を結晶化して、結晶質珪素柱を形成するステップと、
前記珪素ウェハから前記窒化珪素層を除去するステップと、
前記結晶質珪素柱の周りに、サラウンディングゲート絶縁体を形成するステップと、
前記結晶質珪素柱の周りに、前記サラウンディングゲート絶縁体によって前記結晶質珪素柱から隔てられたサラウンディングゲートを形成するステップと、
第一のソース/ドレイン領域を、前記珪素ウェハ中に形成するステップと、
ゲートコンタクトを、前記サラウンディングゲートに隣接して形成するステップと、
前記サラウンディングゲートの上面および前記ゲートコンタクトの上面を、前記結晶質珪素柱の上面よりも下になるようにエッチングするステップと、
前記エッチングの後に残った構造体を絶縁体で埋めるステップと、
第二のソース/ドレイン領域を、前記結晶質珪素柱の最上部分中に形成するステップと、
前記絶縁体を貫通して、前記第一のソース/ドレイン領域、前記第二のソース/ドレイン領域、および前記ゲートコンタクトへと至る、複数のコンタクトを形成するステップと、
を含む、方法。 - 少なくとも1つの埋め込み式の第一のソース/ドレイン領域を、珪素ウェハ中に形成するステップと、
前記珪素ウェハ上に窒化珪素層を形成するステップと、
前記窒化珪素層に複数の孔をエッチングするステップであって、前記複数の孔は行と列のアレイをなすように配置され、各孔は、最小フィーチャ寸法を有し且つ前記窒化珪素層を貫通して前記珪素ウェハへと延びており、また、前記複数の孔のうちの少なくとも2つが、前記埋め込み式の第一のソース/ドレイン領域の上に形成される、ステップと、
酸化珪素側壁スペーサーを、各孔の内部に、前記窒化珪素層と接触するように形成するステップと、
各孔を非晶質珪素で埋めるステップであって、前記非晶質珪素が前記珪素ウェハと接触し、前記複数の孔のうちの少なくとも2つの中の前記非晶質珪素が、前記珪素ウェハ内の前記埋め込み式の第一のソース/ドレイン領域と接触する、ステップと、
前記酸化珪素側壁スペーサーを除去して、前記珪素ウェハに接触し且つ前記珪素ウェハから延びる非晶質珪素柱を残すステップであって、前記非晶質珪素柱の断面寸法が前記最小フィーチャ寸法よりも小さい、ステップと、
前記非晶質珪素柱を結晶化して、結晶質珪素柱を形成するステップと、
前記窒化珪素層を前記珪素ウェハから除去するステップと、
前記結晶質珪素柱の周りに、サラウンディングゲート絶縁体を形成するステップと、
前記結晶質珪素柱の周りに、前記サラウンディングゲート絶縁体によって前記結晶質珪素柱から隔てられたサラウンディングゲートを形成するステップと、
各行に隣接する少なくとも1つのゲート線を形成するステップであって、前記少なくとも1つのゲート線が、前記行の各サラウンディングゲートと接触する、ステップと、
前記サラウンディングゲートの上面およびゲートコンタクトの上面を、前記結晶質珪素柱の上面よりも下になるようにエッチングするステップと、
前記エッチングの後に残った構造体を絶縁体で埋めるステップと、
第二のソース/ドレイン領域を、前記結晶質珪素柱の最上部分中に形成するステップと、
前記第二のソース/ドレイン領域へのコンタクトを形成するステップと、
を含む、方法。 - 前記サラウンディングゲートの高さが前記結晶質珪素柱の高さよりも低くなるように、前記サラウンディングゲートを埋め込むステップをさらに含む、請求項2から5のいずれか一項に記載の方法。
- 前記結晶質珪素柱の高さが、前記最小フィーチャ寸法の高さよりも低い、請求項2から6のいずれか一項に記載の方法。
- 前記結晶質珪素柱の周りにサラウンディングゲート絶縁体を形成するステップが、前記結晶質珪素柱を酸化するステップを含む、請求項2から7のいずれか一項に記載の方法。
- 単体のトランジスタのためのソースコンタクト、ゲートコンタクト、およびドレインコンタクトをエッチングするステップをさらに含む、請求項2から8のいずれか一項に記載の方法。
- トランジスタアレイのためのソース線、少なくとも1つのゲート線、およびドレインコンタクトを形成するステップをさらに含む、請求項2から9のいずれか一項に記載の方法。
- 第一のソース/ドレイン領域を珪素ウェハ中に形成するステップが、ドーパントを前記珪素ウェハに注入するステップを含む、請求項2から10のいずれか一項に記載の方法。
- 前記結晶質珪素柱の断面寸法が、前記最小フィーチャ寸法の三分の一のオーダーである、請求項2から11のいずれか一項に記載の方法。
- 前記結晶質珪素柱の断面寸法が、30nmのオーダーである、請求項2から11のいずれか一項に記載の方法。
- 前記サラウンディングゲート絶縁体が、酸化珪素を含む、請求項1から11のいずれか一項に記載の方法。
- 前記サラウンディングゲートが、ポリシリコンゲートを含む、請求項1から11のいずれか一項に記載の方法。
- 前記サラウンディングゲートが、金属ゲートを含む、請求項1から11のいずれか一項に記載の方法。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/397,406 | 2006-04-04 | ||
US11/397,406 US20070228491A1 (en) | 2006-04-04 | 2006-04-04 | Tunneling transistor with sublithographic channel |
US11/397,358 | 2006-04-04 | ||
US11/397,413 | 2006-04-04 | ||
US11/397,413 US7491995B2 (en) | 2006-04-04 | 2006-04-04 | DRAM with nanofin transistors |
US11/397,527 US7425491B2 (en) | 2006-04-04 | 2006-04-04 | Nanowire transistor with surrounding gate |
US11/397,430 | 2006-04-04 | ||
US11/397,430 US8734583B2 (en) | 2006-04-04 | 2006-04-04 | Grown nanofin transistors |
US11/397,358 US8354311B2 (en) | 2006-04-04 | 2006-04-04 | Method for forming nanofin transistors |
US11/397,527 | 2006-04-04 | ||
PCT/US2007/008123 WO2007120492A1 (en) | 2006-04-04 | 2007-04-03 | Nanowire transistor with surrounding gate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009532904A JP2009532904A (ja) | 2009-09-10 |
JP2009532904A5 JP2009532904A5 (ja) | 2010-05-20 |
JP5229635B2 true JP5229635B2 (ja) | 2013-07-03 |
Family
ID=38325217
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504239A Withdrawn JP2009532905A (ja) | 2006-04-04 | 2007-04-03 | ナノFinトンネリング・トランジスタ |
JP2009504238A Active JP5229635B2 (ja) | 2006-04-04 | 2007-04-03 | サラウンディングゲートを有するナノワイヤ・トランジスタ |
JP2009504232A Active JP5229587B2 (ja) | 2006-04-04 | 2007-04-03 | 成長型ナノFinトランジスタ |
JP2009504280A Active JP5234439B2 (ja) | 2006-04-04 | 2007-04-03 | エッチングで作成したナノFinトランジスタ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504239A Withdrawn JP2009532905A (ja) | 2006-04-04 | 2007-04-03 | ナノFinトンネリング・トランジスタ |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504232A Active JP5229587B2 (ja) | 2006-04-04 | 2007-04-03 | 成長型ナノFinトランジスタ |
JP2009504280A Active JP5234439B2 (ja) | 2006-04-04 | 2007-04-03 | エッチングで作成したナノFinトランジスタ |
Country Status (5)
Country | Link |
---|---|
EP (4) | EP2002469A1 (ja) |
JP (4) | JP2009532905A (ja) |
KR (5) | KR20090006169A (ja) |
SG (2) | SG172643A1 (ja) |
WO (4) | WO2007120493A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790863B1 (ko) * | 2005-12-28 | 2008-01-03 | 삼성전자주식회사 | 나노 와이어 제조 방법 |
US7491995B2 (en) | 2006-04-04 | 2009-02-17 | Micron Technology, Inc. | DRAM with nanofin transistors |
US8734583B2 (en) | 2006-04-04 | 2014-05-27 | Micron Technology, Inc. | Grown nanofin transistors |
US7425491B2 (en) | 2006-04-04 | 2008-09-16 | Micron Technology, Inc. | Nanowire transistor with surrounding gate |
US8354311B2 (en) | 2006-04-04 | 2013-01-15 | Micron Technology, Inc. | Method for forming nanofin transistors |
US8643087B2 (en) * | 2006-09-20 | 2014-02-04 | Micron Technology, Inc. | Reduced leakage memory cells |
KR100945511B1 (ko) * | 2008-04-10 | 2010-03-09 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
US7897494B2 (en) * | 2008-06-24 | 2011-03-01 | Imec | Formation of single crystal semiconductor nanowires |
DE102009024311A1 (de) * | 2009-06-05 | 2011-01-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbauelement und Verfahren zu seiner Herstellung |
CN104137264B (zh) | 2011-12-20 | 2018-01-09 | 英特尔公司 | 具有隔离的主体部分的半导体器件 |
KR20130131708A (ko) | 2012-05-24 | 2013-12-04 | 에스케이하이닉스 주식회사 | 메모리 셀 어레이 및 이를 포함하는 가변 저항 메모리 장치 |
US9006810B2 (en) * | 2012-06-07 | 2015-04-14 | International Business Machines Corporation | DRAM with a nanowire access transistor |
EP2674978B1 (en) * | 2012-06-15 | 2020-07-29 | IMEC vzw | Tunnel field effect transistor device and method for making the device |
JP5595619B2 (ja) * | 2012-08-08 | 2014-09-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
KR20140040543A (ko) * | 2012-09-26 | 2014-04-03 | 삼성전자주식회사 | 핀 구조의 전계효과 트랜지스터, 이를 포함하는 메모리 장치 및 그 반도체 장치 |
KR20140078326A (ko) * | 2012-12-17 | 2014-06-25 | 경북대학교 산학협력단 | 터널링 전계효과 트랜지스터 및 터널링 전계효과 트랜지스터의 제조 방법 |
JP5886802B2 (ja) * | 2013-08-29 | 2016-03-16 | 株式会社東芝 | 半導体装置 |
US9425296B2 (en) * | 2013-09-09 | 2016-08-23 | Qualcomm Incorporated | Vertical tunnel field effect transistor |
WO2015147866A1 (en) * | 2014-03-28 | 2015-10-01 | Intel Corporation | Selectively regrown top contact for vertical semiconductor devices |
US9941394B2 (en) | 2014-04-30 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Tunnel field-effect transistor |
US9673209B2 (en) | 2014-05-16 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and method for fabricating the same |
US10361090B2 (en) | 2014-06-13 | 2019-07-23 | Intel Corporation | Vertical channel transistors fabrication process by selective subtraction of a regular grid |
US10559690B2 (en) | 2014-09-18 | 2020-02-11 | International Business Machines Corporation | Embedded source/drain structure for tall FinFET and method of formation |
US9818877B2 (en) | 2014-09-18 | 2017-11-14 | International Business Machines Corporation | Embedded source/drain structure for tall finFET and method of formation |
US9634084B1 (en) | 2016-02-10 | 2017-04-25 | Globalfoundries Inc. | Conformal buffer layer in source and drain regions of fin-type transistors |
US10186510B2 (en) * | 2017-05-01 | 2019-01-22 | Advanced Micro Devices, Inc. | Vertical gate all around library architecture |
US10374041B2 (en) | 2017-12-21 | 2019-08-06 | International Business Machines Corporation | Field effect transistor with controllable resistance |
KR102593708B1 (ko) * | 2018-08-14 | 2023-10-26 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
JPH07112067B2 (ja) * | 1990-01-24 | 1995-11-29 | 株式会社東芝 | 半導体装置 |
US5013680A (en) * | 1990-07-18 | 1991-05-07 | Micron Technology, Inc. | Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography |
JP3202223B2 (ja) | 1990-11-27 | 2001-08-27 | 日本電気株式会社 | トランジスタの製造方法 |
JP3219307B2 (ja) * | 1991-08-28 | 2001-10-15 | シャープ株式会社 | 半導体装置の構造および製造方法 |
JPH05160408A (ja) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | 電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置 |
JP3321788B2 (ja) * | 1994-05-06 | 2002-09-09 | ソニー株式会社 | Mis型半導体装置及びその製造方法 |
JP3246196B2 (ja) * | 1994-07-13 | 2002-01-15 | ソニー株式会社 | 量子細線デバイスの形成方法 |
JP4047098B2 (ja) * | 1994-09-13 | 2008-02-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
US6063688A (en) * | 1997-09-29 | 2000-05-16 | Intel Corporation | Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition |
US6747313B1 (en) * | 1997-12-17 | 2004-06-08 | Hyundai Electronics Industries Co., Ltd. | Thin film transistor |
DE19943390A1 (de) * | 1999-09-10 | 2001-05-03 | Walter Hansch | Halbleiterbauelement |
US6967140B2 (en) * | 2000-03-01 | 2005-11-22 | Intel Corporation | Quantum wire gate device and method of making same |
US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
US6664143B2 (en) | 2000-11-22 | 2003-12-16 | North Carolina State University | Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls |
US6531727B2 (en) * | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
FR2823009B1 (fr) * | 2001-04-02 | 2004-07-09 | St Microelectronics Sa | Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor |
US20030008515A1 (en) * | 2001-07-03 | 2003-01-09 | Tai-Ju Chen | Method of fabricating a vertical MOS transistor |
US6815750B1 (en) * | 2002-05-22 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Field effect transistor with channel extending through layers on a substrate |
US6821834B2 (en) * | 2002-12-04 | 2004-11-23 | Yoshiyuki Ando | Ion implantation methods and transistor cell layout for fin type transistors |
US6794718B2 (en) * | 2002-12-19 | 2004-09-21 | International Business Machines Corporation | High mobility crystalline planes in double-gate CMOS technology |
JP4108537B2 (ja) * | 2003-05-28 | 2008-06-25 | 富士雄 舛岡 | 半導体装置 |
US6855582B1 (en) * | 2003-06-12 | 2005-02-15 | Advanced Micro Devices, Inc. | FinFET gate formation using reverse trim and oxide polish |
JP2005116969A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
US7348243B2 (en) * | 2003-12-27 | 2008-03-25 | Dongbu Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
WO2005079182A2 (en) * | 2004-01-22 | 2005-09-01 | International Business Machines Corporation | Vertical fin-fet mos devices |
US7122425B2 (en) * | 2004-08-24 | 2006-10-17 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
US7242057B2 (en) * | 2004-08-26 | 2007-07-10 | Micron Technology, Inc. | Vertical transistor structures having vertical-surrounding-gates with self-aligned features |
US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
US7910288B2 (en) * | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
JP3764161B2 (ja) * | 2004-09-17 | 2006-04-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
DE102005045078B4 (de) * | 2004-09-25 | 2009-01-22 | Samsung Electronics Co., Ltd., Suwon | Feldeffekttransistor mit einer verspannten Kanalschicht an Seitenwänden einer Struktur an einem Halbleitersubstrat |
-
2007
- 2007-04-03 EP EP07754622A patent/EP2002469A1/en not_active Withdrawn
- 2007-04-03 JP JP2009504239A patent/JP2009532905A/ja not_active Withdrawn
- 2007-04-03 SG SG2011038726A patent/SG172643A1/en unknown
- 2007-04-03 JP JP2009504238A patent/JP5229635B2/ja active Active
- 2007-04-03 EP EP07809002.4A patent/EP2002470B1/en active Active
- 2007-04-03 WO PCT/US2007/008124 patent/WO2007120493A1/en active Application Filing
- 2007-04-03 WO PCT/US2007/008123 patent/WO2007120492A1/en active Application Filing
- 2007-04-03 JP JP2009504232A patent/JP5229587B2/ja active Active
- 2007-04-03 EP EP07754850A patent/EP2008309A1/en not_active Ceased
- 2007-04-03 SG SG201102381-9A patent/SG170827A1/en unknown
- 2007-04-03 KR KR1020087027075A patent/KR20090006169A/ko active Search and Examination
- 2007-04-03 KR KR1020087026970A patent/KR20090007393A/ko not_active Application Discontinuation
- 2007-04-03 KR KR1020147009477A patent/KR20140051463A/ko not_active Application Discontinuation
- 2007-04-03 EP EP07754621.6A patent/EP2002468B1/en not_active Not-in-force
- 2007-04-03 WO PCT/US2007/008400 patent/WO2007114927A1/en active Application Filing
- 2007-04-03 WO PCT/US2007/008084 patent/WO2007136461A2/en active Application Filing
- 2007-04-03 JP JP2009504280A patent/JP5234439B2/ja active Active
-
2008
- 2008-11-03 KR KR1020087026973A patent/KR101474028B1/ko active IP Right Grant
- 2008-11-04 KR KR1020087027077A patent/KR101378256B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP2002468B1 (en) | 2013-07-24 |
KR101378256B1 (ko) | 2014-03-25 |
EP2002469A1 (en) | 2008-12-17 |
WO2007136461A2 (en) | 2007-11-29 |
JP2009532905A (ja) | 2009-09-10 |
WO2007120493A1 (en) | 2007-10-25 |
JP5229587B2 (ja) | 2013-07-03 |
EP2002470A2 (en) | 2008-12-17 |
WO2007120492A1 (en) | 2007-10-25 |
JP5234439B2 (ja) | 2013-07-10 |
KR101474028B1 (ko) | 2014-12-17 |
KR20090005149A (ko) | 2009-01-12 |
WO2007114927A1 (en) | 2007-10-11 |
EP2002470B1 (en) | 2016-03-09 |
EP2002468A1 (en) | 2008-12-17 |
KR20140051463A (ko) | 2014-04-30 |
JP2009532904A (ja) | 2009-09-10 |
EP2008309A1 (en) | 2008-12-31 |
SG172643A1 (en) | 2011-07-28 |
KR20090006169A (ko) | 2009-01-14 |
JP2009532903A (ja) | 2009-09-10 |
WO2007136461A3 (en) | 2008-01-17 |
KR20090007393A (ko) | 2009-01-16 |
JP2009532907A (ja) | 2009-09-10 |
SG170827A1 (en) | 2011-05-30 |
KR20090007397A (ko) | 2009-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229635B2 (ja) | サラウンディングゲートを有するナノワイヤ・トランジスタ | |
US8062949B2 (en) | Nanowire transistor with surrounding gate | |
US8734583B2 (en) | Grown nanofin transistors | |
TWI590338B (zh) | 金屬氧化物半導體裝置結構用之鰭狀物的形成方法 | |
US8119484B2 (en) | DRAM with nanofin transistors | |
US8354311B2 (en) | Method for forming nanofin transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130108 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5229635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |