CN100446257C - 动态随机存取存储器及其制造方法 - Google Patents

Abstract

一种动态随机存取存储器，包括衬底、有源元件与深沟渠式电容器。衬底具有浅沟渠与深沟渠。有源元件设置于衬底上，此有源元件包括栅极结构与掺杂区。栅极结构设置衬底上，且填满浅沟渠。掺杂区设置于栅极的第一侧的衬底中。深沟渠式电容器设置于栅极的第二侧的该衬底的该深沟渠中，第二侧与第一侧相对，且深沟渠式电容器的上电极邻接浅沟渠底部。

Description

动态随机存取存储器及其制造方法

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种动态随机存取存储器及其制造方法。

背景技术

随着现今计算机微处理器(Microprocessor)的功能愈来愈强，软件所进行的程序与运算也愈来愈庞大。因此，存储器的制作技术已成为半导体产业重要的技术之一。

一般来说，存储器可依其储存数据的型态而分为挥发性存储器与非挥发性存储器。而动态随机存取存储器(Dynamic Random Access Memory，DRAM)即属于一种挥发性存储器，且其由多个存储单元构成。而每一个存储单元由一个有源元件与一个电容器所构成，且每一个存储单元藉由字线(Word Line，WL)与位线(Bit Line，BL)彼此电连接。

另一方面，动态随机存取存储器依其电容器的结构主要可以分成两种形式，其一为具有堆栈式电容器(Stack Capacitor)的动态随机存取存储器，另一则为具有深沟渠式电容器(Deep Trench Capacitor)的动态随机存取存储器。由于具有深沟渠式电容器的动态随机存取存储器，其深沟渠式电容器是形成于衬底之中，因此相较于具有堆栈式电容器的动态随机存取存储器，在制作上较不易产生平坦化的问题，因而有利于小尺寸的存储器元件的制作。不过，当元件尺寸愈来愈小时，具有深沟渠式电容器的动态随机存取存储器同样也遭遇到愈来愈多的问题。

图1A所绘示为现有一种深沟渠式动态随机存取存储器的俯视图。图1B所绘示为现有一种深沟渠式动态随机存取存储器的剖面图，其中图1B所绘示为图1A中沿A-A’线的剖面。

请参照图1A与图1B，动态随机存取存储器包括沟渠式电容器102、浅沟渠隔离区104、有源元件106与埋入式导电带108(buried strap)。沟渠式电容器102位于衬底100中，且其包括下电极110、介电层112、上电极114(由导体层114a、导体层114b与导体层114c所构成)。在导体层114b与衬底100之间设置有领氧化层(collar oxide)116。另外，浅沟渠隔离区104位于衬底100中，且部分的浅沟渠隔离区104位于沟渠式电容器102中。此外，有源元件106位于衬底100上方，其包括源极118a/漏极118b与栅极结构120(包括栅介电层120a、栅极120b与顶盖层120c)，且此有源元件106与埋入式导电带108电连接。源极118a经由插塞124而与位线126电连接。在栅极结构120侧壁设置有间隙壁122。

然而，上述的动态随机存取存储器中，由于有源元件106通常是利用微影蚀刻工艺制作出来的，因此有源元件106的沟道区长度d会受到微影蚀刻工艺的限制而无法进一步的缩小，使得元件集成度无法进一步的提升。另一方面，沟道区长度d的缩小也会产生有源元件启始电压偏差及所谓的短通道效应的问题。为了解决上述的问题，现有的一种方法是提高有源元件的沟道中的掺杂剂浓度，但是此种作法反而会增加场结漏电流(field junctionleakage)，而影响元件的可靠度。

发明内容

有鉴于此，本发明的目的就是在提供一种动态随机存取存储器及其制造方法，可以使有源元件的沟道长度不会受限于微影蚀刻工艺，且可以提升元件集成度。

本发明的目的就是在提供一种动态随机存取存储器及其制造方法，此种制作方法简单，而可以减少制作成本。

本发明提供一种动态随机存取存储器，包括衬底、有源元件与深沟渠式电容器。衬底具有沟渠隔离区与深沟渠。有源元件设置于衬底上，此有源元件包括栅极结构与掺杂区。栅极结构设置衬底上，且填满浅沟渠。掺杂区设置于栅极结构的第一侧的衬底中。深沟渠式电容器设置于栅极的第二侧的该衬底的该深沟渠中，第二侧与第一侧相对，且深沟渠式电容器的上电极邻接浅沟渠底部。

在上述的动态随机存取存储器中，深沟渠式电容器包括下电极、上电极与电容介电层。下电极设置在深沟渠底部的衬底中。上电极设置在深沟渠中。电容介电层设置在深沟渠的侧壁与底部。

在上述的动态随机存取存储器中，上电极包括第一导体层、第二导体层与第三导体层。第一导体层设置于深沟渠底部。第二导体层设置于第一导体层上。第三导体层设置于第二导体层上，且邻接浅沟渠底部。

在上述的动态随机存取存储器中，更包括领介电层，设置于第一导体层上的深沟渠侧壁，且环绕第二导体层。领介电层的材质包括氧化硅。

在上述的动态随机存取存储器中，更包括埋入式导电带，邻接第三导体层与浅沟渠底部。

在上述的动态随机存取存储器中，电容介电层设置在第一导体层及深沟渠的侧壁与底部之间。

在上述的动态随机存取存储器中，第一导体层、第二导体层与第三导体层的材质包括掺杂多晶硅。

在上述的动态随机存取存储器中，栅极结构包括栅极与栅介电层。栅极设置衬底上，且填满浅沟渠。栅介电层设置于栅极与衬底之间。栅介电层的材质包括氧化硅。

本发明提供一种动态随机存取存储器，包括衬底、二栅极结构、掺杂区、二深沟渠式电容器。衬底至少具有二浅沟渠与二深沟渠，且二浅沟渠设置在二深沟渠之间。二栅极结构设置于二深沟渠之间的衬底上，且分别填满二浅沟渠。掺杂区设置于二栅极结构之间的衬底中。二深沟渠式电容器分别设置衬底的二深沟渠中，且二深沟渠式电容器的上电极分别邻接二浅沟渠底部。

在上述的动态随机存取存储器中，深沟渠式电容器包括下电极、上电极与电容介电层。下电极设置在深沟渠底部的衬底中。上电极设置在深沟渠中。电容介电层设置在深沟渠的侧壁与底部。

在上述的动态随机存取存储器中，上电极包括第一导体层、第二导体层与第三导体层。第一导体层设置于深沟渠底部。第二导体层设置于第一导体层上。第三导体层设置于第二导体层上，且邻接浅沟渠底部。

在上述的动态随机存取存储器中，更包括领介电层，设置于第一导体层上的深沟渠侧壁，且环绕第二导体层。领介电层的材质包括氧化硅。

在上述的动态随机存取存储器中，更包括埋入式导电带，邻接第三导体层与浅沟渠底部。

在上述的动态随机存取存储器中，电容介电层设置在第一导体层及深沟渠的侧壁与底部之间。

在上述的动态随机存取存储器中，第一导体层、第二导体层与第三导体层的材质包括掺杂多晶硅。

在上述的动态随机存取存储器中，栅极结构包括栅极与栅介电层。栅极设置衬底上，且填满浅沟渠。栅介电层设置于栅极与衬底之间。栅介电层的材质包括氧化硅。

在本发明的动态随机存取存储器中，由于有源元件下方设置有浅沟渠，且有源元件的栅极填入浅沟渠中，而深沟渠式电容器的上电极邻接浅沟渠的底部，因此有源元件是以浅沟渠侧壁及掺杂区至深沟渠式电容器的上电极之间的区域做为沟道区(垂直式沟道区)。由于有源元件的沟道区是设置于浅沟渠侧壁的衬底中(垂直式沟道区)，因此有源元件的栅极在衬底上的宽度可以缩小而可以增加元件集成度，而且可以藉由控制浅沟渠的深度准确地控制沟道区的长度，进而能避免元件尺寸缩小时所产生的问题。

在本发明的动态随机存取存储器中，由于使有源元件的栅极的一部份设置在衬底的浅沟渠中，因此有源元件的沟道长度不会受限于微影蚀刻工艺，且可以提升元件集成度。而且，藉由控制有源元件下方的浅沟渠的深度而准确地控制沟道区的长度，也可以避免元件尺寸缩小时所产生的问题。

本发明提供一种动态随机存取存储器的制造方法，首先提供衬底，此衬底上已形成图案化的第一掩模层与形成于衬底中的深沟渠，且图案化的第一掩模层暴露出深沟渠。接着，于深沟渠中形成深沟渠式电容器，且深沟渠式电容器包括下电极、上电极、电容介电层。于第一掩模层与衬底中形成元件隔离结构，以定义出有源区。移除有源区上的第一掩模层，以暴露出衬底后，于暴露的衬底上形成半导体材料层。图案化半导体材料层与衬底以形成浅沟渠，此浅沟渠的底部邻接沟渠式电容器的上电极。于衬底上形成栅极结构，此栅极结构填满浅沟渠。之后，于栅极结构一侧的衬底中形成掺杂区。

在上述的动态随机存取存储器的制造方法中，半导体材料层的材质为多晶硅。

在上述的动态随机存取存储器的制造方法中，于深沟渠中形成深沟渠式电容器的步骤是先在深沟渠底部的衬底中形成下电极。在深沟渠表面形成电容介电层后，填入第一导体层于深沟渠底部，并移除未被第一导体层覆盖的电容介电层。接着，于未被第一导体层覆盖的深沟渠侧壁上形成领氧化层，并填入第二导体层于深沟渠中以覆盖第一导体层。移除部分第二导体层与顶氧化层，使第二导体层表面低于衬底表面后，填入第三导体层于深沟渠中，其中第一导体层、第二导体层与第三导体层构成上电极。

在上述的动态随机存取存储器的制造方法中，更包括在衬底中形成埋入式导电带，邻接第三导体层与浅沟渠底部。

在上述的动态随机存取存储器的制造方法中，于衬底上形成栅极结构的步骤是先于衬底上形成栅介电层。然后，于栅介电层上形成导体层，此导体层填满浅沟渠。之后，图案化导体层与栅介电层。

在上述的动态随机存取存储器的制造方法中，更包括于栅极结构侧壁形成间隙壁。

在上述的动态随机存取存储器的制造方法中，更包括于衬底上形成电连接该掺杂区的位线。

在上述的动态随机存取存储器的制造方法中，图案化半导体材料层与衬底以形成浅沟渠的步骤中包括先于衬底上形成第二掩模层，覆盖部分有源区。接着，以第二掩模层层与元件隔离结构为掩模，移除部分半导体材料层与衬底后，移除第二掩模层。

在本发明的动态随机存取存储器的制造方法中，由于元件隔离结构与掩模层同高，因此在移除掩模层时，不会造成元件隔离结构有凹陷产生(recess)。而且，元件隔离结构形成之后，利用磊晶法形成半导体材料层，并使半导体材料层表面提升到与元件隔离结构同高。由于元件隔离结构高出衬底表面，且沟道区是形成在半导体材料层中，因此在衬底表面下的元件隔离结构的深度并不需要做得太深，而可以使工艺简单化。而且，由于制作有源元件的工艺与浅沟渠隔离结构的工艺整合在一起，因此可以简化工艺。

而且，在本发明的动态随机存取存储器的制造方法中，在形成浅沟渠时，由于以第二掩模层与元件隔离结构作为对准掩模，因此可以增加工艺裕度。

此外，在本发明的动态随机存取存储器的制造方法中，由于使有源元件的栅极的一部份形成在衬底的浅沟渠中，因此有源元件的沟道长度不会受限于微影蚀刻工艺，且可以提升元件集成度。而且，藉由控制有源元件下方的浅沟渠的深度而准确地控制沟道区的长度，也可以避免元件尺寸缩小时所产生的问题。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A所绘示为现有一种深沟渠式动态随机存取存储器的俯视图；

图1B所绘示为现有一种深沟渠式动态随机存取存储器的剖面图；

图2A所绘示为本发明的一优选实施例的深沟渠式动态随机存取存储器的俯视图；

图2B所绘示为本发明的深沟渠式动态随机存取存储器的剖面图；

图3A至图3J所绘示的本发明优选实施例的一种动态随机存取存储单元的制造流程剖面图。

附图标记说明

100、200、300：衬底

102、206：沟渠式电容器

104：浅沟渠隔离区

106、204：有源元件

108、226、322：埋入式导电带

110、222、308：下电极

112：介电层

114、218：上电极

114a、114b、114c、218a、218b、218c、312、316、318、334：导体层

116、224、314：领氧化层

118a：源极

118b：漏极

120、212、338：栅极结构

120a、212a、332：栅介电层

120b、212b：栅极

120c、212c、336：顶盖层

122、216、340：间隙壁

124、228、344：插塞

126、230、346：位线

202、324：元件隔离结构

208、306：深沟渠

210、330：浅沟渠

214、342：掺杂区

214a：重掺杂区

214b：轻掺杂区

220、310：电容介电层

302：垫层

304、328：掩模层

325：有源区

326：半导体材料层

334a：掺杂多晶硅层

334b：金属硅化物层

具体实施方式

图2A所绘示为本发明的一优选实施例的深沟渠式动态随机存取存储器的俯视图。图2B所绘示为本发明的深沟渠式动态随机存取存储器的剖面图，其中图2B所绘示为图2A中沿B-B’线的剖面。

请参照图2A与图2B，动态随机存取存储器包括衬底200、元件隔离结构202、有源元件204与深沟渠式电容器206。

衬底200例如是硅衬底。在衬底200中例如是设置有深沟渠208与浅沟渠210。深沟渠208的深度例如是大于浅沟渠210的深度。

元件隔离结构202例如是设置于衬底200上，以定义出有源区。元件隔离结构202例如是浅沟渠隔离结构。

有源元件204例如是设置于衬底200上。有源元件204包括栅极结构212与掺杂区214。

栅极结构212例如是由栅介电层212a、栅极212b所构成。栅极212b例如是设置衬底200上，且填满浅沟渠210。栅极212b的材质例如是掺杂多晶硅。栅介电层212a例如是设置于栅极212b与衬底200之间。栅介电层212a的材质例如是氧化硅。在栅极212b上也可以视实际需要而设置有顶盖层212c。顶盖层212c的材质包括绝缘材料，例如是氧化硅或氮化硅等。在栅极结构212的侧壁也可以视实际需要而设置有间隙壁216。间隙壁216的材质包括绝缘材料，例如是氧化硅或氮化硅等。

掺杂区214例如是设置于栅极212的一侧的衬底200中。掺杂区214例如是由重掺杂区214a与轻掺杂区214b所构成。轻掺杂区214b例如是设置于间隙壁216下方的衬底200中。掺杂区214例如是N型掺杂区或P型掺杂区。

深沟渠式电容器206例如是设置于栅极212的另一侧的衬底200的深沟渠208中。亦即，深沟渠式电容器206与掺杂区214分别设置栅极212两侧的衬底200中。

深沟渠式电容器206例如是由上电极218、电容介电层220、下电极222所构成。上电极218例如是邻接浅沟渠210底部。在本实施例中，上电极218例如是由导体层218a、218b、218c所构成。导体层218c例如是设置于深沟渠208底部。导体层218b例如是设置于导体层218c上。导体层218a例如是设置于导体层218b上，且邻接浅沟渠210底部。导体层218a、218b、218c的材质例如是掺杂多晶硅。

深沟渠式电容器206的下电极222例如是设置在深沟渠208底部的衬底200中。下电极222例如是掺杂区。电容介电层220例如是设置在深沟渠208的侧壁与底部。亦即，电容介电层220例如是设置于导体层218c与下电极222(衬底200)之间。领氧化层224例如是设置在导体层218b与衬底200之间。领氧化层224的材质例如是氧化硅。

此外，在衬底200中例如是更设置有埋入式导电带226邻接导体层218a与浅沟渠210底部。而且，在衬底200上例如是设置有位线230，掺杂区214例如是经由插塞228而与位线230电连接。

在上述的动态随机存取存储器中，由于有源元件204下方设置有浅沟渠210，且有源元件204的栅极212b填入浅沟渠210中，而深沟渠式电容器206的上电极218邻接浅沟渠210的底部，因此有源元件204是以浅沟渠210侧壁及掺杂区214至深沟渠式电容器206的上电极218之间的区域做为沟道区232(垂直式沟道区)。由于有源元件204的沟道区232是设置于浅沟渠210侧壁的衬底200中(垂直式沟道区)，因此有源元件204的栅极在衬底200上的宽度可以缩小而可以增加元件集成度，而且可以藉由控制浅沟渠210的深度准确地控制沟道区232的长度，进而能避免元件尺寸缩小时所产生的问题。

在本发明的上述实施例中，深沟渠式电容器的上电极是以由三层导体层(导体层218a、218b、218c)所构成为例做说明，当然深沟渠式电容器的上电极也可以是由一层导体层、两层导体层，甚至于三层以上的导体层所构成。而且，若有源元件204位于浅沟渠210的底部的部分直接电连接深沟渠式电容器206的上电极218，当然就不需要设置埋入式导电带226。

此外，在上述说明中，只有对单一个深沟渠式动态随机存取存储单元说明。但是，如图2B所示，深沟渠式动态随机存取存储单元通常是以两个一组，而成镜像配置。两个浅沟渠210会设置在两个深沟渠208之间。二个有源元件204设置于二深沟渠之间的衬底200上，且填满两个浅沟渠210。掺杂区214设置于二个有源元件204之间的衬底100中。二个有源元件204共享一个掺杂区214。

在本发明的动态随机存取存储器中，由于使有源元件的栅极的一部份设置在衬底的浅沟渠中，有源元件的沟道长度可由浅沟渠的深度来决定，因此有源元件的沟道长度不会受限于微影蚀刻工艺，且可以提升元件集成度。而且，藉由控制有源元件下方的浅沟渠的深度而准确地控制沟道区的长度，也可以避免元件尺寸缩小时所产生的问题。

接着，请参照图3A至图3J所绘示的本发明优选实施例的一种动态随机存取存储单元的制造流程剖面图，其用以说明本发明的动态随机存取存储单元的制造方法。

首先，请参照图3A，提供衬底300，衬底300例如是硅衬底。于衬底300上形成一层垫层302后，于垫层302上形成一层掩模层304。垫层302的材质例如是氧化硅，而其形成方法例如是进行热氧化工艺。此外，掩模层304的材质例如是氮化硅，而其形成方法例如是进行化学气相沉积(ChemicalVapor Deposition，CVD)工艺。

接着，对掩模层304与垫层302进行微影工艺以及蚀刻工艺，以形成图案化的垫层302与掩模层304。然后，以图案化的掩模层304与垫层302为掩模，进行蚀刻工艺，以于衬底300中形成深沟渠306，其中所进行的蚀刻工艺例如是干式蚀刻工艺。

之后，在深沟渠306底部的衬底300中形成下电极308。其中，下电极308例如是一个掺杂区，而其形成方法例如是先于深沟渠306底部的侧壁形成一层掺杂绝缘层，接着，于深沟渠306中填入一层光致抗蚀剂层。然后，移除未被光致抗蚀剂层覆盖的掺杂绝缘层，并将光致抗蚀剂层移除。之后，形成共形的一层绝缘层后，进行热工艺，以使掺杂绝缘层中的掺杂剂扩散至衬底300中，继之将绝缘层及掺杂绝缘层移除。在一优选实施例中，下电极308的掺杂剂型态例如是n型。关于下电极308的详细制作为本领域技术人员所熟知，于此不再赘述。

然后，请参照图3B，于深沟渠306底部形成电容介电层310与导体层312。举例来说，电容介电层310与导体层312的形成方法如下所述。先于衬底300上形成一层介电层(未绘示)，此介电层的材质例如是氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料，而其形成方法例如是进行热氧化工艺、化学气相沉积工艺或是其它合适的工艺。然后于衬底300上形成导体层312，并覆盖部分的介电层。导体层312的材质例如是多晶硅、掺杂多晶硅或是其它合适的导体材料，而其形成方法例如是以临场(In-Situ)掺杂离子的方式，利用化学气相沉积法于衬底200上形成一层掺杂多晶硅层后，移除深沟渠306以外以及深沟渠306顶部的部分的掺杂多晶硅层，而形成之。掺杂多晶硅层的移除方法例如是进行干式蚀刻工艺或湿式蚀刻工艺。继之，移除未被导体层312覆盖的介电层，以形成电容介电层310。介电层的移除方法，例如是进行干式蚀刻工艺或湿式蚀刻工艺。电容介电层310的材质例如是氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料，而其形成方法例如是进行热氧化工艺、化学气相沉积工艺或是其它合适的工艺。

然后，请参照图3C，于未被导体层312覆盖的深沟渠306侧壁上形成领氧化层314。其中，领氧化层314的材质例如是氧化硅，而其形成方法例如是先进行化学气相沉积工艺，以形成一共形的领氧化材料层，之后再移除深沟渠306以外以及导体层312顶部的领氧化材料层，而形成之。其中，移除部分领氧化材料层的方法例如是进行一非等向性蚀刻工艺。

然后，于深沟渠306中填入导体层316，其并覆盖导体层312，且此导体层316与导体层312电连接。然后移除部分导体层316与部分领氧化层314，使导体层316与领氧化层314低于衬底300表面。关于导体层316的材质及相关的形成方法与导体层312类似，且于前述内容中已对导体层312作详细地说明，故于此不再赘述。

然后，请参照图3D，于深沟渠306中填入导体层318，其并覆盖导体层316，且此导体层318与导体层316电连接。关于导体层318的材质及相关的形成方法与导体层312类似，且于前述内容中已对导体层312作详细地说明，故于此不再赘述。

接着，进行有源元件的相关工艺。请参照图3E，于导体层318的一侧的衬底300中形成浅沟渠320，且浅沟渠320暴露出部分衬底300与导体层316、318。其中，浅沟渠320的形成方法例如是进行蚀刻工艺。在浅沟渠320形成后，可视实际需要而形成埋入式导电带322。埋入式导电带322的形成方法例如是离子注入法。

请参照图3F，于浅沟渠320中填入绝缘材料而形成元件隔离结构324，并定义出有源区325。元件隔离结构324的材质例如是氧化硅或是其它合适作为通道的材质。元件隔离结构324的形成方法例如是先进行沉积工艺形成填满浅沟渠320的一层绝缘材料层后，利用化学机械抛光法或回蚀刻法移除浅沟渠320以外的部分绝缘材料层，而形成之。

之后，请参照图3G，移除掩模层304与垫层302以暴露出衬底300。然后于衬底300上形成半导体材料层326。半导体材料层326的材质例如是多晶硅。半导体材料层326的形成方法例如是选择性磊晶法。磊晶硅将选择性地成长在具有硅的表面，且成长后的磊晶硅将具有与其下的硅材同样的晶格位向(crystal orientation)。之后进行一平坦化工艺，使半导体材料层326与元件隔离结构324具有一个实质上平坦的表面。

然后，请参照图3H，于衬底300上形成一层掩模层328上暴露出部分半导体材料层326。掩模层328例如是一图案化光致抗蚀剂层。掩模层328的形成方法例如是先形成一层光致抗蚀剂层后，经过曝光、显影而形成之。然后以掩模层328及元件隔离结构324为掩模，蚀刻半导体材料层326与衬底300而形成浅沟渠330。其中浅沟渠330至少需暴露出埋入式导电带322。由于，元件隔离结构324是在浅沟渠330形成前就已制作完成，且形成浅沟渠330时是以掩模层328及元件隔离结构324为对准掩模，因此位于半导体材料层326上的掩模层328的图案形状只要能够覆盖住部分有源区，并没有任何限制。举例来说，掩模层328的图案形状可以是长条状、圆形或椭圆形。若掩模层328为圆形或椭圆形，则可以增加栅极宽度。

接着，请参照图3I，移除掩模层328之后，于衬底300上形成栅介电层332，以覆盖裸露的半导体材料层326与衬底300表面。栅介电层332的材质例如是氧化硅，而其形成方法例如是热氧化法或化学气相沉积法。接着，于衬底300上形成导体层334，覆盖栅介电层332并填满浅沟渠330。导体层334的材质例如是多晶硅化金属(polycide)，其由一层掺杂多晶硅层334a与一层金属硅化物层334b所构成。在多晶硅化金属的形成方法例如是先以化学气相沉积法形成一层掺杂多晶硅层后，在掺杂多晶硅层上直接沉积金属硅化物，其材质例如是硅化钨或硅化钛。当然，导体层334也可以由单一层导体材料所构成，或者由两层以上的导体材料所构成。

接着，于导体层334上形成一层顶盖层336。此顶盖层336的材质包括绝缘材料，例如是氮化硅或氧化硅。顶盖层336的形成方法例如是化学气相沉积法。

继之，请参照图3J，图案化顶盖层336、导体层334、栅介电层332，以形成栅极结构338。然后，于栅极结构338的侧壁形成间隙壁340。间隙壁340的材质包括绝缘材料，例如是氮化硅或氧化硅。间隙壁340的形成方法例如是先以化学气相沉积法形成一层绝缘材料层后，进行非等向性蚀刻工艺以形成之。然后，于栅极结构338一侧的衬底300中形成掺杂区342。除此之外，在掺杂区342形成之后，更可以进行相关的内连线工艺，以藉由接触窗344，使掺杂区342与导体层346(位线)电连接。

在本发明的动态随机存取存储器的制造方法中，深沟渠式电容器的上电极是以形成三层导体层(导体层312、316、318)为例做说明，当然深沟渠式电容器的上电极也可以是由一层导体层、两层导体层，甚至于三层以上的导体层所构成。而且，若有源元件位于浅沟渠330的底部的部分直接电连接深沟渠式电容器的上电极318，当然就不需要形成埋入式导电带322。

而且，本发明的动态随机存取存储器的制造方法中，由于元件隔离结构324与掩模层304同高，因此在移除掩模层304与垫层302时，不会造成元件隔离结构324有凹陷产生(recess)。而且，元件隔离结构324形成之后，利用磊晶法形成半导体材料层326，并使半导体材料层326表面提升到与元件隔离结构324同高。由于元件隔离结构324高出衬底300表面，且沟道区是形成在半导体材料层326中，因此在衬底300表面下的元件隔离结构的深度并不需要做得太深，而可以使工艺简单化。而且，由于制作有源元件的工艺与浅沟渠隔离结构的工艺整合在一起，因此可以简化工艺。

此外，本发明的动态随机存取存储器的制造方法中，在形成浅沟渠330时，由于以掩模层328与元件隔离结构324作为对准掩模，因此可以增加工艺裕度。

而且，在本发明的动态随机存取存储器的制造方法中，由于使有源元件的栅极的一部份形成在衬底的浅沟渠中，有源元件的沟道长度可由浅沟渠的深度来决定，因此有源元件的沟道长度不会受限于微影蚀刻工艺，且可以提升元件集成度。而且，藉由控制有源元件下方的浅沟渠的深度而准确地控制沟道区的长度，也可以避免元件尺寸缩小时所产生的问题。

另外，上述所揭露的深沟渠式电容器的相关工艺仅用以说明本发明，并非用以限定本发明。换言之，在其它实施例中，亦可先利用其它深沟渠式电容器工艺完成深沟渠式电容器之后，再进行本发明如图3E至图3J的有源元件的相关工艺，如此亦同样能够解决现有有源元件的沟道区长度会受到微影蚀刻工艺的限制而无法进一步的缩小，使得元件集成度无法进一步的提升；以及有源元件启始电压偏差及所谓的短通道效应的问题。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以所附权利要求所界定的为准。

Claims (28)

1.一种动态随机存取存储器，包括：

一衬底，具有一浅沟渠与一深沟渠；

一有源元件，设置于该衬底上，该有源元件包括：

一栅极结构，设置该衬底上，且填满该浅沟渠；以及

一掺杂区，设置于该栅极结构的一第一侧的该衬底中；

一深沟渠式电容器，设置于该栅极的一第二侧的该衬底的该深沟渠中，该第二侧与该第一侧相对，且该深沟渠式电容器的一上电极邻接该浅沟渠底部。

2.如权利要求1所述的动态随机存取存储器，其中该深沟渠式电容器包括：

一下电极，设置在该深沟渠底部的该衬底中；

该上电极，设置在该深沟渠中；以及

一电容介电层，设置在该深沟渠的侧壁与底部。

3.如权利要求2所述的动态随机存取存储器，其中该上电极包括：

一第一导体层，设置于该深沟渠底部；

一第二导体层，设置于该第一导体层上；以及

一第三导体层，设置于该第二导体层上，且邻接该浅沟渠底部。

4.如权利要求3所述的动态随机存取存储器，其中该深沟渠式电容器更包括一领介电层，设置于该第一导体层上的该深沟渠侧壁，且环绕该第二导体层。

5.如权利要求4所述的动态随机存取存储器，其中该领介电层的材质包括氧化硅。

6.如权利要求3所述的动态随机存取存储器，其中该深沟渠式电容器更包括一埋入式导电带，邻接该第三导体层与该浅沟渠底部。

7.如权利要求3所述的动态随机存取存储器，其中该电容介电层设置在该第一导体层及该深沟渠的侧壁与底部之间。

8.如权利要求3所述的动态随机存取存储器，其中该第一导体层、该第二导体层与该第三导体层的材质包括掺杂多晶硅。

9.如权利要求3所述的动态随机存取存储器，其中该栅极结构包括：

一栅极，设置该衬底上，且填满该浅沟渠；以及

一栅介电层，设置于该栅极与该衬底之间。

10.如权利要求9所述的动态随机存取存储器，其中该栅介电层的材质包括氧化硅。

11.一种动态随机存取存储器，包括：

一衬底，至少具有二浅沟渠与二深沟渠，该二浅沟渠设置在该二深沟渠之间；

二栅极结构，设置于该二深沟渠之间的该衬底上，且填满该二浅沟渠；

一掺杂区，设置于该二栅极结构之间的该衬底中；

二深沟渠式电容器，分别设置该衬底的该二深沟渠中，且该二深沟渠式电容器的上电极分别邻接该二浅沟渠底部。

12.如权利要求11所述的动态随机存取存储器，其中该二深沟渠式电容器各自包括：

一下电极，设置在该深沟渠底部的该衬底中；

该上电极，设置在该深沟渠中；以及

一电容介电层，设置在该深沟渠的侧壁与底部。

13.如权利要求12所述的动态随机存取存储器，其中该上电极包括：

一第一导体层，设置于该深沟渠底部；

一第二导体层，设置于该第一导体层上；以及

一第三导体层，设置于该第二导体层上，且邻接该浅沟渠底部。

14.如权利要求13所述的动态随机存取存储器，其中该深沟渠式电容器更包括一领介电层，设置于该第一导体层上的该深沟渠侧壁，且环绕该第二导体层。

15.如权利要求14所述的动态随机存取存储器，其中该领介电层的材质包括氧化硅。

16.如权利要求13所述的动态随机存取存储器，其中该深沟渠式电容器更包括一埋入式导电带，邻接该第三导体层与该浅沟渠底部。

17.如权利要求13所述的动态随机存取存储器，其中该电容介电层设置在该第一导体层及该深沟渠的侧壁与底部之间。

18.如权利要求13所述的动态随机存取存储器，其中该第一导体层、该第二导体层与该第三导体层的材质包括掺杂多晶硅。

19.如权利要求13所述的动态随机存取存储器，其中该栅极结构包括：

一栅极，设置该衬底上，且填满该浅沟渠；以及

一栅介电层，设置于该栅极与该衬底之间。

20.如权利要求19所述的动态随机存取存储器，其中该栅介电层的材质包括氧化硅。

21.一种动态随机存取存储器的制造方法，包括：

提供一衬底，该衬底上已形成图案化的一第一掩模层与形成于该衬底中的一深沟渠，且图案化的该第一掩模层暴露出该深沟渠；

于该深沟渠中形成一深沟渠式电容器，且该深沟渠式电容器包括一下电极、一上电极、一电容介电层；

于该第一掩模层与该衬底中形成一元件隔离结构，以定义出一有源区；

移除该有源区上的该第一掩模层，以暴露出该衬底；

于暴露的该衬底上形成一半导体材料层；

图案化该半导体材料层与该衬底以形成一浅沟渠，该浅沟渠的底部邻接该沟渠式电容器的该上电极；

于该衬底上形成一栅极结构，该栅极结构填满该浅沟渠；以及

于该栅极结构一侧的该衬底中形成一掺杂区。

22.如权利要求21所述的动态随机存取存储器的制造方法，其中该半导体材料层的材质为磊晶硅。

23.如权利要求21所述的动态随机存取存储器的制造方法，其中于该深沟渠中形成该深沟渠式电容器的步骤包括：

在该深沟渠底部的该衬底中形成一下电极；

在该深沟渠表面形成一电容介电层；

填入一第一导体层于该深沟渠底部；

移除未被该第一导体层覆盖的该电容介电层；

形成一领氧化层于未被该第一导体层覆盖的该深沟渠侧壁上；

填入一第二导体层于该深沟渠中，以覆盖该第一导体层；

移除部分该第二导体层与该顶氧化层，使该第二导体层表面低于该衬底表面；以及

填入一第三导体层于该深沟渠中，其中该第一导体层、该第二导体层与该第三导体层构成该上电极。

24.如权利要求23所述的动态随机存取存储器的制造方法，更包括在该衬底中形成一埋入式导电带，邻接该第三导体层与该浅沟渠底部。

25.如权利要求23所述的动态随机存取存储器的制造方法，其中于该衬底上形成该栅极结构的步骤包括：

于该衬底上形成一栅介电层；

于该栅介电层上形成一导体层，该导体层填满该浅沟渠；以及

图案化该导体层及该栅介电层。

26.如权利要求25所述的动态随机存取存储器的制造方法，更包括于该栅极结构侧壁形成一间隙壁。

27.如权利要求25所述的动态随机存取存储器的制造方法，更包括于该衬底上形成电连接该掺杂区的一位线。

28.如权利要求25所述的动态随机存取存储器的制造方法，其中图案化该半导体材料层与该衬底以形成该浅沟渠的步骤，包括：

该衬底上形成一第二掩模层，覆盖部分该有源区；

以该第二掩模层与该元件隔离结构为掩模，移除部分该半导体材料层与该衬底；以及

移除该第二掩模层。

Images