CN101471304A - 具有垂直沟道晶体管的半导体器件的制造方法 - Google Patents
具有垂直沟道晶体管的半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101471304A CN101471304A CNA2008102156606A CN200810215660A CN101471304A CN 101471304 A CN101471304 A CN 101471304A CN A2008102156606 A CNA2008102156606 A CN A2008102156606A CN 200810215660 A CN200810215660 A CN 200810215660A CN 101471304 A CN101471304 A CN 101471304A
- Authority
- CN
- China
- Prior art keywords
- column
- mask pattern
- hard mask
- resilient coating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000011248 coating agent Substances 0.000 claims description 31
- 238000000576 coating method Methods 0.000 claims description 31
- 238000005516 engineering process Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000005368 silicate glass Substances 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 3
- 238000001312 dry etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000004224 protection Effects 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种用于制造具有垂直沟道晶体管的半导体存贮器件的方法，其包括：在衬底上形成各自在其上具有硬掩模图案的多个柱状物，多个柱状物中的每一个均包括上部柱状物和下部柱状物；形成环绕下部柱状物的环绕型栅电极；形成填充柱状物之间的间隔的绝缘层；通过使用用于字线的掩模图案首先蚀刻绝缘层直至暴露出上部柱状物的一部分，从而形成初始沟槽；在包括初始沟槽的所得结构上(除了在初始沟槽的底部上之外)形成缓冲层；和通过二次蚀刻绝缘层直至暴露出环绕型栅电极，从而形成用于字线的沟槽。
Description
相关申请
本发明要求2007年12月24日提交的韩国专利申请No.2007-0136437的优先权，通过引用将其全部内容并入本文。
技术领域
本发明涉及半导体器件的制造技术，更具体涉及一种用于制造具有垂直沟道晶体管的半导体器件的方法。
背景技术
随着半导体器件的集成度提高，晶体管的沟道长度逐渐减小，导致器件特性由于短沟道效应而劣化。为避免短沟道效应，已提出减小结区的深度或通过使晶体管的沟道区域凹入而相对地增大沟道长度的多种方法。
然而，随着诸如动态随机存取存储(DRAM)的半导体存贮器件的集成密度达到千兆位等级，对较小尺寸的晶体管的需求日益增加。近来，DRAM的晶体管要求4F2(F：最小特征尺寸)的器件面积。因此，尽管在栅电极形成在衬底上且结区形成在栅电极的两侧的典型平面晶体管结构中的沟道长度成比例减少，但是难以满足对器件面积的要求。
为满足对有限器件面积的这种要求，已提出垂直沟道晶体管，将参考图1详细地进行描述。
发明内容
图1说明垂直沟道晶体管的透视图及平面图。参考图1，在衬底100上形成在第一方向(X-X′)上以及与第一方向交叉的第二方向(Y-Y′)上排列的多个柱状物P。通过使用硬掩模图案(未图示)来蚀刻衬底100形成柱状物P。柱状物P可具有圆柱状结构。
在衬底100中在第一方向上排列的柱状物P的各列之间形成环绕柱状物P且在第一方向上延伸的掩埋位线101。掩埋位线101通过用于器件隔离的沟槽T而彼此隔离。
在柱状物P的外周表面上形成环绕柱状物P的环绕型栅电极(未图示)。形成字线102以使得其电连接至环绕型栅电极且在第二方向上延伸。在柱状物P的顶部上形成储存电极104。接触插塞103可置于柱状物P与储存电极104之间。
在相对于衬底表面垂直地形成沟道的垂直沟道晶体管中，沟道长度可在不受器件面积限制的情形下增大，因此防止短沟道效应。然而，在用于形成字线102的工艺中存在限制，导致器件实效。在下文中，将参考图2A至图2C详细地描述用于在衬底中制造垂直沟道晶体管的方法及其限制。
图2A至图2C说明用于制造具有垂直沟道晶体管的半导体器件的方法。具体地，图2A至图2C说明沿图1的线Y-Y′(即，第二方向)截取的横截面图。图2A至图2C中的相同附图标记表示与图1中相同的元件。由于提供附图来说明用于形成字线的特定工艺中的限制，因而在此将省略不相关部分的详细描述。
参考图2A，提供半导体衬底100，其包括在第一方向上以及与第一方向交叉的第二方向上排列的多个柱状物P。环绕型栅电极203形成为环绕柱状物P的下部分。在衬底100中在第一方向上排列的柱状物P之间形成掩埋位线101，从而环绕柱状物P且在第一方向上延伸。掩埋位线101通过用于器件隔离的沟槽T而彼此隔离。在柱状物P上形成第一硬掩模图案201且在柱状物P的上部分的侧壁以及第一硬掩模图案201的侧壁上形成间隔物202。
在所得结构上形成氧化物层204，且接着通过化学机械抛光(CMP)工艺进行平坦化直至暴露第一硬掩模图案201。在平坦化的所得结构上形成第二硬掩模205之后，为了形成字线，在硬掩模205上形成光刻胶图案207。可在光刻胶图案207之下形成抗反射层206，以防止曝光工艺期间的反射。
参考图2B，使用光刻胶图案207作为蚀刻阻挡层来蚀刻第二硬掩模205，以形成第二硬掩模图案205A，第二硬掩模图案205A暴露出对应于将形成字线的区域的氧化物层204。在此，在形成光刻胶图案207的工艺期间的掩模覆盖误差(overlay error)可能导致第二硬掩模图案205A与第一硬掩模图案201和柱状物P之间的不对准(参见图2B中的虚线圈区域)。由于半导体器件高度集成且尺寸较小，因此覆盖误差和不对准的现象变得更加严重。
参考图2C，使用第二硬掩模图案205A作为蚀刻阻挡层来干蚀刻氧化物层204直至暴露环绕型栅电极203的上部分，由此形成用于字线的沟槽。之后，在所得结构上形成用于字线的导电层，对导电层实施回蚀工艺至低于柱状物P的顶表面的预定点。结果，形成字线102以部分地填充用于字线的沟槽。字线102在第二方向上延伸且电连接至环绕型栅电极203。
在氧化物层204的干蚀刻以及用于字线的导电层的回蚀工艺期间，第一硬掩模图案201以及间隔物202可能由于第二硬掩模图案205A与第一硬掩模图案201和柱状物P之间的不对准而损失。根据这种较不优选的技术，可能导致柱状物P的上部分受侵蚀和损失(参见图2C中的“A”)。
因此，要求发展新的、更优选的制造技术，即使由于掩模的覆盖误差而发生不对准，也能够通过最小化硬掩模图案201和间隔物202的损失来防止柱状物P受侵蚀。
因此，本发明的至少一个优选实施方案涉及提供一种用于制造具有垂直沟道晶体管的半导体器件的方法，其可通过将形成用于字线的沟槽的工艺分为两个子工艺和在两个子工艺之间实施形成缓冲层的工艺，从而最小化硬掩模图案和间隔物的损失以防止柱状物损伤。
根据本发明的一个方面，提供有一种用于制造具有垂直沟道晶体管的半导体存贮器件的方法。该方法包括：在衬底上形成各自在其上具有硬掩模图案的多个柱状物，多个柱状物中的每一个均包括上部柱状物和下部柱状物；形成环绕下部柱状物的环绕型栅电极；形成填充柱状物之间之间隔的绝缘层；通过使用用于字线的掩模图案首先蚀刻绝缘层直至暴露出上部柱状物的一部分，从而形成初始沟槽；在包括初始沟槽的所得结构上(除了在初始沟槽的底部上)形成缓冲层；和通过二次蚀刻绝缘层直至暴露出环绕型栅电极，从而形成用于字线的沟槽。
附图说明
图1说明根据本发明的实施方案的垂直沟道晶体管的透视图及平面图。
图2A至图2C说明用于在半导体器件中制造垂直沟道晶体管的方法。
图3A至图3J说明根据本发明优选实施方案的用于在半导体器件中制造垂直沟道晶体管的方法。
具体实施方式
图3A至图3J说明根据本发明实施方案的用于在半导体器件中制造垂直沟道晶体管的方法。特别地，图3A至图3J说明沿图1的线Y-Y′(即，第二方向)截取的横截面图。
参考图3A，在衬底300上形成在第一方向以及与第一方向交叉的第二方向上排列的多个第一硬掩模图案301。优选地，第一硬掩模图案301具有氧化物层301A和氮化物层301B的多层结构。使用第一硬掩模图案301作为蚀刻阻挡层将衬底300蚀刻至预定深度，由此形成上部柱状物Pa。
参考图3B，在第一硬掩模图案301和上部柱状物Pa的侧壁上形成间隔物302。优选地，间隔物302由氮化物形成。使用第一硬掩模图案301和间隔物302作为蚀刻阻挡层来将暴露的衬底300蚀刻至预定深度，由此在上部柱状物Pa之下形成初始下部柱状物Pb。结果，形成排列在第一和第二方向上的初始柱状物P，每一个初始柱状物P均包括上部柱状物Pa和初始下部柱状物Pb。尽管第一硬掩模图案301的初始平面图形状为矩形，但是第一硬掩模图案301和柱状物P在经历蚀刻工艺时可能具有基本圆柱状结构。
参考图3C，使用第一硬掩模图案301和间隔物302作为蚀刻阻挡层来各向同性地蚀刻暴露的衬底300，以使初始下部柱状物Pb凹入至预定深度A。结果，形成用于有源区的柱状物P′，其包括上部柱状物Pa及下部柱状物PbA。
参考图3D，在通过各向同性蚀刻暴露的衬底300的表面上形成栅极介电层303。在所得结构上形成用于栅电极的导电层(例如，多晶硅层)，接着对导电层实施回蚀工艺直至暴露栅极介电层303。因此，形成环绕型栅电极304，其环绕下部柱状物PbA的外周表面。
参考图3E，将杂质掺杂至柱状物P′之间的衬底300中，以形成用于掩埋位线的杂质区域。然后，在第一方向上延伸的用于器件隔离的沟槽T经形成为具有足以穿透在第一方向上排列的柱状物P′的各列之间的衬底300中杂质区域的深度。因此，形成掩埋位线，其环绕柱状物P′且在第一方向上延伸。
参考图3F，在所得结构上形成氧化物层306，然后使用CMP工艺进行平坦化直至暴露第一硬掩模图案301。之后，在平坦化的所得结构上形成第二硬掩模且使用光刻胶图案(未图标)来图案化第二硬掩模，由此形成暴露对应于将形成字线的区域的氧化物层306的第二硬掩模图案307。优选地，第二硬掩模图案307由非晶碳形成。
参考图3G，使用第二硬掩模图案307作为蚀刻阻挡层对氧化物层306实施第一干蚀刻工艺直至暴露上部柱状物Pa的一部分(优选上部柱状物Pa的约一半)，由此形成用于字线的初始沟槽308。与参考图2A至图2C说明的干蚀刻氧化物层直至暴露环绕型栅电极的方法相比，显著地减少氧化物层306的蚀刻量。因此，第一硬掩模图案301及其侧壁上的间隔物302在第一干蚀刻工艺期间的损失可以忽略，从而防止上部柱状物Pa在后续工艺期间遭损伤或损失。
接着，移除第二硬掩模图案307。如果第二硬掩模图案307由非晶碳形成，可通过使用氧(O2)等离子体的移除工艺轻易地移除第二硬掩模图案307。
参考图3H，为了保护第一硬掩模图案301及其侧壁上的间隔物302，在形成初始沟槽308的所得结构上形成缓冲层309。缓冲层309由绝缘材料形成。具体地，优选缓冲层309由未掺杂臭氧的硅酸盐玻璃(ozone-undoped silicate glass)(O3-USG)、硼磷硅酸盐玻璃(BPSG)或等离子体增强的原硅酸四乙酯(PETEOS)形成。形成在第一硬掩模图案301和初始沟槽308的侧壁上的缓冲层309相对地厚于形成在初始沟槽308的底部上的缓冲层309。附图标记308A表示在形成缓冲层309之后的变窄初始沟槽。
参考图3I，优选通过使用缓冲氧化物蚀刻剂(BOE)溶液的湿蚀刻工艺移除形成在初始沟槽308的底部上的薄缓冲层309，以暴露氧化物层306。
参考图3J，对氧化物层306实施第二干蚀刻工艺直至暴露环绕型栅电极304的上部分，由此形成用于字线的沟槽308B。由于硬掩模图案301和间隔物302受缓冲层309的保护，因此可防止上部柱状物Pa受侵蚀或损伤。之后，移除缓冲层309。
尽管本文中未展示，但是导电层填充在沟槽308B中，以形成在第二方向上延伸且电连接环绕型栅电极304的字线(未图示)。
在形成具有垂直沟道晶体管的半导体存贮器件的上述优选方法中，形成用于字线的沟槽的工艺包含第一和第二干蚀刻工艺，且在由第一式蚀刻工艺形成初始沟槽308之后形成缓冲层309。因此，用于字线的沟槽308B在硬掩模图案301和间隔物302受缓冲层309保护的状态下形成。此使得有效地防止如较不优选的技术可能发生的上部柱状物Pa的损伤或损失。
如上文所描述，根据本发明的优选实施方案，形成用于字线的沟槽的工艺包含两个子工艺，且形成缓冲层的工艺在两个子工艺之间实施。因此，可使得硬掩模图案和间隔物的损失最小化，由此防止柱状物的损伤或损失。
尽管已关于特定实施方案描述了本发明，但是对本领域技术人员而言显而易见的是，在不偏离如在所附权利要求所限定的本发明精神及范围的情形下，可作出多种改变和修改。
Claims (15)
1.一种用于制造具有垂直沟道晶体管的半导体存贮器件的方法，所述方法包括：
在衬底上形成多个柱状物，所述多个柱状物中的每一个均包括上部柱状物和下部柱状物并且在所述上部柱状物上具有硬掩模图案；
形成环绕所述下部柱状物的环绕型栅电极；
形成填充所述柱状物之间的间隔的绝缘层；
通过使用用于字线的掩模图案来蚀刻所述绝缘层直至暴露所述上部柱状物的一部分，从而形成初始沟槽；
在所述硬掩模的顶部以及所述初始沟槽的侧壁上形成缓冲层；和
通过蚀刻所述绝缘层直至暴露所述环绕型栅电极的一部分，从而形成用于字线的沟槽。
2.根据权利要求1的方法，其中形成所述多个柱状物包括在所述硬掩模图案和所述上部柱状物的侧壁上形成间隔物。
3.根据权利要求2的方法，其中所述硬掩模图案和所述间隔物包括氮化物层。
4.根据权利要求1的方法，其中形成所述环绕型栅电极包括：
通过各向同性蚀刻工艺使所述下部柱状物凹入至预定深度；
在所得结构上形成用于栅电极的导电层；和
对所述导电层实施回蚀工艺直至暴露所述衬底。
5.根据权利要求4的方法，还包括在形成用于所述栅电极的所述导电层之前形成栅极介电层。
6.根据权利要求1的方法，其中形成填充所述柱状物之间间隔的所述绝缘层包括：
在形成有所述柱状物和所述环绕型栅电极的所得结构上形成所述绝缘层；和
平坦化所述绝缘层直至暴露所述硬掩模图案。
7.根据权利要求1的方法，其中所述绝缘层由氧化物形成。
8.根据权利要求1的方法，其中用于字线的所述掩模图案由非晶碳形成。
9.根据权利要求8的方法，还包括在形成所述初始沟槽之后，使用移除工艺移除所述掩模图案。
10.根据权利要求1的方法，其中实施所述初始沟槽的形成步骤直至暴露所述上部柱状物的一半。
11.根据权利要求1的方法，其中在所述硬掩模的顶部和所述初始沟槽的侧壁上形成所述缓冲层包括：
在形成初始沟槽之后在所得结构上形成所述缓冲层；和
移除所述初始沟槽的底部上的所述缓冲层。
12.根据权利要求1的方法，其中所述缓冲层由绝缘材料形成。
13.根据权利要求11的方法，其中所述缓冲层由选择自未掺杂臭氧的硅酸盐玻璃(O3-USG)、硼磷硅酸盐玻璃(BPSG)和等离子体增强的原硅酸四乙酯(PETEOS)中的一种材料形成。
14.根据权利要求1的方法，其中使用湿蚀刻来实施所述缓冲层的移除。
15.根据权利要求1的方法，还包括：
在形成用于所述字线的所述沟槽之后移除所述缓冲层；和
利用导电层部分地填充所述沟槽以形成字线。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136437A KR100912965B1 (ko) | 2007-12-24 | 2007-12-24 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 |
| KR1020070136437 | 2007-12-24 | ||
| KR10-2007-0136437 | 2007-12-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101471304A true CN101471304A (zh) | 2009-07-01 |
| CN101471304B CN101471304B (zh) | 2013-02-27 |
Family
ID=40789163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810215660.6A Expired - Fee Related CN101471304B (zh) | 2007-12-24 | 2008-09-08 | 具有垂直沟道晶体管的半导体器件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7670909B2 (zh) |
| JP (1) | JP2009152585A (zh) |
| KR (1) | KR100912965B1 (zh) |
| CN (1) | CN101471304B (zh) |
| TW (1) | TWI368949B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122656A (zh) * | 2009-10-22 | 2011-07-13 | 三星电子株式会社 | 竖直型集成电路器件和存储器件 |
| CN102714185A (zh) * | 2009-12-10 | 2012-10-03 | 美光科技公司 | 交叉点二极管阵列及制造交叉点二极管阵列的方法 |
| CN103366789A (zh) * | 2012-04-01 | 2013-10-23 | 南亚科技股份有限公司 | 分层式位线架构的存储器阵列 |
| CN113972275A (zh) * | 2020-07-23 | 2022-01-25 | 美光科技公司 | 包括具有至少部分凹入沟道区域内的栅极电极的垂直晶体管的设备以及相关方法和系统 |
| WO2023173515A1 (zh) * | 2022-03-15 | 2023-09-21 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675288B1 (ko) * | 2005-11-04 | 2007-01-29 | 삼성전자주식회사 | 다중 채널 트랜지스터들을 갖는 반도체 소자의 제조방법들및 그에 의해 제조된 반도체 소자들 |
| KR100900148B1 (ko) * | 2007-10-31 | 2009-06-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101035410B1 (ko) * | 2007-12-24 | 2011-05-20 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 형성 방법 및 이를위한 워드라인용 마스크의 레이아웃 |
| KR100956601B1 (ko) * | 2008-03-25 | 2010-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 |
| KR101073073B1 (ko) * | 2008-10-17 | 2011-10-12 | 주식회사 하이닉스반도체 | 수직게이트를 구비한 반도체장치 및 그 제조 방법 |
| KR101096187B1 (ko) | 2009-11-30 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
| KR102008317B1 (ko) * | 2012-03-07 | 2019-08-07 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조방법 |
| KR102304725B1 (ko) * | 2014-10-16 | 2021-09-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치 |
| US10396208B2 (en) | 2017-01-13 | 2019-08-27 | International Business Machines Corporation | Vertical transistors with improved top source/drain junctions |
| US10049877B1 (en) * | 2017-05-25 | 2018-08-14 | Nanya Technology Corporation | Patterning method |
| US10461173B1 (en) | 2018-05-25 | 2019-10-29 | Globalfoundries Inc. | Methods, apparatus, and manufacturing system for forming source and drain regions in a vertical field effect transistor |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701377B2 (ja) * | 1988-10-22 | 1998-01-21 | ソニー株式会社 | メモリ装置及びその製造方法 |
| DE19519160C1 (de) * | 1995-05-24 | 1996-09-12 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| US5776815A (en) * | 1995-09-01 | 1998-07-07 | Micron Technology, Inc. | Method for forming a contact intermediate two adjacent electrical components |
| TW326553B (en) | 1996-01-22 | 1998-02-11 | Handotai Energy Kenkyusho Kk | Semiconductor device and method of fabricating same |
| JPH11103026A (ja) * | 1997-09-19 | 1999-04-13 | Texas Instr Inc <Ti> | 交差点ｄｒａｍセルとその処理工程 |
| DE19811882A1 (de) | 1998-03-18 | 1999-09-23 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| US6403421B1 (en) * | 1998-04-22 | 2002-06-11 | Sony Corporation | Semiconductor nonvolatile memory device and method of producing the same |
| JP3877997B2 (ja) * | 2001-11-05 | 2007-02-07 | プロモス テクノロジーズ インコーポレイテッド | ダイナミックランダムアクセスメモリセルを形成する方法 |
| US6670642B2 (en) | 2002-01-22 | 2003-12-30 | Renesas Technology Corporation. | Semiconductor memory device using vertical-channel transistors |
| US7122425B2 (en) * | 2004-08-24 | 2006-10-17 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
| US7442976B2 (en) * | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
| KR100618875B1 (ko) * | 2004-11-08 | 2006-09-04 | 삼성전자주식회사 | 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법 |
| US7355230B2 (en) | 2004-11-30 | 2008-04-08 | Infineon Technologies Ag | Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array |
| KR100618904B1 (ko) * | 2005-06-30 | 2006-09-01 | 삼성전자주식회사 | ＦｉｎＦＥＴ을 구비하는 반도체 소자 및 그 제조 방법 |
| KR100734266B1 (ko) | 2005-07-15 | 2007-07-02 | 삼성전자주식회사 | 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법 |
| KR100640653B1 (ko) * | 2005-07-15 | 2006-11-01 | 삼성전자주식회사 | 수직채널을 가진 반도체소자의 제조방법 및 이를 이용한반도체소자 |
| KR100800469B1 (ko) * | 2005-10-05 | 2008-02-01 | 삼성전자주식회사 | 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법 |
| KR100675285B1 (ko) * | 2005-10-10 | 2007-01-29 | 삼성전자주식회사 | 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법 |
| KR100660881B1 (ko) | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 |
| KR100688576B1 (ko) * | 2005-10-14 | 2007-03-02 | 삼성전자주식회사 | 수직채널 트랜지스터를 갖는 반도체 메모리 장치 및 그제조방법 |
| KR100653712B1 (ko) * | 2005-11-14 | 2006-12-05 | 삼성전자주식회사 | 핀펫에서 활성영역과 실질적으로 동일한 상면을 갖는소자분리막이 배치된 반도체 장치들 및 그 형성방법들 |
| KR100689514B1 (ko) * | 2006-01-23 | 2007-03-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR100685659B1 (ko) * | 2006-01-26 | 2007-02-26 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| TWI294644B (en) * | 2006-01-27 | 2008-03-11 | Nanya Technology Corp | Methods of semiconductor devices having recessed structures |
| KR100734313B1 (ko) * | 2006-02-09 | 2007-07-02 | 삼성전자주식회사 | 수직 채널을 갖는 반도체 소자 및 그 제조방법 |
| KR100723527B1 (ko) * | 2006-02-13 | 2007-05-30 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자 |
| KR100696764B1 (ko) * | 2006-03-23 | 2007-03-19 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| US7846845B2 (en) * | 2006-10-26 | 2010-12-07 | Applied Materials, Inc. | Integrated method for removal of halogen residues from etched substrates in a processing system |
| US7919800B2 (en) * | 2007-02-26 | 2011-04-05 | Micron Technology, Inc. | Capacitor-less memory cells and cell arrays |
-
2007
- 2007-12-24 KR KR1020070136437A patent/KR100912965B1/ko active IP Right Grant
-
2008
- 2008-06-27 US US12/163,304 patent/US7670909B2/en not_active Ceased
- 2008-07-01 TW TW097124744A patent/TWI368949B/zh not_active IP Right Cessation
- 2008-09-08 CN CN200810215660.6A patent/CN101471304B/zh not_active Expired - Fee Related
- 2008-12-09 JP JP2008313232A patent/JP2009152585A/ja not_active Ceased
-
2012
- 2012-02-27 US US13/405,507 patent/USRE44473E1/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122656A (zh) * | 2009-10-22 | 2011-07-13 | 三星电子株式会社 | 竖直型集成电路器件和存储器件 |
| CN102122656B (zh) * | 2009-10-22 | 2015-01-07 | 三星电子株式会社 | 竖直型集成电路器件和存储器件 |
| CN102714185A (zh) * | 2009-12-10 | 2012-10-03 | 美光科技公司 | 交叉点二极管阵列及制造交叉点二极管阵列的方法 |
| CN102714185B (zh) * | 2009-12-10 | 2015-04-01 | 美光科技公司 | 交叉点二极管阵列及制造交叉点二极管阵列的方法 |
| CN103366789A (zh) * | 2012-04-01 | 2013-10-23 | 南亚科技股份有限公司 | 分层式位线架构的存储器阵列 |
| CN103366789B (zh) * | 2012-04-01 | 2016-12-21 | 南亚科技股份有限公司 | 分层式位线架构的存储器阵列 |
| CN113972275A (zh) * | 2020-07-23 | 2022-01-25 | 美光科技公司 | 包括具有至少部分凹入沟道区域内的栅极电极的垂直晶体管的设备以及相关方法和系统 |
| WO2023173515A1 (zh) * | 2022-03-15 | 2023-09-21 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100912965B1 (ko) | 2009-08-20 |
| JP2009152585A (ja) | 2009-07-09 |
| US20090163017A1 (en) | 2009-06-25 |
| CN101471304B (zh) | 2013-02-27 |
| TW200929375A (en) | 2009-07-01 |
| USRE44473E1 (en) | 2013-09-03 |
| US7670909B2 (en) | 2010-03-02 |
| KR20090068713A (ko) | 2009-06-29 |
| TWI368949B (en) | 2012-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101471304B (zh) | 具有垂直沟道晶体管的半导体器件的制造方法 | |
| CN101335243B (zh) | 制造具有垂直沟道的半导体器件的方法 | |
| KR100979360B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN101621074B (zh) | 半导体器件及其制造方法 | |
| KR101610831B1 (ko) | 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법 | |
| KR100660881B1 (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 | |
| US9236501B2 (en) | Dummy bit line MOS capacitor and device using the same | |
| CN101996950A (zh) | 半导体器件及其制造方法 | |
| KR101133701B1 (ko) | 매립비트라인을 구비한 반도체장치 제조 방법 | |
| CN101740500A (zh) | 制造包括垂直沟道晶体管的半导体器件的方法 | |
| US8440536B2 (en) | Mask layout and method for forming vertical channel transistor in semiconductor device using the same | |
| CN102569248A (zh) | 具有掩埋栅的半导体器件及其制造方法 | |
| US8623724B2 (en) | Method of manufacturing a semiconductor device including a capacitor electrically connected to a vertical pillar transistor | |
| US20060043471A1 (en) | Vertical transistor structures having vertical-surrounding-gates with self-aligned features | |
| US8324054B2 (en) | Semiconductor device and method for forming the same | |
| US20110165747A1 (en) | Semiconductor apparatus and fabrication method thereof | |
| CN101740485B (zh) | 制造具有垂直栅极的半导体器件的方法 | |
| US6884676B2 (en) | Vertical 8F2 cell dram with active area self-aligned to bit line | |
| CN101930967A (zh) | 半导体器件及其制造方法 | |
| US7312489B2 (en) | Memory cell having bar-shaped storage node contact plugs and methods of fabricating same | |
| US8653575B2 (en) | Semiconductor device having vertical gate including active pillar | |
| KR20090098289A (ko) | 수직형 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130227 Termination date: 20160908 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |