CN103366789B - 分层式位线架构的存储器阵列 - Google Patents

分层式位线架构的存储器阵列 Download PDF

Info

Publication number
CN103366789B
CN103366789B CN201210218628.XA CN201210218628A CN103366789B CN 103366789 B CN103366789 B CN 103366789B CN 201210218628 A CN201210218628 A CN 201210218628A CN 103366789 B CN103366789 B CN 103366789B
Authority
CN
China
Prior art keywords
line
bit
sub
coupled
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210218628.XA
Other languages
English (en)
Other versions
CN103366789A (zh
Inventor
俞建安
林义峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103366789A publication Critical patent/CN103366789A/zh
Application granted granted Critical
Publication of CN103366789B publication Critical patent/CN103366789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种存储器阵列，包含有多条字线沿着第一方向延伸；多个存储单元耦合至一第一子位线，所述第一子位线沿着第二方向延伸，且所述第二方向垂直于所述第一方向；一第一选择区域位于所述第一子位线中，而将所述多个存储单元区隔成两个子群组，其中所述第一选择区域包含有至少一选择晶体管耦合至所述第一子位线；以及一主位线沿着所述第二方向延伸并耦合至所述选择晶体管。

Description

分层式位线架构的存储器阵列
技术领域
本发明涉及半导体技术领域，特别是涉及一种分层式位线(hierarchical bitline)架构的存储器阵列。
背景技术
分层式位线架构在高速操作应用已属周知，例如，美国专利第6,456,521号披露了一种分层式位线架构的DRAM存储系统，其DRAM阵列包含主位线及区域位线，并使每一主位线耦合至两条区域位线。
另外，美国专利第6,084,816号披露了一种存储单元阵列，其被区分成奇数个子数组，且其字线包含有一字线上部，具有低电阻率，所述字线上部与一字线下部平行并联，形成存储单元晶体管的栅极。
发明内容
根据本发明的一实施例，本发明提供一种存储器阵列，包含有多条字线，沿着第一方向延伸；多个存储单元，耦合至一第一子位线，所述第一子位线沿着一第二方向延伸，且所述第二方向垂直于所述第一方向；一第一选择区域，位于所述第一子位线之中，而将所述多个存储单元区隔成两个子群组，其中所述第一选择区域包含有至少一选择晶体管，耦合至所述第一子位线；以及一主位线，沿着所述第二方向延伸并耦合至所述选择晶体管。
根据本发明的另一实施例，本发明提供一种存储器阵列，包含有多条字线，沿着第一方向延伸；多个存储单元，耦合至一子位线，所述子位线沿着一第二方向延伸，且所述第二方向垂直于所述第一方向；一第一选择区域，位于所述子位线的一端并耦合至所述子位线；一第二选择区域，位于所述子位线的另一端并耦合至所述子位线；以及一主位线，沿着所述第二方向延伸，并经由所述第一选择区域与所述第二选择区域耦合至所述子位线。
根据本发明的又一实施例，本发明提供一种存储器阵列，包含有多条字线，沿着第一方向延伸；多个存储单元，耦合至一第一子位线，所述第一子位线沿着一第二方向延伸，且所述第二方向垂直于所述第一方向；一第二子位线，与所述第一子位线错开并列；一第一选择区域，位于所述第一子位线的一端并耦合至所述第一子位线；一第二选择区域，位于所述第二子位线的一端并耦合至所述第二子位线；一第一主位线，沿着所述第二方向延伸，并经由所述第一选择区域耦合至所述第一子位线；以及一第二主位线，沿着所述第二方向延伸，并经由所述第二选择区域耦合至所述第二子位线。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附图式，作详细说明如下。然而如下的优选实施方式与图式仅供参考与说明之用，并非用来限制本发明。
附图说明
图1为依据本发明实施例所绘示的存储装置中的存储器阵列的部分布局图。
图2A及图2B分别为图1中的存储器阵列沿着截线I-I’及II-II’所绘示的横断面示意图。
图3A至图3C例示出不同的主位线MBL、子位线SBL及选择区域的布局示意图。
图4例示出另一种子位线SBL区段与选择区域的布局。
图5例示出又一种子位线SBL区段与选择区域的布局。
图6为依据本发明另一实施例所绘示的存储器阵列的横断面结构示意图。
其中，附图标记说明如下：
10 存储器阵列 101 硅柱体
20 选择区域 150 绝缘结构
40a 垂直沟道晶体管 160 绝缘结构
40b 垂直沟道晶体管 210 子位线
50 接触件 310 主位线
60a 假电容结构 402 侧壁栅极
60b 电容结构 404 源极区域
100 半导体基底 406 漏极区域
100a 主表面 660 选择接触件
具体实施方式
在下文中，将参照附图说明本发明实施细节，该些附图中的内容构成了本说明书的一部份，并以可实行所述实施例的特例描述方式绘示。下文实施例已揭露足够的细节使得所述领域的一般技术人员得以具以实施。当然，本发明中亦可实行其它的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。
对于晶体管与集成电路的制造而言，如在一平面工艺的场合中，「主表面」一词是指那些内部或近处制有多个晶体管的半导体层的表面。如文中所使用的，「垂直」一词意指与所述主表面大体上呈直角。一般来说，所述主表面沿着所制作出的场效应晶体管上的单晶硅层的一<100>平面延伸。
图1为依据本发明实施例所绘示的存储装置中的存储器阵列10的部分布局图。如图1所示，存储器阵列10包含有多条字线，例如WLL1、WLS1、WLS2、WLR1、WLR2、WLR3及WLR4，均沿着第一方向或参考坐标y轴平行延伸。为求简化，图中仅显示出存储器阵列10的部分字线。根据本发明的实施例，该些字线会被一选择区域20区隔成两个分开的子群组，其中，于选择区域20内设有至少一选择晶体管。需注意的是，虽然图中例示左、右两行选择晶体管STL及STR，在其它实施例中亦可能采用单行选择晶体管，或者采用两行以上的选择晶体管。图中，字线WLR1、WLR2、WLR3、WLR4会位于选择晶体管STR的右侧，自成一子群组，而字线WLL1(其它未绘示)会位在选择晶体管STL的左侧，另成一子群组。字线WLS1、WLS2则分别负责控制选择晶体管STL及STR。
存储器阵列10另包含有多个存储单元MC，例如MCL11、MCR11、MCR12、MCR13及MCR14等，以及多个子位线SBL(子位线SBL又可称为「子数字线(sub-digit line)」或「分段数字线(segmented digit line)」)，其位置以虚线210表示。根据本发明的实施例，各个存储单元的尺寸约为4F2大小。其中，子位线，例如SBL1～SBL7，均沿着第二方向或参考坐标x轴平行延伸。各个存储单元均包含一电容，经由一晶体管耦合到相对应的子位线SBL。此外，同一行存储单元的晶体管可以被相对应的字线WL启动。同样的，在同一列上的存储单元可以被选择区域20区隔成两个子群组。图中，举例来说，存储单元MCR11、MCR12、MCR13、MCR14会位于选择区域20的右侧，自成一子群组，而存储单元MCL11(其它未绘示)会位于选择区域20的左侧，另成一子群组。根据本发明的实施例，各子群组中的存储单元数量可介于50至150之间。此外，各子位线，例如SBL1～SBL7，会经由选择区域20耦合至相对应的主位线MBL(或称主数字线)，更明确的说，各子位线会经由选择晶体管STL及STR耦合至相对应的主位线MBL。图中，举例来说，子位线SBL1耦合至主位线MBL1、子位线SBL2耦合至主位线MBL2，以此类推。根据本发明的实施例，各子位线在选择区域20内为连续、不断开的。
仍参阅图1，各主位线MBL的走向会与子位线SBL平行，且均沿着第二方向或参考坐标x轴，但各主位线MBL均有一向下凹的再现图案特征。这些连续的主位线MBL，其大致位于两条相邻的子位线之间，均具有再现的下凹部。图中，举例来说，各主位线MBL在进入选择区域20时向下弯折约45度(相对于参考坐标x轴)，使各主位线MBL可以与选择晶体管STL及STR交会。根据本发明的实施例，选择晶体管STL及STR可以是制作于半导体基底主表面下的垂直沟道晶体管，其中各选择晶体管包含有一漏极区域，电耦合至相对应的主位线，以及一源极区域，电耦合至相对应的子位线，在漏极区域与源极区域之间则是一垂直沟道。根据本发明的实施例，主位线会设置在前述半导体基底的主表面之上，而子位线则是设置或埋置在前述半导体基底的主表面之下。
请同时参阅图2A及图2B，其分别为图1中的存储器阵列沿着截线I-I’及II-II’所绘示的横断面示意图。图2A及图2B中均显示出半导体基底100，其具有一主表面100a(以虚线表示)。在半导体基底100的主表面100a之下，形成有多个垂直沟道晶体管40a及40b。根据本发明的实施例，垂直沟道晶体管40a及40b会形成在各个硅柱体101中，并以绝缘结构150及160彼此绝缘。其中，垂直沟道晶体管40a会设置在选择区域20内，并作为选择晶体管，如前所述。垂直沟道晶体管40b则设置于选择区域20之外，作为各存储单元的有源开关器件。垂直沟道晶体管40a及40b有着完全相同的结构，包含有侧壁栅极402(经由图1中的各字线串接)、一源极区域404，设在各硅柱体101的下部，以及一漏极区域406，设在各硅柱体101的上部。承上，垂直沟道晶体管40a的漏极区域406会电耦合至主位线310，而其源极区域404会电耦合至子位线210。在各个垂直沟道晶体管40b的正上方设置有一电容结构60b，且经由接触件50电耦合至各个垂直沟道晶体管40b的漏极区域406。此外，在垂直沟道晶体管40a的正上方亦可以设置一假电容结构60a。
图3A至图3C例示出不同的主位线MBL、子位线SBL及选择区域20的布局示意图，其中，为求精简，图中仅绘示出四个子位线SBL区段并省略字线。另外，熟习该项技艺的技术人员应能理解主位线MBL均可以耦合至相对应的感测放大器(SA)电路，其细节不另赘述。在图3A中，选择区域20设置在各个子位线SBL的约略中央处。如前所述，在选择区域20中至少有一选择晶体管，且在选择区域20两侧可以各有50至150个存储单元耦合至子位线SBL。选择区域20中的选择晶体管的详细构造已描述在图2A及图2B中。在图3B中，在各个子位线SBL区段的两端均耦合一选择区域20。在图3C中，各个子位线SBL区段耦合三个选择区域20，分别在两端及中间处。借由提供这样的对称选择区域的组态，位线阻值可以被明显降低，而各个子位线SBL的线端信号裕度可以明显改善。
图4例示出另一种子位线SBL区段与选择区域20的布局。同样，为求精简，主位线、在各子位线SBL区段上的存储单元，以及耦合至该些存储单元的字线都被省略。如图4所示，子位线SBL区段会以交错方式在相邻不同列之间略微错开排列，且交替间隔的耦合至相对应的选择区域20，其中选择区域20会位于子位线SBL区段两端。这种交错式的子位线SBL组态可以减轻发生在相邻子位线SBL区段之间的电耦效应。
图5例示出又另一种子位线SBL区段与选择区域20的布局。同样，为求精简，主位线、在各子位线SBL区段上的存储单元，以及耦合至该些存储单元的字线都被省略。如图5所示，子位线SBL区段也是以交错方式在相邻不同列之间错开排列，只是选择区域20仅设置在各个子位线SBL区段的中间点位置上。
图6为依据本发明另一实施例所绘示的存储器阵列的横断面结构示意图，其中仍沿用相同标号来表示相似的区域或器件。如图6所示，主位线310位于电容结构60的上方，并借由至少一介电层610与电容结构60绝缘。主位线310会借由选择接触件660电连接至垂直沟道晶体管40a。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种存储器阵列，其特征在于，包含：
多条字线，沿着第一方向延伸；
多个存储单元，耦合至第一子位线，所述第一子位线沿着第二方向延伸，且所述第二方向垂直于所述第一方向；第一选择区域，位于所述第一子位线的中间点，而将所述多个存储单元区隔成两个子群组，其中所述第一选择区域包含有至少一选择晶体管，耦合至所述第一子位线，其中所述选择晶体管为一垂直通道选择晶体管；
主位线，沿着所述第二方向延伸并耦合至所述选择晶体管，其中所述主位线于所述第一选择区域弯折，借此与所述选择晶体管相交会；以及
一假电容结构，位于所述主位线与所述选择晶体管相交会处，且所述假电容结构位于所述选择晶体管之上。
2.根据权利要求1所述的存储器阵列，其特征在于，所述第一子位线耦合至所述选择晶体管的源极，而所述主位线耦合至所述选择晶体管的漏极。
3.根据权利要求2所述的存储器阵列，其特征在于，所述选择晶体管另包含有侧壁栅极，耦合至其中一所述多条字线。
4.根据权利要求1所述的存储器阵列，其特征在于，所述多条字线与所述第一子位线设在半导体基材的主表面下。
5.根据权利要求4所述的存储器阵列，其特征在于，所述主位线设在所述半导体基材的所述主表面之上。
6.根据权利要求1所述的存储器阵列，其特征在于，另包含有第二选择区域，设在所述第一子位线的一端。
7.根据权利要求6所述的存储器阵列，其特征在于，另包含有第三选择区域，设置在所述第一子位线的另一端。
8.根据权利要求1所述的存储器阵列，其特征在于，另包含有第二子位线，经由一第四选择区域耦合至所述主位线。
9.根据权利要求1所述的存储器阵列，其特征在于，所述主位线位在所述多个存储单元的电容结构的下方。
10.根据权利要求1所述的存储器阵列，其特征在于，所述主位线位在所述多个存储单元的电容结构的上方。
11.一种存储器阵列，其特征在于，包含：
多条字线，沿着第一方向延伸；
多个存储单元，耦合至子位线，所述子位线沿着第二方向延伸，且所述第二方向垂直于所述第一方向；
第一选择区域，位于所述子位线的一端并耦合至所述子位线；
第二选择区域，位于所述子位线的另一端并耦合至所述子位线；以及
主位线，沿着所述第二方向延伸，并经由所述第一选择区域与所述第二选择区域耦合至所述子位线。
12.一种存储器阵列，其特征在于，包含：
多条字线，沿着第一方向延伸；
多个存储单元，耦合至第一子位线，所述第一子位线沿着第二方向延伸，且所述第二方向垂直于所述第一方向；
第二子位线，与所述第一子位线错开并列；
第一选择区域，位于所述第一子位线的一端并耦合至所述第一子位线；
第二选择区域，位于所述第二子位线的一端并耦合至所述第二子位线；
第一主位线，沿着所述第二方向延伸，并经由所述第一选择区域耦合至所述第一子位线；以及
第二主位线，沿着所述第二方向延伸，并经由所述第二选择区域耦合至所述第二子位线。
CN201210218628.XA 2012-04-01 2012-06-28 分层式位线架构的存储器阵列 Active CN103366789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/436,980 2012-04-01
US13/436,980 US8699255B2 (en) 2012-04-01 2012-04-01 Memory array with hierarchical bit line structure

Publications (2)

Publication Number Publication Date
CN103366789A CN103366789A (zh) 2013-10-23
CN103366789B true CN103366789B (zh) 2016-12-21

Family

ID=49154527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210218628.XA Active CN103366789B (zh) 2012-04-01 2012-06-28 分层式位线架构的存储器阵列

Country Status (6)

Country Link
US (1) US8699255B2 (zh)
JP (1) JP5563619B2 (zh)
KR (1) KR101334114B1 (zh)
CN (1) CN103366789B (zh)
DE (1) DE102012019196A1 (zh)
TW (1) TWI483264B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916548B1 (en) * 2019-07-25 2021-02-09 Micron Technology, Inc. Memory arrays with vertical access transistors
US11282572B2 (en) * 2020-06-15 2022-03-22 Taiwan Semiconductor Manufacturing Company Limited Multinary bit cells for memory devices and network applications and method of manufacturing the same
CN114446956A (zh) * 2020-11-05 2022-05-06 长鑫存储技术有限公司 存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1141508A (zh) * 1995-02-22 1997-01-29 三菱电机株式会社 具有分级位线结构的半导体存储器件
CN101471304A (zh) * 2007-12-24 2009-07-01 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件的制造方法
CN101521204A (zh) * 2008-02-28 2009-09-02 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
CN101740500A (zh) * 2008-11-13 2010-06-16 海力士半导体有限公司 制造包括垂直沟道晶体管的半导体器件的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715189A (en) 1993-04-13 1998-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having hierarchical bit line arrangement
JP3672946B2 (ja) 1993-11-30 2005-07-20 株式会社ルネサステクノロジ 半導体記憶装置
KR0147708B1 (ko) 1995-05-22 1998-11-02 김주용 양지향성 계층적 비트라인
JPH10185549A (ja) 1996-12-26 1998-07-14 Nikon Corp 角度測定装置
US6084816A (en) 1998-04-16 2000-07-04 Kabushiki Kaisha Toshiba Semiconductor memory device
US20020085405A1 (en) 2000-12-28 2002-07-04 Gerhard Mueller Memory architecture with controllable bitline lengths
US6456521B1 (en) 2001-03-21 2002-09-24 International Business Machines Corporation Hierarchical bitline DRAM architecture system
JP4246929B2 (ja) 2001-06-29 2009-04-02 株式会社東芝 半導体記憶装置およびその製造方法
KR100451762B1 (ko) 2001-11-05 2004-10-08 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그 구동방법
JP2004335031A (ja) * 2003-05-09 2004-11-25 Toshiba Corp 半導体記憶装置
US6839267B1 (en) 2003-07-11 2005-01-04 Infineon Technologies Ag Structure and method of multiplexing bitline signals within a memory array
JP4565380B2 (ja) 2004-04-14 2010-10-20 白土 猛英 読み出し専用記憶装置
KR100618875B1 (ko) 2004-11-08 2006-09-04 삼성전자주식회사 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법
WO2007026393A1 (ja) * 2005-08-30 2007-03-08 Spansion Llc 半導体装置およびその制御方法
US7977736B2 (en) 2006-02-23 2011-07-12 Samsung Electronics Co., Ltd. Vertical channel transistors and memory devices including vertical channel transistors
JP2007250060A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4171502B2 (ja) * 2006-04-26 2008-10-22 三洋電機株式会社 メモリ
JP4997872B2 (ja) * 2006-08-22 2012-08-08 ソニー株式会社 不揮発性半導体メモリデバイスおよびその製造方法
JP5311784B2 (ja) * 2006-10-11 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2009266339A (ja) * 2008-04-28 2009-11-12 Panasonic Corp 半導体記憶装置とその半導体記憶装置を用いた電子機器
JP2010055734A (ja) * 2008-07-31 2010-03-11 Panasonic Corp 半導体記憶装置
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP2011118998A (ja) 2009-12-04 2011-06-16 Elpida Memory Inc 半導体装置
JP5702109B2 (ja) 2010-10-20 2015-04-15 ラピスセミコンダクタ株式会社 半導体メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1141508A (zh) * 1995-02-22 1997-01-29 三菱电机株式会社 具有分级位线结构的半导体存储器件
CN101471304A (zh) * 2007-12-24 2009-07-01 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件的制造方法
CN101521204A (zh) * 2008-02-28 2009-09-02 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
CN101740500A (zh) * 2008-11-13 2010-06-16 海力士半导体有限公司 制造包括垂直沟道晶体管的半导体器件的方法

Also Published As

Publication number Publication date
US20130258743A1 (en) 2013-10-03
TWI483264B (zh) 2015-05-01
JP2013214694A (ja) 2013-10-17
US8699255B2 (en) 2014-04-15
DE102012019196A1 (de) 2013-10-02
KR20130111136A (ko) 2013-10-10
TW201342387A (zh) 2013-10-16
KR101334114B1 (ko) 2013-11-28
JP5563619B2 (ja) 2014-07-30
CN103366789A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN101208795B (zh) 用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法
TWI610439B (zh) 垂直定向電晶體陣列，及包括垂直定向電晶體之記憶體陣列
US7139184B2 (en) Memory cell array
US8036021B2 (en) Semiconductor memory device
US10332611B2 (en) Three-dimensional semiconductor memory devices including stair structures and dummy electrodes
US8785903B2 (en) Memory cell array and variable resistive memory device including the same
SG161735A1 (en) Folded bit line dram with vertical ultra thin body transistors
JPH04257260A (ja) リードオンリメモリ集積回路
TW200707654A (en) Method for fabricating a memory cell arrangement with a folded bit line arrangement, and corresponding memory cell arrangement with a folded bit line arrangement
US7729154B2 (en) Integrated circuit with buried control line structures
CN102365628B (zh) 用于提供半导体存储器装置的技术
TW503569B (en) Layout and wiring scheme for memory cells with vertical transistors
CN103366789B (zh) 分层式位线架构的存储器阵列
US7759704B2 (en) Memory cell array comprising wiggled bit lines
KR101732462B1 (ko) 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 동작 방법
KR20220019498A (ko) 적층형 메모리 장치
KR102053289B1 (ko) 반도체 장치
US8072077B2 (en) Semiconductor memory device
US5875138A (en) Dynamic access memory equalizer circuits and methods therefor
US8467220B2 (en) DRAM device and manufacturing method thereof
US9331273B2 (en) Memory cell array and variable resistive memory device including the same
KR100630683B1 (ko) 6ｆ2 레이아웃을 갖는 디램 소자
JP3781969B2 (ja) 基板コンタクトおよびポリシリコンブリッジセルを備えた半導体読み出し専用メモリデバイス
US6849893B2 (en) Semiconductor circuit structure and method for fabricating the semiconductor circuit structure
KR101847171B1 (ko) 입출력 라인을 포함하는 반도체 집적 회로 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant