CN102714185B - 交叉点二极管阵列及制造交叉点二极管阵列的方法 - Google Patents

交叉点二极管阵列及制造交叉点二极管阵列的方法 Download PDF

Info

Publication number
CN102714185B
CN102714185B CN201080060806.XA CN201080060806A CN102714185B CN 102714185 B CN102714185 B CN 102714185B CN 201080060806 A CN201080060806 A CN 201080060806A CN 102714185 B CN102714185 B CN 102714185B
Authority
CN
China
Prior art keywords
post
row
semiconductor column
sacrificial cap
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080060806.XA
Other languages
English (en)
Other versions
CN102714185A (zh
Inventor
约翰·扎胡拉克
山·D·唐
古尔特杰·S·桑胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102714185A publication Critical patent/CN102714185A/zh
Application granted granted Critical
Publication of CN102714185B publication Critical patent/CN102714185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及形成存储器单元阵列的方法及具有若干柱的存储器单元。个别柱可具有由块体半导体材料形成的半导体立柱及在所述半导体立柱上的牺牲帽。源极区域可在所述柱的列之间，且栅极线沿柱列延伸并与对应源极区域间隔开。每一栅极线沿柱列环绕所述半导体立柱的一部分。可选择性地移除牺牲帽结构以借此形成暴露对应半导体立柱的顶部部分的自对准开口。形成于所述自对准开口中的个别漏极触点电连接到对应半导体立柱。

Description

交叉点二极管阵列及制造交叉点二极管阵列的方法
技术领域
本技术涉及交叉点二极管阵列及存储器装置或其它类型的电子装置中使用的其它类型的结构以及用于制造此些结构的方法。
背景技术
微电子工业处于以持续降低的成本生产小封装大小的高性能装置的巨大压力之下。智能电话、便携式计算机、数码相机、便携式音乐及媒体播放器以及许多其它电子产品需要具有较多容量的较快速存储器装置。如此，存储器装置制造商尤其寻求用于制作高性能装置的可靠低成本工艺。
存储器装置可具有大的存储器单元阵列，且减小个别存储器单元的大小提供所述存储器装置的位密度的伴随增加。交叉点存储器单元位于字线与位线之间的垂直重叠区域中。交叉点存储器单元包含在暴露于字线与对应位线之间的电流时经历稳定且可检测的改变的结构。由于交叉点存储器单元位于位线与字线之间的重叠区域中，因此这些存储器单元在理论上可形成为极小尺寸。
制造交叉点存储器单元的一个担忧问题是可难以使用光刻工艺来形成所述结构的最小特征。举例来说，难以图案化晶片以形成交叉点存储器单元的漏极结构，因为这些特征如此小以致无法使用现有光刻工艺可靠地形成所述特征。还难以光图案化完全环绕高密度交叉点存储器阵列中的个别柱的栅极结构。此外，使用光刻工艺来形成非常小的特征非常昂贵，因为这些工艺需要昂贵设备及材料。交叉点存储器阵列的额外担忧问题包含反向泄漏电流、串联电阻及对电流-电压均匀性的准确控制，此对于多电平单元配置来说是重要的。因此，期望开发用于形成高度集成的电路且特定来说形成交叉点存储器单元的经改进方法，及开发此些特征的经改进电路。
发明内容
附图说明
图1是根据本技术用于形成存储器单元阵列的方法的实施例的流程图。
图2A是根据本技术用于形成存储器单元阵列的方法的阶段处的衬底的实施例的横截面图且图2B是其俯视平面图。
图3A是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图且图3B是其俯视平面图。
图4A是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图且图4B是其俯视平面图。
图5A是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图且图5B是其俯视平面图。
图6A是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图且图6B是其俯视平面图。
图7A是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图且图7B是其俯视平面图。
图8A是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图且图8B是其俯视平面图。
图9A及9B是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图且图9C是其俯视平面图。
图10是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图11是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图12是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图13是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图14是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图15是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图16是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图17是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图18是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图19是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图20是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图21是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图22是根据本技术用于形成存储器单元阵列的方法的另一阶段处的衬底的实施例的横截面图。
图23是根据本技术用于形成垂直存储器单元的方法的另一实施例的流程图。
具体实施方式
下文参考存储器单元阵列及用于制造存储器单元阵列的方法描述新技术的数个实施例的特定细节。举例来说，许多实施例针对在相变存储器或其它类型的存储器中使用的交叉点存储器阵列。可在半导体晶片上及/或中制造存储器单元及其它半导体组件，所述半导体晶片可包含其上及/或其中可制作微电子装置、微机械装置、数据存储元件、光学器件、读取/写入组件及其它特征的半导体衬底。举例来说，可在半导体晶片上构造SRAM、DRAM(例如，DDR/SDRAM)、快闪存储器(例如，NAND快闪存储器)、相变存储器(PCRAM)、处理器、成像器、发光二极管(LED)及其它类型的装置。虽然下文关于具有集成电路的半导体装置描述实施例中的许多实施例，但制造于其它类型的衬底上的其它类型的装置可在新技术的范围内。此外，新技术的数个其它实施例可具有不同于此部分中所描述的那些配置、组件或程序的配置、组件或程序。因此，所属领域的技术人员将相应地理解，新技术可具有带有额外元件的其它实施例，或者新技术可具有不具有下文参考图1到24所展示及所描述的特征中的数者的其它实施例。
图1是根据本技术用于形成存储器单元阵列的方法100的实施例的流程图。所述方法可包含将多个柱形成为若干行及若干列的阵列(框110)。所述柱由块体半导体材料的衬底形成，且个别柱具有牺牲帽结构。举例来说，个别柱可具有由所述块体半导体材料形成的半导体立柱且所述牺牲帽结构可在所述半导体立柱中的每一者上。所述方法进一步包含在所述柱的列之间形成源极区域(框120)并形成导电栅极线(框130)。个别栅极线沿柱列延伸且与对应源极区域间隔开。每一栅极线沿对应柱列完全环绕半导体立柱的一部分。方法100的此实施例进一步包含选择性地移除所述牺牲帽结构且借此形成暴露对应半导体立柱的顶部部分的自对准开口(框140)，并在所述自对准开口中形成电连接到对应半导体立柱的个别漏极触点(框150)。
图2A及2B分别是方法100的一阶段处的衬底200(例如，晶片)的实施例的横截面图及俯视平面图。在此阶段处，衬底200具有块体半导体材料210(图2A)、多个浅沟槽隔离(STI)结构220及牺牲结构230(图2A)。STI结构220可具有阵列沟槽222、外围沟槽224、给阵列及外围沟槽222及224加衬的电介质衬里226以及填充所述阵列及外围沟槽的氧化物228。阵列沟槽222界定形成个别存储单元或存储器单元的柱行之间的间距。
牺牲结构230可包含第一牺牲材料232及任选第二牺牲材料234。第一牺牲材料232可使用适合溶剂或其它材料相对于第二牺牲材料234选择性移除，且第一牺牲材料232及第二牺牲材料234还可提供用于机械移除工艺的单独终止特征。举例来说，第一牺牲材料232可为聚合材料且第二牺牲材料234可为氮化物。牺牲结构230可通过电介质层236与块体半导体材料210分离。在一个特定实施例中，电介质层236可为具有约50埃的厚度的氧化硅层，第一牺牲材料232可为具有大约800埃的厚度的聚合材料，且第二牺牲材料234可为具有约400埃的厚度的氮化物。
图3A及3B分别是方法100的后续阶段处的衬底200的实施例的横截面图及俯视平面图，其中形成有列沟槽240。列沟槽240可相对于阵列沟槽222中的氧化物228垂直或成斜角。可通过使用光刻或此项技术中已知的其它技术在牺牲结构230的顶部上光图案化抗蚀剂或其它材料(未展示)来形成列沟槽240。阵列沟槽222可具有第一宽度W1(图3B)，且列沟槽240具有大于阵列沟槽222的第一宽度W1的第二宽度W2。通过蚀刻穿过牺牲结构230且向半导体材料210中蚀刻到所期望沟槽深度来形成列沟槽240。蚀刻工艺可为干蚀刻或此项技术中已知的其它方法。在一个实施例中，列沟槽240的目标沟槽深度约等于STI结构220的阵列沟槽222及外围沟槽224的深度。
衬底200具有柱250阵列，所述柱提供用于形成个别存储器单元的垂直沟道。阵列沟槽222中的氧化物228支撑柱250。参考图3A，个别柱250可包含块体半导体材料210的半导体立柱252以及由第一牺牲材料232及第二牺牲材料234的剩余部分形成的牺牲帽254。个别半导体立柱252可各自包含相对于列沟槽240的底部处的块体半导体材料210的基底的近端部分256a、中间区段256b及远端部分256c。
柱250阵列可布置成多个行(R1、R2等)及多个列(C1、C2、C3、C4等)。柱250行彼此间隔开阵列沟槽222的第一宽度W1，且柱250列彼此间隔开列沟槽240的第二宽度W2。如下文更详细地描述，基于导电栅极材料的厚度选择第一宽度W1及第二宽度W2，使得所得导电栅极线完全环绕柱250中的每一者的一部分。举例来说，第一宽度W1可小于所述导电栅极材料的厚度的200%，且列沟槽240的第二宽度W2可大于所述导电栅极材料的厚度的200%。在更特定实施例中，第二宽度W2可比所述导电栅极材料的厚度大约300%。
图4A到6B图解说明方法100的后续阶段处的衬底200的实施例。图4A及4B分别是在沿柱250的侧壁形成第一电介质衬里257及第二电介质衬里258之后的横截面图及俯视平面图。可通过经由氧化生长氧化物来形成第一电介质衬里257，且通过生长或以其它方式沉积薄阻挡间隔件材料来形成第二电介质衬里258。举例来说，第一电介质衬里257可为具有约20埃的厚度的氧化物，且第二电介质衬里258可为具有约50到100埃的厚度的所沉积TEOS。接着，对第一电介质衬里257及第二电介质衬里258进行间隔件蚀刻以移除衬里的在柱250的顶部上及列沟槽240的底部中的部分。所述方法可进一步包含活化程序以使半导体材料再结晶。
在对第一衬里257及第二衬里258进行间隔件蚀刻之后，通过在列沟槽240的底部处将所期望的植入物质植入到块体半导体材料210中来形成源极区域260。举例来说，源极区域260可为N型物质。图5A及5B分别是后续阶段处的衬底200的横截面图及俯视平面图，其中通过将所植入材料暴露于选择性地形成金属硅化物的源(例如Ni、Co或Ti)而在源极区域260处形成硅化物262。在硅化物工艺期间，通过第二电介质衬里258及帽结构254的第二牺牲材料234来保护柱250的侧壁。可借助湿蚀刻或其它技术从硅化物262移除未反应的金属，且可形成薄氮化物衬里来帽盖硅化物262。
图6A及6B分别是稍后阶段处的衬底200的实施例的横截面图及俯视平面图，其中用氧化物248填充列沟槽240且接着使用化学机械平面化工艺或在牺牲帽254的第二牺牲材料234上终止的其它工艺对其进行平面化。填充列沟槽240的氧化物248可与填充STI结构220的阵列沟槽222的氧化物228相同。沉积于硅化物262上的薄氮化物帽保护硅化物262免受后续栅极氧化的影响。
图7A到8B图解说明方法100的额外阶段的实施例。图7A及7B分别是在移除第二牺牲材料234以及氧化物228及248的一部分之后的衬底200的横截面图及俯视平面图。可相对于氧化物228及248在单独工艺中选择性地移除第二牺牲材料234，或者可在同一工艺中移除第二牺牲材料234以及氧化物228及248。因此，氧化物228及248相对于半导体立柱252的远端部分256c凹入。在一个实施例中，氧化物228及248的剩余部分的厚度为约700埃。
图8A及8B分别是图解说明在另一阶段处的衬底200的横截面图及俯视平面图，其中从氧化物228及248移除更多材料且清洗柱250的侧壁。氧化物228及248的剩余部分在源极区域260与半导体立柱252的中间区段256b之间提供电介质间隔件，其中将形成金属栅极。在一个实施例中，氧化物228及248的剩余部分的厚度为约200埃。半导体立柱252的经暴露侧壁提供用于形成栅极电介质265的洁净半导体表面。栅极电介质265可由常规SiO2、氮化物硬化的SiO2或其它适合材料形成。在立柱252的中间区段256b处的栅极电介质265的部分界定存储器单元的栅极电介质。
图9A到9C图解说明方法100的金属化阶段处的衬底200的实施例。图9A及9B是沿图9C的线9A-9A及9B-9B截取的横截面图。所述方法进一步包含在柱250上方及向阵列沟槽222(图9B)及列沟槽240(图9A)的凹入部分中沉积导电栅极材料270。栅极材料270具有厚度T (图9A)，使得阵列沟槽222的较小第一宽度W1致使栅极材料270夹止于氧化物228的在柱250行之间的部分上方的相交点271(图9C)处。然而，栅极材料270的厚度T并非如此厚以致其横跨列沟槽240的较大第二宽度W2。栅极材料270可为氮化钽或其它适合材料。
图10是图解说明方法100的阶段处的衬底200的实施例的横截面图，其中由栅极材料270形成栅极线272。通过对栅极材料270(图9A到9C)进行间隔件蚀刻直到栅极材料270的剩余部分约在半导体立柱252的中间区段256b (图5A)处或附近为止来形成栅极线272。所述间隔件蚀刻可选择性地终止于列沟道240的底部处的氧化物248上。然而，由于栅极材料270曾完全填充柱250之间的阵列沟槽222，因此栅极材料270的一部分保留于柱250之间的阵列沟槽222的底部中。因此，每一金属栅极线272沿柱250列完全环绕立柱252的对应中间区段256b。在形成栅极线272之后，任选步骤包含使用角度植入将n型植入物或其它物质植入到半导体立柱的远端部分256c中(例如，n型轻掺杂漏极)。
图11是方法100的另一阶段处的衬底200的实施例的横截面图。在此阶段处，沿柱250的侧壁在栅极线272上面形成电介质间隔件274。可通过在衬底上方沉积电介质材料并对所述电介质材料进行间隔件蚀刻以将其从水平或其它非垂直表面移除来形成电介质间隔件274。举例来说，电介质间隔件274可为可相对于栅极电介质265及列沟道240的底部中的氧化物248选择性蚀刻的氮化物。
图12是后续阶段处的衬底200的实施例的横截面图，所述后续阶段包含将氧化物278沉积到阵列沟槽222及列沟槽240的敞开部分中。可对氧化物278进行平面化以移除(a)氧化物278的超载部分及(b)栅极电介质265的在第一牺牲材料232的剩余部分的顶部上的部分。因此，平面化程序不借助任何额外光刻程序便暴露第一牺牲电介质层232的剩余部分。如此，个别半导体立柱252上方的第一牺牲材料232的经暴露部分为“自对准的”，因为不需要单独光刻工艺来形成对应于第一牺牲材料232的经暴露部分的图案。
图13是图解说明后续阶段的实施例的横截面图，其中相对于氧化物278选择性地蚀刻第一牺牲材料232的经暴露部分以在对应半导体立柱252的远端部分256c正上方形成自对准开口280。第一牺牲材料232由可相对于氧化物278及电介质间隔件274选择性移除的材料形成，使得自对准开口280可形成于半导体立柱252的远端部分256c正上方而不必使掩模的开口与立柱252对准(例如，在晶片上经光图案化以具有与立柱对准的开口的掩模)。可将n型或其它物质植入到半导体立柱252的远端部分256c中以形成漏极区域282。因此，代替较早在所述方法中使用上文关于图10中所描述的有角植入工艺形成漏极区域282或除此以外，还可在工艺的此阶段处经由开口280直接植入植入物质来形成漏极区域282。
图14是图解说明方法100的额外阶段的实施例的横截面图，其中在开口280(图13)中形成多个漏极接触柱塞284。可通过将金属或其它适合导电材料沉积到开口280(图13)中且接着使用化学机械平面化或其它工艺从氧化物278的顶部移除所述金属的超载部分来形成漏极接触柱塞284。举例来说，漏极接触柱塞284可为钨或其它适合金属。因此，漏极接触柱塞284为与半导体立柱252对准的无掩模自对准特征。此时，每一柱250的结构界定一存储器单元，且存储器单元阵列准备好单元集成到PCRAM或其它类型的存储器装置中。
可使用方法100及所得衬底200的数个实施例形成非常小的交叉点存储器单元。交叉点单元阵列的最小特征中的一些特征为栅极线及接触柱塞，且当前光刻工艺可能不能够以最小大小高效地形成这些特征。然而，上文展示并描述的方法100的特定实施例使得能够在不必使用光刻形成栅极线或接触柱塞的图案的情况下形成栅极线及接触柱塞。此不仅消除可能由以光刻方式图案化非常小的特征诱发的工艺误差，而且减少昂贵光刻设备的利用。因此，方法100及衬底200的数个实施例提供一种用于制作交叉点存储器单元的具成本效益的工艺。
方法100及衬底200的数个实施例还提供一种可解决交叉点存储器单元的其它担忧问题的结构。举例来说，由于栅极线272沿柱250列环绕半导体立柱252的中间区段256b，因此预期会减轻反向泄漏电流、沿柱250列的串联电阻及电流-电压控制的问题。
图15到22图解说明方法100的另一实施例的各阶段。图15是图解说明紧接在上文关于图2A到9C所描述的阶段之后的阶段的横截面图。更具体来说，图15图解说明工艺100的另一实施例的阶段，其中已对栅极材料270进行间隔件蚀刻以选择性地终止于栅极电介质265及氧化物248上。图15中所图解说明的工艺与图10中所图解说明的工艺的不同在于图15中所展示的栅极材料270未被蚀刻到与其在图10中相同的程度。因此，图15中所图解说明的阶段形成用于形成环绕个别柱250的栅极线的中间结构302。在数个实施例中，栅极线272完全环绕个别柱250。
图16是图解说明稍后阶段处的实施例的横截面图，其中将氧化物308沉积到列沟槽240的敞开部分中。在此阶段处，使用化学机械平面化程序或终止于第一牺牲材料232上的其它工艺移除氧化物308的超载部分。因此，所述移除程序与个别柱250对准地从第一牺牲材料232的剩余部分的顶部表面移除栅极电介质265的部分。
图17是图解说明后续阶段的横截面图，其中从柱250上方的区域移除第一牺牲材料232的剩余部分以形成与对应柱250对准的自对准开口310。可选择性地移除第一牺牲材料232，使得栅极电介质265的剩余部分保持完好无损。图18是展示后续阶段的横截面图，其中移除栅极电介质265的剩余部分以暴露半导体立柱252的远端部分256c。此时，可将所期望的植入物质植入到半导体立柱252的远端部分256中以形成漏极区域282。
图19是图解说明后续阶段的横截面图，所述后续阶段包含移除中间结构302的一部分以在对应半导体立柱252的中间区段256b处形成个别栅极线272。栅极线272经形成使得其与漏极区域282及源极区域260两者间隔开。栅极线272也沿对应柱250列环绕半导体立柱252的中间区段256b，如上文关于图10所描述。
图20到22是图解说明所述方法的此实施例的额外阶段的横截面图。图20图解说明其中在衬底200中沉积或以其它方式形成电介质间隔件311的阶段。电介质间隔件311可为氮化物，且电介质间隔件311的厚度可经选择以填充其中栅极金属曾凹入以形成栅极线272的间隙。图21图解说明对电介质间隔件311进行间隔件蚀刻以暴露漏极区域282。更具体来说，可对电介质间隔件311进行间隔件蚀刻以在栅极线272上面且沿氧化物308的侧壁形成电介质间隔件314。因此暴露漏极区域282。图22图解说明后续阶段处的衬底200，其中在接触漏极区域282上方的开口中形成接触柱塞284。
图23是根据本技术的另一实施例用于形成垂直存储器单元阵列的方法400的流程图。在一个实施例中，方法400包含形成多个柱(框410)，其中每一柱具有一半导体立柱及一牺牲帽。所述柱布置成间隔开一行间距的若干行及间隔开大于所述行间距的列间距的若干列。方法400可进一步包含在所述半导体立柱的近端区域处形成源极区域(框420)并形成在对应柱列中完全环绕所述半导体立柱的中间区段的导电栅极线(框430)。在形成所述栅极线之后，可在不形成对应于所述牺牲帽的图案的光图案的情况下选择性地移除所述牺牲帽且借此在所述半导体立柱中的每一者的远端部分上方形成自对准开口(框440)。方法400还可包含在所述自对准开口中形成电连接到对应半导体立柱的漏极触点(框450)。
从前文将了解，在本文中已出于图解说明目的描述了本发明的特定实施例，但尚未详细展示或描述众所周知的结构及功能以避免不必要地使对本发明的实施例的说明模糊。在上下文准许的情况下，单数或复数术语还可分别包含复数或单数术语。此外，除非词语“或”在参考两个或两个以上物项的列表时明确地被限定于仅意指排斥其它物项的单个物项，否则在此列表中使用“或”将被理解为包含(a)所述列表中的任一单个项目，(b)所述列表中的所有项目或(c)所述列表中项目的任一组合。另外，在通篇中术语“包括”用于意指包含至少所述的特征使得不排除任何更大数目个相同特征及/或额外类型的特征。因此，本发明不受除所附权利要求书以外的限定。

Claims (35)

1.一种形成存储器单元阵列的方法，其包括：
形成多个柱，所述形成多个柱包括：制作具有阵列沟槽及在所述阵列沟槽中的氧化物的浅沟槽隔离结构、形成列沟槽掩模、以及在半导体材料中蚀刻将所述柱的列间隔开的列沟槽，其中个别柱具有由半导体材料形成的半导体立柱及在所述半导体立柱上的牺牲帽；
在所述柱的列之间形成源极区域；
形成多个栅极线，其中个别栅极线沿对应柱列延伸并与对应源极区域间隔开，且其中每一栅极线沿柱列环绕所述半导体立柱的一部分；
选择性地移除所述牺牲帽且借此形成暴露对应半导体立柱的顶部部分的自对准开口；及
在所述自对准开口中形成电连接到对应半导体立柱的个别漏极触点。
2.一种形成存储器单元阵列的方法，其包括：
形成多个柱，所述形成多个柱包括：制作具有阵列沟槽及在所述阵列沟槽中的氧化物的浅沟槽隔离结构、形成列沟槽掩模、以及在半导体材料中蚀刻将所述柱的列间隔开的列沟槽，其中个别柱具有由半导体材料形成的半导体立柱及在所述半导体立柱上的牺牲帽；
在所述柱的列之间形成源极区域，其中形成所述源极区域包括在所述列沟槽底部处将n型植入物植入到所述半导体材料中；
形成多个栅极线，其中个别栅极线沿对应柱列延伸并与对应源极区域间隔开，且其中每一栅极线沿柱列环绕所述半导体立柱的一部分，并且其中形成所述栅极线包括：用氧化物填充所述列沟槽、将所述阵列沟槽及所述列沟槽中的所述氧化物蚀刻到与所述源极区域间隔开的深度、将金属沉积到所述阵列沟槽及所述列沟槽中使得所述金属填充所述阵列沟槽但不填充所述列沟槽、以及间隔件蚀刻所述金属到与所述牺牲帽间隔开的水平；
选择性地移除所述牺牲帽且借此形成暴露对应半导体立柱的顶部部分的自对准开口，其中选择性地移除所述牺牲帽包括在未用与所述自对准开口的图案对应的开口图案对掩模进行光图案化的情况下蚀除所述牺牲帽；以及
在所述自对准开口中形成电连接到对应半导体立柱的个别漏极触点。
3.根据权利要求1所述的方法，其中形成所述柱包括：制作具有阵列沟槽及在所述阵列沟槽中的氧化物的浅沟槽隔离结构及横向于所述阵列沟槽在所述半导体材料中蚀刻列沟槽。
4.根据权利要求1所述的方法，其中所述阵列沟槽具有第一宽度且所述列沟槽具有大于所述第一宽度的第二宽度。
5.根据权利要求1所述的方法，其中牺牲帽结构包括第一牺牲材料及第二牺牲材料，其中所述第一及第二牺牲材料可相对于彼此选择性移除。
6.根据权利要求1所述的方法，其中通过所述柱与列沟槽之间的阵列沟槽将所述柱彼此间隔开。
7.根据权利要求6所述的方法，其中形成所述栅极线包括将金属沉积到所述阵列沟槽及所述列沟槽中，使得所述金属完全环绕所述立柱中的每一者的至少一中间区段，并且其中沉积到所述列沟槽中的所述金属并不横跨所述列沟槽的整个宽度。
8.根据权利要求7所述的方法，其进一步包括：对所述金属进行间隔件蚀刻、在金属栅极结构及所述柱上方形成电介质间隔件材料、对所述电介质间隔件材料进行间隔件蚀刻、用氧化物填充所述列沟槽、移除所述氧化物的一部分以暴露所述牺牲帽的若干部分，且其中选择性地移除所述牺牲帽包括相对于所述氧化物选择性地蚀刻所述牺牲帽。
9.根据权利要求8所述的方法，其中通过化学机械平面化移除所述氧化物。
10.根据权利要求8所述的方法，其进一步包括在形成所述漏极触点之前将漏极植入到每一半导体立柱的顶部部分中。
11.根据权利要求1所述的方法，其进一步包括经由所述自对准开口将漏极直接植入到每一半导体立柱的远端部分中。
12.一种形成垂直存储器单元阵列的方法，其包括：
形成多个柱，其中每一柱具有一半导体立柱及一牺牲帽，且其中将所述柱布置成间隔开一行间距的若干行及间隔开大于所述行间距的列间距的若干列；
在所述半导体立柱的近端区域处形成源极区域；
形成环绕所述半导体立柱的中间区段的栅极线；
在不形成对应于所述牺牲帽的图案的掩模的情况下选择性地移除所述牺牲帽包括蚀除所述牺牲帽，借此在所述半导体立柱中的每一者的远端部分上方形成自对准开口；及
在所述自对准开口中形成电连接到对应半导体立柱的漏极触点。
13.根据权利要求12所述的方法，其中形成所述柱包括：制作具有阵列沟槽及在所述阵列沟槽中的氧化物的浅沟槽隔离结构及横向于所述阵列沟槽在半导体材料中蚀刻列沟槽。
14.根据权利要求13所述的方法，其中形成所述栅极线包括将具有一厚度的金属沉积到所述阵列沟槽及所述列沟槽中，使得所述金属填充所述阵列沟槽但不填充所述列沟槽，并将所述金属间隔件蚀刻到与所述牺牲帽间隔开的水平。
15.根据权利要求14所述的方法，其中所述阵列沟槽具有小于所述金属的所述厚度的两倍的第一宽度且所述列沟槽具有大于所述第一宽度的第二宽度。
16.根据权利要求12所述的方法，其中选择性地移除所述牺牲帽包括对第一牺牲材料进行平面化且接着蚀刻第二牺牲材料。
17.根据权利要求12所述的方法，其中所述牺牲帽包括第一牺牲材料及第二牺牲材料，其中所述第一及第二牺牲材料可相对于彼此选择性移除。
18.根据权利要求14所述的方法，其进一步包括：对所述金属进行间隔件蚀刻、在金属栅极结构及所述柱上方形成电介质间隔件材料、对所述电介质间隔件材料进行间隔件蚀刻、用氧化物填充所述列沟槽、移除所述氧化物的一部分以暴露所述牺牲帽结构的若干部分，且其中选择性地移除所述牺牲帽包括相对于所述氧化物选择性地蚀刻所述牺牲帽。
19.根据权利要求12所述的方法，其进一步包括在形成所述漏极触点之前将漏极植入到每一半导体立柱的顶部部分中。
20.根据权利要求19所述的方法，其中在选择性地移除所述牺牲帽之前将所述漏极角度植入到所述半导体立柱的所述远端部分中。
21.根据权利要求19所述的方法，其中经由所述自对准开口植入所述漏极且将所述漏极植入到所述半导体立柱中。
22.一种存储器装置，包括：
多个柱，其布置成若干行及若干列的阵列，其中个别柱具有半导体立柱，所述半导体立柱具有近端区域、远端区域及在所述近端与远端区域之间的中间区段；
若干源极区域，其在所述柱之间接近所述半导体立柱的所述近端区域；
多个栅极线，其中个别栅极线沿对应柱列环绕半导体立柱的所述中间区段，其中所述柱行间隔开一行间距且所述柱列间隔开大于所述行间距的列间距，使得所述栅极线横跨行间隔但不横跨列间隔；
若干自对准开口，其在对应半导体立柱的所述远端区域上方；
若干漏极，其植入于所述半导体立柱的所述远端区域中；以及
若干漏极触点，其在所述自对准开口中，所述漏极触点电连接到所述半导体立柱的所述远端区域处的对应漏极。
23.根据权利要求22所述的存储器装置，其中所述栅极线由具有一厚度的金属形成，所述行间隔小于所述金属的所述厚度的两倍，且所述列间隔大于所述金属的所述厚度的两倍。
24.根据权利要求22所述的存储器装置，还包括牺牲帽结构，所述牺牲帽结构包括第一牺牲材料及第二牺牲材料，其中所述第一牺牲材料及第二牺牲材料可相对于彼此选择性移除。
25.根据权利要求22所述的存储器装置，其中所述柱由块体半导体材料的衬底形成。
26.根据权利要求25所述的存储器装置，还包括在衬底中沉积的浅沟槽隔离结构，其中所述浅沟槽隔离结构包括多个阵列沟槽和一个或多个横向于所述阵列沟槽的外围沟槽。
27.根据权利要求26所述的存储器装置，其中将电介质材料置于所述阵列沟槽与所述外围沟槽中，并且其中用氧化物填充所述阵列沟槽与外围沟槽。
28.根据权利要求26所述的存储器装置，其中所述阵列沟槽定义所述柱的所述行之间的间距。
29.根据权利要求26所述的存储器装置，其中所述阵列沟槽具有第一宽度且所述外围沟槽具有比具有第一宽度宽的第二宽度。
30.根据权利要求26所述的存储器装置，其中所述栅极线包括沉积到所述阵列沟槽与所述外围沟槽中的金属，其中所述金属完全环绕所述立柱中的每一者的至少一中间区段，并且其中沉积到所述列沟槽的所述金属并不横跨所述列沟槽的整个宽度。
31.一种存储器装置，包括：
半导体衬底；
浅沟槽隔离结构，其形成在半导体衬底中，其中所述浅沟槽隔离结构包括多个阵列沟槽和一个或多个横向于所述阵列沟槽的外围沟槽；
多个柱，其布置成所述半导体衬底中的若干行及若干列的阵列，其中每一个别柱具有半导体立柱，所述半导体立柱具有近端区域、远端区域及在所述近端与远端区域之间的中间区段，其中所述阵列沟槽定义所述柱的所述行之间的行间距，并且其中所述柱的列由大于所述行间距的列间距间隔开；
多个源极区域，其在与所述半导体立柱的所述近端区域接近的所述柱之间形成；
多个栅极线，其中个别栅极线沿对应柱列环绕半导体立柱的所述中间区段，且所述栅极线横跨行间隔但不横跨所述列间隔。
32.根据权利要求31所述的存储器装置，还包括：
多个自对准开口，其中个别自对准开口在对应半导体立柱的所述远端区域上方形成；以及
多个漏极触点，其中个别漏极触点布置在所述自对准开口中，并且其中个别漏极触点电连接到植入所述半导体立柱的所述远端区域中的对应漏极。
33.根据权利要求31所述的存储器装置，其中所述栅极线由具有一厚度的金属形成，其中所述行间距小于所述金属的所述厚度的两倍，且其中所述列间距大于所述金属的所述厚度的两倍。
34.根据权利要求31所述的存储器装置，还包括牺牲帽结构，所述牺牲帽结构包括第一牺牲材料和第二牺牲材料，其中所述第一牺牲材料和第二牺牲材料可相对于彼此选择性移除。
35.根据权利要求31所述的存储器装置，其中将电介质材料置于所述阵列沟槽与所述外围沟槽中，并且其中用氧化物填充所述阵列沟槽与所述外围沟槽。
CN201080060806.XA 2009-12-10 2010-12-08 交叉点二极管阵列及制造交叉点二极管阵列的方法 Active CN102714185B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/635,005 US8148222B2 (en) 2009-12-10 2009-12-10 Cross-point diode arrays and methods of manufacturing cross-point diode arrays
US12/635,005 2009-12-10
PCT/US2010/059362 WO2011071966A2 (en) 2009-12-10 2010-12-08 Cross-point diode arrays and methods of manufacturing cross-point diode arrays

Publications (2)

Publication Number Publication Date
CN102714185A CN102714185A (zh) 2012-10-03
CN102714185B true CN102714185B (zh) 2015-04-01

Family

ID=44141953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080060806.XA Active CN102714185B (zh) 2009-12-10 2010-12-08 交叉点二极管阵列及制造交叉点二极管阵列的方法

Country Status (6)

Country Link
US (4) US8148222B2 (zh)
KR (1) KR101414351B1 (zh)
CN (1) CN102714185B (zh)
SG (1) SG181552A1 (zh)
TW (2) TWI456698B (zh)
WO (1) WO2011071966A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148222B2 (en) 2009-12-10 2012-04-03 Micron Technology, Inc. Cross-point diode arrays and methods of manufacturing cross-point diode arrays
US8686492B2 (en) * 2010-03-11 2014-04-01 Spansion Llc Non-volatile FINFET memory device and manufacturing method thereof
KR102008317B1 (ko) * 2012-03-07 2019-08-07 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
US9627611B2 (en) 2012-11-21 2017-04-18 Micron Technology, Inc. Methods for forming narrow vertical pillars and integrated circuit devices having the same
KR20150020847A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법
US9082966B2 (en) * 2013-09-26 2015-07-14 Micron Technology, Inc. Methods of forming semiconductor devices and structures with improved planarization, uniformity
US10361270B2 (en) * 2013-11-20 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire MOSFET with different silicides on source and drain
US9673054B2 (en) * 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US9780208B1 (en) * 2016-07-18 2017-10-03 Globalfoundries Inc. Method and structure of forming self-aligned RMG gate for VFET
JP2020501344A (ja) * 2016-11-08 2020-01-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング用途のためのボトムアップ柱状体の形状制御
KR102333036B1 (ko) 2017-08-31 2021-12-02 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
KR102396806B1 (ko) 2017-08-31 2022-05-12 마이크론 테크놀로지, 인크 반도체 장치, 하이브리드 트랜지스터 및 관련 방법
US10658243B2 (en) 2018-06-07 2020-05-19 Globalfoundries Inc. Method for forming replacement metal gate and related structures
US10707215B2 (en) * 2018-08-22 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor devices, and related semiconductor devices, memory devices, and electronic systems
US10943819B2 (en) * 2018-12-20 2021-03-09 Nanya Technology Corporation Semiconductor structure having a plurality of capped protrusions
CN109727983B (zh) * 2018-12-29 2020-10-09 上海华力微电子有限公司 Nor闪存及其制造方法
US11437273B2 (en) * 2019-03-01 2022-09-06 Micromaterials Llc Self-aligned contact and contact over active gate structures
US11652151B2 (en) * 2021-07-28 2023-05-16 Nanya Technology Corporation Semiconductor device structure with fine conductive contact and method for preparing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471304A (zh) * 2007-12-24 2009-07-01 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4515455A (en) * 1983-04-04 1985-05-07 Northmore James E Camera movement synchronizing apparatus
US5629546A (en) 1995-06-21 1997-05-13 Micron Technology, Inc. Static memory cell and method of manufacturing a static memory cell
EP2323164B1 (en) 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
US6825058B2 (en) 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US6531371B2 (en) 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6724029B2 (en) 2002-02-21 2004-04-20 International Business Machines Corporation Twin-cell flash memory structure and method
JP2004039866A (ja) 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
TW589753B (en) 2003-06-03 2004-06-01 Winbond Electronics Corp Resistance random access memory and method for fabricating the same
US7041598B2 (en) 2003-06-25 2006-05-09 Hewlett-Packard Development Company, L.P. Directional ion etching process for patterning self-aligned via contacts
US7190616B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
KR100618875B1 (ko) * 2004-11-08 2006-09-04 삼성전자주식회사 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법
KR100576369B1 (ko) 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
KR100660881B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법
US7515455B2 (en) 2006-03-17 2009-04-07 Qimonda North America Corp. High density memory array for low power application
US7511984B2 (en) 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
US8148222B2 (en) 2009-12-10 2012-04-03 Micron Technology, Inc. Cross-point diode arrays and methods of manufacturing cross-point diode arrays

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471304A (zh) * 2007-12-24 2009-07-01 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件的制造方法

Also Published As

Publication number Publication date
US8362546B2 (en) 2013-01-29
US8659075B2 (en) 2014-02-25
US20110140195A1 (en) 2011-06-16
TW201131701A (en) 2011-09-16
US20120193703A1 (en) 2012-08-02
US8148222B2 (en) 2012-04-03
US20130134503A1 (en) 2013-05-30
TWI456698B (zh) 2014-10-11
US20140170822A1 (en) 2014-06-19
TW201442152A (zh) 2014-11-01
US9117928B2 (en) 2015-08-25
KR101414351B1 (ko) 2014-07-01
SG181552A1 (en) 2012-07-30
WO2011071966A3 (en) 2011-11-17
KR20120101115A (ko) 2012-09-12
WO2011071966A2 (en) 2011-06-16
CN102714185A (zh) 2012-10-03
TWI573228B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN102714185B (zh) 交叉点二极管阵列及制造交叉点二极管阵列的方法
US7804703B2 (en) Phase change memory device having Schottky diode and method of fabricating the same
US10505039B2 (en) Semiconductor device and method for forming the same
US10756105B2 (en) Memory arrays and methods used in forming a memory array
KR101069285B1 (ko) 상변화 기억 소자 및 그의 제조방법
US7897959B2 (en) Phase change memory device having a word line contact
JP4827074B2 (ja) 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法
CN115332253A (zh) 半导体结构及半导体结构的制备方法
CN108666312B (zh) 具有嵌入闪存存储器的动态随机存储器元件及其制作方法
KR20150022518A (ko) 수직채널트랜지스터를 포함하는 반도체장치 및 그 제조 방법
US9276001B2 (en) Semiconductor device and method for manufacturing the same
KR19990006541A (ko) 동적 이득 메모리 셀을 갖는 dram 셀 장치 및 그의 제조 방법
US7952138B2 (en) Memory circuit with field effect transistor and method for manufacturing a memory circuit with field effect transistor
US8580636B2 (en) Highly integrated phase change memory device having micro-sized diodes and method for manufacturing the same
KR20210154263A (ko) 메모리 어레이 및 메모리 어레이의 형성에서 사용되는 방법
US8860223B1 (en) Resistive random access memory
US20070032022A1 (en) Mask read only memory (ROM) and method of fabricating the same
KR101155093B1 (ko) 반도체 메모리 장치
CN117316974A (zh) 半导体结构及其制作方法、存储器
KR20100052313A (ko) 상변환 기억 소자의 제조방법
US20080151592A1 (en) Semiconductor device and method of fabricating a semiconductor device
KR20120080354A (ko) 상변화 메모리 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant