CN109727983B - Nor闪存及其制造方法 - Google Patents

Abstract

本发明公开了一种NOR闪存，NOR闪存的存储区的闪存单元阵列中，各所述有源区呈条形结构并平行排列；同一行的各闪存单元的多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；多晶硅浮栅位于和多晶硅行垂直相交的有源区的顶部并通过第一栅氧化层隔离；漏区由延伸到有源区侧面的自对准共形注入区组成，自对准共形注入区的位置由自对准回刻的场氧定义，场氧的自对准回刻区域由栅极结构刻蚀后通过栅极结构和有源区自对准定义形成，源区中也叠加有自对准共形注入区。本发明还公开了一种NOR闪存的制造方法。本发明能在不对栅极结构进行改动的条件下提高编程效率，同时还能减少漏电，提高器件的性能。

Description

NOR闪存及其制造方法

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种或非(NOR)闪存(Flash)，本发明还涉及一种NOR闪存的制造方法。

背景技术

闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前闪存单元主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也促使闪存单元用高节点的技术进行生产。

现有闪存单元通常采用热电子注入实现编程，热电子注入是通过在栅极加高压使沟道导通，在漏极加高压从而在漏区结中形成热电子，热电子的能量较高会穿过栅介质层如栅氧化层进入到浮栅如多晶硅浮栅中。由于随沟道缩短，对应的漏电流逐渐增加，同时沟道的穿通电压也不能满足编程时的高电压要求。Eun Suk Cho等人(E.S.Cho,et al.,ESSDERC.,p289,2004.)提出的体约束鳍型结构闪存单元可以提供良好的缩减后维持漏端高电压的要求。后续他们(Eun Suk Cho.et al.,Eun Suk Cho,et al.,VLSI Tech,pp.208-209,2005.)又利用高介电质常数(HfO2)来提高其耦合率。以及利用不同晶面和掺杂来改善由于低耦合率引起的低编程速度和大范围漏端与栅极重叠引起的漏端互扰增加问题(EunSuk Cho.et al.,“Technology Breakthrough of Body-Tied FinFET for sub 50nm NORFlash Memory”2006Symposium on VLSI Technology Digest of Technical Papers)。但是由于高介电质的物理厚度较大，在提高闪存单元耦合率的同时，会增加相邻闪存单元之间的耦合，增加了闪存的串扰。而且鳍型结构的浮栅极面积较大，也会增加闪存单元之间的耦合。而不同晶面虽然可以改善提高其编程速度，但是仍然不能消除其闪存单元之间的互扰，这种问题会随继续缩减而变的更严重。虽然体约束鳍型结构存在一定问题，但其改善的编程效率可作为后续闪存结构继续缩减的备选结构。

发明内容

本发明要解决的技术问题是提供一种NOR闪存，能在不对栅极结构进行改动的条件下提高编程效率，同时还能减少漏电，提高器件的性能。为此，本发明还提供一种NOR闪存的制造方法。

为解决上述技术问题，本发明的NOR闪存的存储区包括由多个闪存单元排列形成的闪存单元阵列。

各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构。

在所述闪存单元阵列中，在半导体衬底表面形成有由场氧隔离出的有源区，各所述有源区呈条形结构并平行排列。

同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；所述多晶硅浮栅位于和所述多晶硅行垂直相交的所述有源区的顶部并通过所述第一栅氧化层隔离。

所述多晶硅行和所述有源区之外的所述场氧被自对准回刻且使自对准回刻区域的所述场氧的顶部表面低于所述自对准回刻区域外的所述有源区的顶部表面且使对应的所述有源区的侧面露出。

各所述闪存单元的漏区位于对应的所述多晶硅行的第二侧的所述有源区中。

各所述闪存单元的源区位于对应的所述多晶硅行的第一侧的所述有源区中，同一行的各所述源区之间的所述场氧在所述自对准回刻的基础上被第二次回刻完全去除并使对应的各所述有源区的侧面和各所述有源区之间的所述半导体衬底的表面露出。

在所述场氧被自对准回刻后暴露出来的所述有源区的表面和侧面形成有自对准共形注入区。

各所述闪存单元的所述漏区由形成于对应的所述有源区中的所述自对准共形注入区组成，能增加所述漏区的结面积，提高编程热电子数量和编程效率。

所述源区由形成于对应的所述有源区中的所述自对准共形注入区和对应的源连接区叠加而成，在同一行的各所述源区中，所述源连接区叠加在对应的所述自对准共形注入区中以及形成于所述自对准共形注入区底部的所述有源区的侧面以及所述有源区之间的所述半导体衬底的表面，所述源连接区使同一行的所述源区连接在一起并形成源区连线，所述源区中叠加对应的所述自对准共形注入区能降低所述源区连线的电阻，能提高擦出和读取电流。

进一步的改进是，在所述漏区之间的所述场氧顶部和所述源区之间的所述源连接区顶部的所述场氧去除区域中都填充有第一介质层。

进一步的改进是，在所述源区和所述漏区以及所述多晶硅控制栅的表面形成有金属硅化物；延伸到所述有源区侧面的所述漏区的结构能防止所述金属硅化物对所述漏区的掺杂产生消耗时形成的短路漏电结构。

进一步的改进是，同一列的各所述闪存单元的所述漏区通过顶部对应的接触孔连接到相同的位线。

进一步的改进是，同一行的所述源区连线通过对应的接触孔连接到对应的源线。

进一步的改进是，所述多晶硅行通过对应的接触孔连接到对应的字线。

进一步的改进是，所述场氧为浅沟槽场氧或局部场氧。

进一步的改进是，所述半导体衬底为硅衬底。

为解决上述技术问题，本发明提供的NOR闪存的制造方法包括如下步骤：

步骤一、提供半导体衬底，在所述半导体衬底中形成场氧并由所述场氧隔离出有源区。

步骤二、在NOR闪存的存储区中形成闪存单元的栅极结构，所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；在所述NOR闪存的存储区中包括由多个所述闪存单元排列形成的闪存单元阵列。

在所述闪存单元阵列中，各所述有源区呈条形结构并平行排列。

同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；所述多晶硅浮栅位于和所述多晶硅行垂直相交的所述有源区的顶部并通过所述第一栅氧化层隔离。

步骤三、以所述多晶硅行和所述有源区为自对准边界，对所述多晶硅行和所述有源区之外的所述场氧进行自对准回刻使自对准回刻区域的所述场氧的顶部表面低于所述自对准回刻区域外的所述有源区的顶部表面且使对应的所述有源区的侧面露出。

步骤四、各所述闪存单元的漏区位于对应的所述多晶硅行的第二侧的所述有源区中。

各所述闪存单元的源区位于对应的所述多晶硅行的第一侧的所述有源区中；采用光刻工艺将所述多晶硅行的第一侧的区域打开，进行第二次回刻将各行的所述源区之间的所述场氧完全去除并使对应的各所述有源区的侧面和各所述有源区之间的所述半导体衬底的表面露出。

步骤五、采用光刻工艺将所述多晶硅行的第一侧的区域打开，进行源连接区注入形成源连接区，在同一行的各所述源区中，所述源连接区形成于各所述源区对应的所述有源区的顶部表面和侧面以及所述有源区之间的所述半导体衬底的表面。

步骤六、进行自对准共形注入在所述场氧被自对准回刻后暴露出来的所述有源区的表面和侧面形成自对准共形注入区。

各所述闪存单元的所述漏区由形成于对应的所述有源区中的所述自对准共形注入区组成，能增加所述漏区的结面积，提高编程热电子数量和编程效率。

在所述源区对应的所述有源区中所述自对准共形注入区和对应的所述源连接区相叠加形成所述源区，所述源连接区使同一行的所述源区连接在一起并形成源区连线，所述源区中叠加对应的所述自对准共形注入区能降低所述源区连线的电阻，能提高擦出和读取电流。

进一步的改进是，之后，还包括步骤：

在所述漏区之间的所述场氧顶部和所述源区之间的所述源连接区顶部的所述场氧去除区域中填充第一介质层。

进一步的改进是，还包括步骤：

在所述源区和所述漏区以及所述多晶硅控制栅的表面形成金属硅化物；延伸到所述有源区侧面的所述漏区的结构能防止所述金属硅化物对所述漏区的掺杂产生消耗时形成的短路漏电结构。

进一步的改进是，还包括步骤:

形成层间膜，接触孔，正面金属层，对所述正面金属层图形化形成位线，源线和字线。

同一列的各所述闪存单元的所述漏区通过顶部对应的接触孔连接到相同的位线。

同一行的所述源区连线通过对应的接触孔连接到对应的源线。

所述多晶硅行通过对应的接触孔连接到对应的字线。

进一步的改进是，所述场氧为浅沟槽场氧，采用浅沟槽隔离工艺形成；或者所述场氧为局部场氧，采用局部场氧化工艺形成。

进一步的改进是，所述半导体衬底为硅衬底。

进一步的改进是，步骤六的所述自对准共形注入包括轻掺杂漏注入和重掺杂源漏注入，包括如下分步骤：

进行所述轻掺杂漏注入。

在所述栅极结构的侧面形成侧墙。

进行所述重掺杂源漏注入，所述自对准共形注入区由所述轻掺杂漏注入和所述重掺杂源漏注入的杂质叠加而成。

本发明对NOR闪存的闪存单元的漏区结构做了特别的设计，将漏区设置为由形成于对应的有源区的顶部表面并延伸到侧面的自对准共形注入区组成，和现有技术中漏区仅由有源区的顶部表面的注入区组成相比，本发明的漏区呈一立体结构，延伸到有源区的侧面的部分能增加漏区的结面积，从而能在闪存单元进行编程的过程中增加热电子数量，从而能提高编程效率。

另外，由于本发明的漏区还延伸到有源区的侧面中，这样在漏区的有源区表面形成金属硅化物如难熔金属硅化物之后，能防止金属硅化物消耗漏区的掺杂而产生的漏电问题；而现有技术中，金属硅化物容易在有源区的表面的两侧将漏区的掺杂消耗掉而和漏区底部的掺杂区接触，从而产生漏电，本发明能消除这种漏电。

另外，本发明中，自对准共形注入区也能同时形成在源区中，从而能使源区的侧面的掺杂浓度也得到增加，即和现有技术相比，自对准共形注入区在有源区的侧面的掺杂使本发明的源区的增体掺杂浓度增加，从而能降低源区以及整个源区连线的电阻，能提高擦除和读取电流，这样有利于擦除大电流的读取。

另外，本发明的自对准共形注入区的形成区域通过在栅极结构形成之后，采用栅极结构和有源区作为自对准条件进行场氧的自对准回刻即可得到，故本发明不需要增加额外光罩，工艺成本较低。

另外，本发明不会对栅极结构产生影响，也就本发明不是通过采用高介电常数的栅介质层来提高编程效率，能在现有的栅极结构的基础上进一步的提高编程效率。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有NOR闪存的存储区的版图结构；

图2A是现有NOR闪存的制造方法中栅极结构形成后沿图1中BB线的剖面图；

图2B是现有NOR闪存的制造方法中源漏注入时沿图1中DD线的剖面图；

图2C是现有NOR闪存的制造方法中源漏注入时沿图1中EE线的剖面图；

图3A是本发明实施例NOR闪存的制造方法中栅极结构形成后沿图1中BB线的剖面图；

图3B是本发明实施例NOR闪存的制造方法中栅极结构形成后沿图1中CC线的剖面图；

图3C是本发明实施例NOR闪存的制造方法中源漏注入时沿图1中DD线的剖面图；

图3D是本发明实施例NOR闪存的制造方法中源漏注入时沿图1中EE线的剖面图；

图4A是现有NOR闪存的制造方法中形成金属硅化物后漏区的结构示意图；

图4B是本发明实施例NOR闪存的制造方法中形成金属硅化物后漏区的结构示意图。

具体实施方式

现有NOR闪存的制造方法：

如图1所示，是现有NOR闪存的存储区的版图结构；图2A是现有NOR闪存的制造方法中栅极结构形成后沿图1中BB线的剖面图；图2B是现有NOR闪存的制造方法中源漏注入时沿图1中DD线的剖面图；图2C是现有NOR闪存的制造方法中源漏注入时沿图1中EE线的剖面图；现有NOR闪存的制造方法包括如下步骤：

步骤一、提供半导体衬底1，在所述半导体衬底1中形成场氧2并由所述场氧2隔离出有源区103。

现有方法中，所述半导体衬底1为硅衬底。

通常，所述场氧2为浅沟槽场氧，采用浅沟槽隔离工艺形成。也能为：所述场氧2为局部场氧，采用局部场氧化工艺形成。

步骤二、如图2A所示，在NOR闪存的存储区中形成闪存单元的栅极结构，所述闪存单元的栅极结构包括由第一栅氧化层3、多晶硅浮栅4、第二ONO层5和多晶硅控制栅6形成的叠加结构；在所述NOR闪存的存储区中包括由多个所述闪存单元排列形成的闪存单元阵列。

如图1所示，在所述闪存单元阵列中，各所述有源区103呈条形结构并平行排列。

同一行的各所述闪存单元的所述多晶硅控制栅6的多晶硅连接在一起并形成多晶硅行101；所述多晶硅浮栅4位于和所述多晶硅行101垂直相交的所述有源区103的顶部并通过所述第一栅氧化层3隔离。

步骤三、各所述闪存单元的漏区7a位于对应的所述多晶硅行101的第二侧的所述有源区103中，即图1中接触孔104的一侧的有源区中。

各所述闪存单元的源区8a位于对应的所述多晶硅行101的第一侧的所述有源区103中；采用光刻工艺将所述多晶硅行101的第一侧的区域打开，如图2C所示，进行回刻将各行的所述源区8a之间的所述场氧2完全去除并使对应的各所述有源区103的侧面和各所述有源区103之间的所述半导体衬底1的表面露出，所述回刻之后的区域请参考图2C中的标记201所示区域。

步骤四、如图2C所示，采用光刻工艺将所述多晶硅行101的第一侧的区域打开，进行源连接区9a注入形成源连接区9a，在同一行的各所述源区8a中，源连接区9a形成于各所述源区8a对应的所述有源区103的顶部表面和侧面以及所述有源区103之间的所述半导体衬底1的表面。

步骤五、如图2B所示，进行垂直的源漏注入形成对应的所述源区8a和所述漏区7a。

通常，所述源漏注入包括轻掺杂漏注入和重掺杂源漏注入，包括如下分步骤：

进行所述轻掺杂漏注入。

在所述栅极结构的侧面形成侧墙。

进行所述重掺杂源漏注入，所述自对准共形注入区由所述轻掺杂漏注入和所述重掺杂源漏注入的杂质叠加而成。

之后，还包括步骤：

在所述源区8a之间的所述源连接区9a顶部的所述场氧2去除区域中填充介质层。

在所述源区8a和所述漏区7a以及所述多晶硅控制栅6的表面形成金属硅化物203。如图4A所示，所述漏区7a由于仅形成于所述有源区的表面，所述金属硅化物203很容易在所述有源区的边缘处将所述漏区7a的掺杂消耗掉而使所述金属硅化物203和所述有源区即所述半导体衬底1短接，从而会形成漏电，如标记204所示。

形成层间膜，接触孔104，正面金属层，对所述正面金属层图形化形成位线，源线和字线。

同一列的各所述闪存单元的所述漏区7a通过顶部对应的接触孔104连接到相同的位线。

同一行的所述源区连线102通过对应的接触孔104连接到对应的源线。

所述多晶硅行101通过对应的接触孔104连接到对应的字线。

本发明实施例NOR闪存：

本发明实施例NOR闪存的存储区的也请参考图1所示，由于本发明实施例的闪存单元结构涉及到多个剖面，故请结合图3A-图3D对应的剖面结构图一起来理解本发明实施例的器件结构，本发明实施例NOR闪存的存储区包括由多个闪存单元排列形成的闪存单元阵列。

各所述闪存单元的栅极结构包括由第一栅氧化层3、多晶硅浮栅4、第二ONO层5和多晶硅控制栅6形成的叠加结构。所述第二ONO层5由氧化层5a、氮化层5b和氧化层5c叠加而成。

在所述闪存单元阵列中，在半导体衬底1表面形成有由场氧2隔离出的有源区103，各所述有源区103呈条形结构并平行排列。

本发明实施例中，所述半导体衬底1为硅衬底。

所述场氧2为浅沟槽场氧。在其他实施例中也能为：所述场氧2为局部场氧。

同一行的各所述闪存单元的所述多晶硅控制栅6的多晶硅连接在一起并形成多晶硅行101；如虚线框105所示，所述多晶硅浮栅4位于和所述多晶硅行101垂直相交的所述有源区103的顶部并通过所述第一栅氧化层3隔离。

所述多晶硅行101和所述有源区103之外的所述场氧2被自对准回刻且使自对准回刻区域的所述场氧2的顶部表面低于所述自对准回刻区域外的所述有源区103的顶部表面且使对应的所述有源区103的侧面露出，所述自对准回刻区域请参考图3B的标记202所示区域。

各所述闪存单元的漏区7位于对应的所述多晶硅行的第二侧的所述有源区103中，即图1中形成有接触孔104的一侧的有源区8中。

各所述闪存单元的源区8位于对应的所述多晶硅行的第一侧的所述有源区103中，同一行的各所述源区8之间的所述场氧2在所述自对准回刻的基础上被第二次回刻完全去除并使对应的各所述有源区103的侧面和各所述有源区103之间的所述半导体衬底1的表面露出，所述第二次回刻之后的区域请参考图3D中的标记201所示区域。

在所述场氧2被自对准回刻后暴露出来的所述有源区103的表面和侧面形成有自对准共形注入区；显然，本发明实施例中，通过对所述自对准回刻的控制能调节所述有源区103的侧面暴露出来的深度，从而能调节后续的自对准共形注入区延伸到所述有源区的侧面的深度。

各所述闪存单元的所述漏区7由形成于对应的所述有源区103中的所述自对准共形注入区组成，能增加所述漏区7的结面积，提高编程热电子数量和编程效率。

所述源区8由形成于对应的所述有源区103中的所述自对准共形注入区和对应的源连接区9叠加而成，在同一行的各所述源区8中，所述源连接区9叠加在对应的所述自对准共形注入区中以及形成于所述自对准共形注入区底部的所述有源区103的侧面以及所述有源区103之间的所述半导体衬底1的表面，所述源连接区9使同一行的所述源区8连接在一起并形成源区连线102，所述源区8中叠加对应的所述自对准共形注入区能降低所述源区连线102的电阻，能提高擦出和读取电流。

在所述漏区7之间的所述场氧2顶部和所述源区8之间的所述源连接区9顶部的所述场氧2去除区域中都填充有第一介质层；通常，能直接采用层间膜作为所述第一介质层。

在所述源区8和所述漏区7以及所述多晶硅控制栅6的表面形成有金属硅化物203，请参考图4B；延伸到所述有源区103侧面的所述漏区7的结构能防止所述金属硅化物203对所述漏区7的掺杂产生消耗时形成的短路漏电结构。由图4B的虚线圈205所示可知，由于所述漏区7延伸到所述有源区103即所述半导体衬底1的侧面，这样在形成所述金属硅化物203之后，所述金属硅化物203无法接触所述有源区103的侧面，从而能避免所述金属硅化物203将所述漏区7的掺杂消耗后直接接触所述所述有源区所产生的漏电。

同一列的各所述闪存单元的所述漏区7通过顶部对应的接触孔104连接到相同的位线。

同一行的所述源区连线102通过对应的接触孔104连接到对应的源线。

所述多晶硅行101通过对应的接触孔104连接到对应的字线。

本发明实施例对NOR闪存的闪存单元的漏区7结构做了特别的设计，将漏区7设置为由形成于对应的有源区103的顶部表面并延伸到侧面的自对准共形注入区组成，和现有技术中漏区7仅由有源区103的顶部表面的注入区组成相比，本发明实施例的漏区7呈一立体结构，延伸到有源区103的侧面的部分能增加漏区7的结面积，从而能在闪存单元进行编程的过程中增加热电子数量，从而能提高编程效率。

另外，由于本发明实施例的漏区7还延伸到有源区103的侧面中，这样在漏区7的有源区103表面形成金属硅化物203如难熔金属硅化物203之后，能防止金属硅化物203消耗漏区7的掺杂而产生的漏电问题；而现有技术中，金属硅化物203容易在有源区103的表面的两侧将漏区7的掺杂消耗掉而和漏区7底部的掺杂区接触，从而产生漏电，本发明能消除这种漏电。

另外，本发明实施例中，自对准共形注入区也能同时形成在源区8中，从而能使源区8的侧面的掺杂浓度也得到增加，即和现有技术相比，自对准共形注入区在有源区103的侧面的掺杂使本发明的源区8的增体掺杂浓度增加，从而能降低源区8以及整个源区连线102的电阻，能提高擦除和读取电流，这样有利于擦除大电流的读取。

另外，本发明实施例的自对准共形注入区的形成区域通过在栅极结构形成之后，采用栅极结构和有源区103作为自对准条件进行场氧2的自对准回刻即可得到，故本发明不需要增加额外光罩，工艺成本较低。

另外，本发明不会对栅极结构产生影响，也就本发明不是通过采用高介电常数的栅介质层来提高编程效率，能在现有的栅极结构的基础上进一步的提高编程效率。

本发明实施例NOR闪存的制造方法：

本发明实施例NOR闪存的制造方法包括如下步骤：

步骤一、提供半导体衬底1，在所述半导体衬底1中形成场氧2并由所述场氧2隔离出有源区103。

本发明实施例方法中，所述半导体衬底1为硅衬底。

所述场氧2为浅沟槽场氧，采用浅沟槽隔离工艺形成。在其他实施例方法中也能为：所述场氧2为局部场氧，采用局部场氧化工艺形成。

步骤二、如图3A所示，在NOR闪存的存储区中形成闪存单元的栅极结构，所述闪存单元的栅极结构包括由第一栅氧化层3、多晶硅浮栅4、第二ONO层5和多晶硅控制栅6形成的叠加结构；在所述NOR闪存的存储区中包括由多个所述闪存单元排列形成的闪存单元阵列。

如图1所示，在所述闪存单元阵列中，各所述有源区103呈条形结构并平行排列。

同一行的各所述闪存单元的所述多晶硅控制栅6的多晶硅连接在一起并形成多晶硅行101；所述多晶硅浮栅4位于和所述多晶硅行101垂直相交的所述有源区103的顶部并通过所述第一栅氧化层3隔离。

步骤三、如图3B所示，以所述多晶硅行101和所述有源区103为自对准边界，对所述多晶硅行101和所述有源区103之外的所述场氧2进行自对准回刻使自对准回刻区域的所述场氧2的顶部表面低于所述自对准回刻区域外的所述有源区103的顶部表面且使对应的所述有源区103的侧面露出。

步骤四、各所述闪存单元的漏区7位于对应的所述多晶硅行的第二侧的所述有源区103中。

各所述闪存单元的源区8位于对应的所述多晶硅行的第一侧的所述有源区103中；采用光刻工艺将所述多晶硅行的第一侧的区域打开，如图3D所示，进行第二次回刻将各行的所述源区8之间的所述场氧2完全去除并使对应的各所述有源区103的侧面和各所述有源区103之间的所述半导体衬底1的表面露出。

步骤五、如图3D所示，采用光刻工艺将所述多晶硅行的第一侧的区域打开，进行源连接区9注入形成源连接区9，在同一行的各所述源区8中，源连接区9形成于各所述源区8对应的所述有源区103的顶部表面和侧面以及所述有源区103之间的所述半导体衬底1的表面。

步骤六、如图3C所示，进行自对准共形注入在所述场氧2被自对准回刻后暴露出来的所述有源区103的表面和侧面形成自对准共形注入区。

各所述闪存单元的所述漏区7由形成于对应的所述有源区103中的所述自对准共形注入区组成，能增加所述漏区7的结面积，提高编程热电子数量和编程效率。

如图3D所示，在所述源区8对应的所述有源区103中所述自对准共形注入区和对应的所述源连接区9相叠加形成所述源区8，所述源连接区9使同一行的所述源区8连接在一起并形成源区连线102，所述源区8中叠加对应的所述自对准共形注入区能降低所述源区连线102的电阻，能提高擦出和读取电流。

步骤六的所述自对准共形注入包括轻掺杂漏注入和重掺杂源漏注入，包括如下分步骤：

进行所述轻掺杂漏注入。

在所述栅极结构的侧面形成侧墙。

进行所述重掺杂源漏注入，所述自对准共形注入区由所述轻掺杂漏注入和所述重掺杂源漏注入的杂质叠加而成。

之后，还包括步骤：

在所述漏区7之间的所述场氧2顶部和所述源区8之间的所述源连接区9顶部的所述场氧2去除区域中填充第一介质层。

在所述源区8和所述漏区7以及所述多晶硅控制栅6的表面形成金属硅化物203；延伸到所述有源区103侧面的所述漏区7的结构能防止所述金属硅化物203对所述漏区7的掺杂产生消耗时形成的短路漏电结构。

形成层间膜，接触孔104，正面金属层，对所述正面金属层图形化形成位线，源线和字线。

同一列的各所述闪存单元的所述漏区7通过顶部对应的接触孔104连接到相同的位线。

同一行的所述源区连线102通过对应的接触孔104连接到对应的源线。

所述多晶硅行101通过对应的接触孔104连接到对应的字线。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种NOR闪存，其特征在于：NOR闪存的存储区包括由多个闪存单元排列形成的闪存单元阵列；

各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；

在所述闪存单元阵列中，在半导体衬底表面形成有由场氧隔离出的有源区，各所述有源区呈条形结构并平行排列；

同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；所述多晶硅浮栅位于和所述多晶硅行垂直相交的所述有源区的顶部并通过所述第一栅氧化层隔离；

所述多晶硅行和所述有源区之外的所述场氧被自对准回刻且使自对准回刻区域的所述场氧的顶部表面低于所述自对准回刻区域外的所述有源区的顶部表面且使对应的所述有源区的侧面露出；

各所述闪存单元的漏区位于对应的所述多晶硅行的第二侧的所述有源区中；

各所述闪存单元的源区位于对应的所述多晶硅行的第一侧的所述有源区中，同一行的各所述源区之间的所述场氧在所述自对准回刻的基础上被第二次回刻完全去除并使对应的各所述有源区的侧面和各所述有源区之间的所述半导体衬底的表面露出；

在所述场氧被自对准回刻后暴露出来的所述有源区的表面和侧面形成有自对准共形注入区；

各所述闪存单元的所述漏区由形成于对应的所述有源区中的所述自对准共形注入区组成，能增加所述漏区的结面积，提高编程热电子数量和编程效率；

所述源区由形成于对应的所述有源区中的所述自对准共形注入区和对应的源连接区叠加而成，在同一行的各所述源区中，所述源连接区叠加在对应的所述自对准共形注入区中以及形成于所述自对准共形注入区底部的所述有源区的侧面以及所述有源区之间的所述半导体衬底的表面，所述源连接区使同一行的所述源区连接在一起并形成源区连线，所述源区中叠加对应的所述自对准共形注入区能降低所述源区连线的电阻，能提高擦出和读取电流。

2.如权利要求1所述的NOR闪存，其特征在于：在所述漏区之间的所述场氧顶部和所述源区之间的所述源连接区顶部的场氧去除区域中都填充有第一介质层。

3.如权利要求2所述的NOR闪存，其特征在于：在所述源区和所述漏区以及所述多晶硅控制栅的表面形成有金属硅化物；延伸到所述有源区侧面的所述漏区的结构能防止所述金属硅化物对所述漏区的掺杂产生消耗时形成的短路漏电结构。

4.如权利要求3所述的NOR闪存，其特征在于：同一列的各所述闪存单元的所述漏区通过顶部对应的接触孔连接到相同的位线。

5.如权利要求3所述的NOR闪存，其特征在于：同一行的所述源区连线通过对应的接触孔连接到对应的源线。

6.如权利要求3所述的NOR闪存，其特征在于：所述多晶硅行通过对应的接触孔连接到对应的字线。

7.如权利要求1所述的NOR闪存，其特征在于：所述场氧为浅沟槽场氧或局部场氧。

8.如权利要求1所述的NOR闪存，其特征在于：所述半导体衬底为硅衬底。

9.一种NOR闪存的制造方法，其特征在于，包括如下步骤：

步骤一、提供半导体衬底，在所述半导体衬底中形成场氧并由所述场氧隔离出有源区；

步骤二、在NOR闪存的存储区中形成闪存单元的栅极结构，所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；在所述NOR闪存的存储区中包括由多个所述闪存单元排列形成的闪存单元阵列；

在所述闪存单元阵列中，各所述有源区呈条形结构并平行排列；

同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；所述多晶硅浮栅位于和所述多晶硅行垂直相交的所述有源区的顶部并通过所述第一栅氧化层隔离；

步骤三、以所述多晶硅行和所述有源区为自对准边界，对所述多晶硅行和所述有源区之外的所述场氧进行自对准回刻使自对准回刻区域的所述场氧的顶部表面低于所述自对准回刻区域外的所述有源区的顶部表面且使对应的所述有源区的侧面露出；

步骤四、各所述闪存单元的漏区位于对应的所述多晶硅行的第二侧的所述有源区中；

各所述闪存单元的源区位于对应的所述多晶硅行的第一侧的所述有源区中；采用光刻工艺将所述多晶硅行的第一侧的区域打开，进行第二次回刻将各行的所述源区之间的所述场氧完全去除并使对应的各所述有源区的侧面和各所述有源区之间的所述半导体衬底的表面露出；

步骤五、采用光刻工艺将所述多晶硅行的第一侧的区域打开，进行源连接区注入形成源连接区，在同一行的各所述源区中，所述源连接区形成于各所述源区对应的所述有源区的顶部表面和侧面以及所述有源区之间的所述半导体衬底的表面；

步骤六、进行自对准共形注入在所述场氧被自对准回刻后暴露出来的所述有源区的表面和侧面形成自对准共形注入区；

各所述闪存单元的所述漏区由形成于对应的所述有源区中的所述自对准共形注入区组成，能增加所述漏区的结面积，提高编程热电子数量和编程效率；

在所述源区对应的所述有源区中所述自对准共形注入区和对应的所述源连接区相叠加形成所述源区，所述源连接区使同一行的所述源区连接在一起并形成源区连线，所述源区中叠加对应的所述自对准共形注入区能降低所述源区连线的电阻，能提高擦出和读取电流。

10.如权利要求9所述的NOR闪存的制造方法，其特征在于：之后，还包括步骤：

在所述漏区之间的所述场氧顶部和所述源区之间的所述源连接区顶部的场氧去除区域中填充第一介质层。

11.如权利要求10所述的NOR闪存的制造方法，其特征在于：还包括步骤：

在所述源区和所述漏区以及所述多晶硅控制栅的表面形成金属硅化物；延伸到所述有源区侧面的所述漏区的结构能防止所述金属硅化物对所述漏区的掺杂产生消耗时形成的短路漏电结构。

12.如权利要求11所述的NOR闪存的制造方法，其特征在于：还包括步骤:

形成层间膜，接触孔，正面金属层，对所述正面金属层图形化形成位线，源线和字线；

同一列的各所述闪存单元的所述漏区通过顶部对应的接触孔连接到相同的位线；

同一行的所述源区连线通过对应的接触孔连接到对应的源线；

所述多晶硅行通过对应的接触孔连接到对应的字线。

13.如权利要求9所述的NOR闪存的制造方法，其特征在于：所述场氧为浅沟槽场氧，采用浅沟槽隔离工艺形成；或者所述场氧为局部场氧，采用局部场氧化工艺形成。

14.如权利要求9所述的NOR闪存的制造方法，其特征在于：所述半导体衬底为硅衬底。

15.如权利要求9所述的NOR闪存的制造方法，其特征在于：步骤六的所述自对准共形注入包括轻掺杂漏注入和重掺杂源漏注入，包括如下分步骤：

进行所述轻掺杂漏注入；

在所述栅极结构的侧面形成侧墙；

进行所述重掺杂源漏注入，所述自对准共形注入区由所述轻掺杂漏注入和所述重掺杂源漏注入的杂质叠加而成。

Images