TW201442152A - 交叉點二極體陣列及其製造方法 - Google Patents

交叉點二極體陣列及其製造方法 Download PDF

Info

Publication number
TW201442152A
TW201442152A TW103124154A TW103124154A TW201442152A TW 201442152 A TW201442152 A TW 201442152A TW 103124154 A TW103124154 A TW 103124154A TW 103124154 A TW103124154 A TW 103124154A TW 201442152 A TW201442152 A TW 201442152A
Authority
TW
Taiwan
Prior art keywords
trenches
semiconductor
columns
pillars
memory device
Prior art date
Application number
TW103124154A
Other languages
English (en)
Other versions
TWI573228B (zh
Inventor
John Zahurak
Sanh D Tang
Gurtej S Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201442152A publication Critical patent/TW201442152A/zh
Application granted granted Critical
Publication of TWI573228B publication Critical patent/TWI573228B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明揭示形成一記憶體單元陣列之方法及具有若干柱之記憶體單元。個別柱可具有由一塊體半導體材料形成之一半導體立柱及位於該半導體立柱上之一犧牲帽。源極區域可位於該等柱之行之間，且閘極線沿一柱行延伸並與對應源極區域間隔開。每一閘極線沿一柱行環繞該等半導體立柱之一部分。可選擇性地移除該犧牲帽結構以藉此形成曝露對應半導體立柱之一頂部部分之自對準開口。形成於該等自對準開口中之個別汲極觸點電連接至對應半導體立柱。

Description

交叉點二極體陣列及其製造方法
本技術係關於交叉點二極體陣列及記憶體裝置或其它類型之電子裝置中使用之其他類型之結構以及用於製造此等結構之方法。
微電子工業處於以持續降低之成本生產小封裝大小之高效能裝置之巨大壓力之下。智慧電話、可攜式電腦、數字相機、可攜式音樂及媒體播放器以及諸多其他電子產品需要具有較多容量之較快速記憶體裝置。如此，記憶體裝置製造商尤其尋求用於製作高效能裝置之可靠低成本製程。
記憶體裝置可具有大記憶體單元陣列，且減小個別記憶體單元之大小提供該等記憶體裝置之位元密度之一伴隨增加。交叉點記憶體單元位於字線與位元線之間的垂直重疊區域中。交叉點記憶體單元包含在曝露於一字線與一對應位元線之間的一電流時經歷一穩定且可偵測之改變之結構。由於交叉點記憶體單元係位於位元線與字線之間的重疊區域中，因此此等記憶體單元在理論上可形成為極小尺寸。
製造交叉點記憶體單元之一個擔憂問題係可難以使用微影製程來形成該等結構之最小特徵。舉例而言，難以圖案化晶圓以形成一交叉點記憶體單元之汲極結構，此乃因此等特徵係如此小以致無法使用現有微影製程可靠地形成該等特徵。亦難以光圖案化完全環繞高密度 交叉點記憶體陣列中之個別柱之閘極結構。此外，使用微影製程來形成非常小之特徵係非常昂貴的，此乃因此等製程需要昂貴設備及材料。交叉點記憶體陣列之額外擔憂問題包含反向洩漏電流、串聯電阻及對電流-電壓均勻性之準確控制，此對於多位階單元組態係重要的。因此，期望開發用於形成高度整合之電路且特定而言形成交叉點記憶體單元之經改良方法，及開發此等特徵之經改進電路。
200‧‧‧基板
210‧‧‧塊體半導體材料
220‧‧‧淺渠溝隔離(STI)結構
224‧‧‧周邊渠溝
226‧‧‧電介質襯裏
228‧‧‧氧化物
230‧‧‧犧牲結構
232‧‧‧第一犧牲材料
234‧‧‧第二犧牲材料
236‧‧‧電介質層
222‧‧‧陣列渠溝
240‧‧‧行渠溝
250‧‧‧柱
252‧‧‧半導體立柱
254‧‧‧帽結構
256a‧‧‧近端部分
256b‧‧‧中間區段
256c‧‧‧末稍端部分
260‧‧‧源極區域
257‧‧‧第一電介質襯裏
258‧‧‧第二電介質襯裏
262‧‧‧矽化物
248‧‧‧氧化物
265‧‧‧閘極電介質
270‧‧‧閘極材料
272‧‧‧閘極線
274‧‧‧電介質間隔件
278‧‧‧氧化物
280‧‧‧自對準開口
282‧‧‧汲極區域
284‧‧‧接觸柱塞
302‧‧‧中間結構
308‧‧‧氧化物
310‧‧‧自對準開口
311‧‧‧電介質間隔件
314‧‧‧電介質間隔件
圖1係根據本技術用於形成一記憶體單元陣列之一方法之一實施例之流程圖。
圖2A係根據本技術用於形成一記憶體單元陣列之一方法之一階段處之一基板之一實施例之一剖面圖且圖2B係其一俯視平面圖。
圖3A係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖且圖3B係其一俯視平面圖。
圖4A係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖且圖4B係其一俯視平面圖。
圖5A係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖且圖5B係其一俯視平面圖。
圖6A係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖且圖6B係其一俯視平面圖。
圖7A係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖且圖7B係其一俯視平面圖。
圖8A係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖且圖8B係其一俯視平面圖。
圖9A及圖9B係根據本技術用於形成一記憶體單元陣列之一方法 之另一階段處之一基板之一實施例之一剖面圖且圖9C係其一俯視平面圖。
圖10係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖11係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖12係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖13係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖14係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖15係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖16係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖17係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖18係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖19係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖20係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖21係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖22係根據本技術用於形成一記憶體單元陣列之一方法之另一階段處之一基板之一實施例之一剖面圖。
圖23係根據本技術用於形成垂直記憶體單元之一方法之另一實施例之一流程圖。
下文參考記憶體單元陣列及用於製造記憶體單元陣列之方法闡述新技術之數個實施例之具體細節。舉例而言，諸多實施例係針對在相變記憶體或其他類型之記憶體中使用之交叉點記憶體陣列。可在半導體晶圓上及/或中製造記憶體單元及其他半導體組件，該等半導體晶圓可包含其上及/或其中可製作微電子裝置、微機械裝置、資料儲存元件、光學器件、讀取/寫入組件及其他特徵之半導體基板。舉例而言，可在半導體晶圓上構造SRAM、DRAM(例如，DDR/SDRAM)、快閃記憶體(例如，NAND快閃記憶體)、相變記憶體(PCRAM)、處理器、成像器、發光二極體(LED)及其他類型之裝置。雖然下文相對於具有積體電路之半導體裝置闡述實施例中之諸多實施例，但製造於其他類型之基板上之其他類型之裝置可在新技術之範圍內。此外，新技術之數個其他實施例可具有不同於此部分中所闡述之彼等組態、組件或程序之組態、組件或程序。因此，熟習此項技術者將相應地理解，新技術可具有帶有額外元件之其他實施例，或者新技術可具有不具有下文參考圖1至圖24所展示及所闡述之特徵中之數者之其他實施例。
圖1係根據本技術用於形成一記憶體單元陣列之一方法100之一實施例之一流程圖。該方法可包含以一列及行陣列形成複數個柱(方塊110)。該等柱由一塊體半導體材料之一基板形成，且個別柱具有一犧牲帽結構。舉例而言，個別柱可具有由該塊體半導體材料形成之一半導體立柱且該犧牲帽結構可位於該等半導體立柱中之每一者上。該方法進一步包含在該等柱之行之間形成源極區域(方塊120)並形成導 電閘極線(方塊130)。個別閘極線沿一柱行延伸且與對應源極區域間隔開。每一閘極線沿一對應柱行完全環繞半導體立柱之一部分。方法100之此實施例進一步包含選擇性地移除該犧牲帽結構且藉此形成曝露對應半導體立柱之一頂部部分之自對準開口(方塊140)，並在該等自對準開口中形成電連接至對應半導體立柱之個別汲極觸點(方塊150)。
圖2A及圖2B分別係方法100之一階段處之一基板200(例如，一晶圓)之一實施例之剖面圖及俯視平面圖。在此階段處，基板200具有一塊體半導體材料210(圖2A)、複數個淺渠溝隔離(STI)結構220及一犧牲結構230(圖2A)。STI結構220可具有陣列渠溝222、周邊渠溝224、給陣列及周邊渠溝222及224加襯之一電介質襯裏226以及填充該陣列及周邊渠溝之氧化物228。陣列渠溝222界定形成個別記憶體單元或記憶體單位之柱列之間的間隔。
犧牲結構230可包含一第一犧牲材料232及一選用之第二犧牲材料234。可使用一適合溶劑或其他材料相對於第二犧牲材料234選擇性移除第一犧牲材料232，且第一犧牲材料232及第二犧牲材料234亦可提供用於機械移除製程之單獨終止特徵。舉例而言，第一犧牲材料232可係一聚合材料且第二犧牲材料234可係氮化物。犧牲結構230可藉由一電介質層236與塊體半導體材料210分離。在一個具體實施例中，電介質層236可係具有約50埃之一厚度之氧化矽層，第一犧牲材料232可係具有大約800埃之一厚度之一聚合材料，且第二犧牲材料234可係具有約400埃之一厚度之氮化物。
圖3A及圖3B分別係方法100之一後續階段處之基板200之一實施例之剖面圖及俯視平面圖，其中形成有行渠溝240。行渠溝240可相對於陣列渠溝222中之氧化物228係垂直的或成一斜角。可藉由使用微影或此項技術中習知之其他技術在犧牲結構230之頂部上光圖案化一光 阻劑或其他材料(圖中未展示)來形成行渠溝240。陣列渠溝222可具有一第一寬度W1(圖3B)，且行渠溝240具有大於陣列渠溝222之第一寬度W1之一第二寬度W2。藉由蝕刻穿過犧牲結構230且向半導體材料210中蝕刻至一所期望渠溝深度來形成行渠溝240。蝕刻製程可係一乾式蝕刻或此項技術中習知之其他方法。在一個實施例中，行渠溝240之目標渠溝深度約等於STI結構220之陣列渠溝222及周邊渠溝224之深度。
基板200具有一柱250陣列，該等柱提供用於形成個別記憶體單元之垂直通道。陣列渠溝222中之氧化物228支撐柱250。參考圖3A，個別柱250可包含塊體半導體材料210之一半導體立柱252以及由第一犧牲材料232及第二犧牲材料234之剩餘部分形成之一犧牲帽254。個別半導體立柱252可各自包含相對於行渠溝240之底部處之塊體半導體材料210之基底之一近端部分256a、一中間區段256b及一末稍端部分256c。
柱250陣列可配置成複數個列(R1、R2等)及複數個行(C1、C2、C3、C4等)。柱250列彼此間隔開陣列渠溝222之第一寬度W1，且柱250行彼此間隔開行渠溝240之第二寬度W2。如下文中更詳細地闡述，基於一導電閘極材料之厚度選擇第一寬度W1及第二寬度W2以使得所得導電閘極線完全環繞柱250中之每一者之一部分。舉例而言，第一寬度W1可小於該導電閘極材料之厚度之200%，且行渠溝240之第二寬度W2可大於該導電閘極材料之厚度之200%。在更具體實施例中，第二寬度W2可比該導電閘極材料之厚度大約300%。
圖4A至6B圖解說明方法100之後續階段處之基板200之實施例。圖4A及圖4B分別係在沿柱250之側壁形成一第一電介質襯裏257及一第二電介質襯裏258之後的剖面圖及俯視平面圖。可藉由經由氧化生長氧化物來形成第一電介質襯裏257，且藉由生長或以其他方式沈積 一薄阻擋間隔件材料來形成第二電介質襯裏258。舉例而言，第一電介質襯裏257可係具有約20埃之一厚度之氧化物，且第二電介質襯裏258可係具有約50至100埃之一厚度之一沈積TEOS。然後，第一電介質襯裏257及第二電介質襯裏258經間隔件蝕刻以移除柱250之頂部上及行渠溝240之底部中的襯裏之部分。該方法可進一步包含一活化程序以使半導體材料重結晶。
在對第一襯裏257及第二襯裏258進行間隔件蝕刻之後，藉由在行渠溝240之底部處將所期望之植入物質植入至塊體半導體材料210中來形成源極區域260。舉例而言，源極區域260可係一N型物質。圖5A及圖5B分別係一後續階段處之基板200之剖面圖及俯視平面圖，其中藉由將所植入材料曝露於選擇性地形成一金屬矽化物之一源(例如Ni、Co或Ti)而在源極區域260處形成矽化物262。在矽化物製程期間，藉由第二電介質襯裏258及帽結構254之第二犧牲材料234來保護柱250之側壁。可藉助一濕式蝕刻或其他技術自矽化物262移除未反應之金屬，且可形成一薄氮化物襯裏來頂蓋矽化物262。
圖6A及圖6B分別係一稍後階段處之基板200之一實施例之剖面圖及俯視平面圖，其中用氧化物248填充行渠溝240且然後使用一化學機械平坦化製程或在犧牲帽254之第二犧牲材料234上終止之其他製程對其進行平坦化。填充行渠溝240之氧化物248可與填充STI結構220之陣列渠溝222之氧化物228相同。沈積於矽化物262上之薄氮化物帽保護矽化物262免受後續閘極氧化之影響。
圖7A至8B圖解說明方法100之額外階段之實施例。圖7A及圖7B分別係在移除第二犧牲材料234以及氧化物228及248之一部分之後的基板200之剖面圖及俯視平面圖。可相對於氧化物228及248在一單獨製程中選擇性地移除第二犧牲材料234，或者可在同一製程中移除第二犧牲材料234與氧化物228及248。因此，氧化物228及248相對於半 導體立柱252之末稍端部分256c而凹入。在一個實施例中，氧化物228及248之剩餘部分之厚度係約700埃。
圖8A及圖8B分別係圖解說明在另一階段處之基板200之剖面圖及俯視平面圖，其中自氧化物228及248移除更多材料且清洗柱250之側壁。氧化物228及248之剩餘部分在源極區域260與半導體立柱252之中間區段256b之間提供一電介質間隔件，其中將形成金屬閘極。在一個實施例中，氧化物228及248之剩餘部分之厚度係約200埃。半導體立柱252之經曝露側壁提供用於形成一閘極電介質265之一潔淨半導體表面。閘極電介質265可由習用SiO2、氮化物硬化之SiO2或其他適合材料形成。在立柱252之中間區段256b處的閘極電介質265之部分界定記憶體單元之閘極電介質。
圖9A至9C圖解說明方法100之一金屬化階段處之基板200之實施例。圖9A及圖9B係沿圖9C之線9A-9A及9B-9B截取之剖面圖。該方法進一步包含在柱250上方及向陣列渠溝222(圖9B)及行渠溝240(圖9A)之凹入部分中沈積一導電閘極材料270。閘極材料270具有一厚度T(圖9A)以使得陣列渠溝222之較小第一寬度W1致使閘極材料270壓緊在柱250列之間的氧化物228之部分上方之相交點271(圖9C)處。然而，閘極材料270之厚度T並非如此厚以致其橫跨行渠溝240之較大第二寬度W2。閘極材料270可係氮化鉭或其他適合材料。
圖10係圖解說明方法100之一階段處之基板200之實施例之一剖面圖，其中由閘極材料270形成閘極線272。藉由對閘極材料270(圖9A至9C)進行間隔件蝕刻直至閘極材料270之剩餘部分係在半導體立柱252之中間區段256b(圖5A)處或附近為止來形成閘極線272。該間隔件蝕刻可選擇性地終止於行通道240之底部處之氧化物248上。然而，由於閘極材料270曾完全填充柱250之間的陣列渠溝222，因此閘極材料270之一部分保持於柱250之間的陣列渠溝222之底部中。因此，每一 金屬閘極線272沿一柱250行完全環繞立柱252之對應中間區段256b。在形成閘極線272之後，一選用之步驟包含使用一角度植入將一n型植入物或其他物質植入至半導體立柱之末稍端部分256c中(例如，一n型輕摻雜汲極)。
圖11係方法100之另一階段處之基板200之實施例之一剖面圖。在此階段處，沿柱250之側壁在閘極線272上面形成電介質間隔件274。可藉由在基板上方沈積一電介質材料並對該電介質材料進行間隔件蝕刻以將其自水平或其他非垂直表面移除來形成電介質間隔件274。舉例而言，電介質間隔件274可係可相對於閘極電介質265及行通道240之底部中之氧化物248選擇性蝕刻之氮化物。
圖12係一後續階段處之基板200之實施例之一剖面圖，該後續階段包含將氧化物278沈積至陣列渠溝222及行渠溝240之開口部分中。可平坦化氧化物278以移除(a)氧化物278之一超載部分及(b)第一犧牲材料232之剩餘部分之頂部上的閘極電介質265之部分。因此，平坦化程序不藉助任何額外微影程序便曝露第一犧牲電介質層232之剩餘部分。如此，個別半導體立柱252上方的第一犧牲材料232之經曝露部分係「自對準的」，乃因不需要一單獨微影製程來形成對應於第一犧牲材料232之經曝露部分之一圖案。
圖13係圖解說明後續階段之實施例之一剖面圖，其中相對於氧化物278選擇性地蝕刻第一犧牲材料232之經曝露部分以在對應半導體立柱252之末稍端部分256c正上方形成自對準開口280。第一犧牲材料232由可相對於氧化物278及電介質間隔件274選擇性移除之一材料形成以使得自對準開口280可形成於半導體立柱252之末稍端部分256c正上方而不必使一遮罩之開口與立柱252對準(例如，在晶圓上經光圖案化以具有與立柱對準之開口之一遮罩)。可將一n型或其他物質植入至半導體立柱252之末稍端部分256c中以形成汲極區域282。因此，替代 較早在該方法中使用上文相對於圖10中所闡述之一有角植入製程形成汲極區域282或除此之外，亦可在製程之此階段處透過開口280直接植入植入物質來形成汲極區域282。
圖14係圖解說明方法100之一額外階段之實施例之一剖面圖，其中在開口280(圖13)中形成複數個汲極接觸柱塞284。可藉由將一金屬或其他適合導電材料沈積至開口280(圖13)中且然後使用一化學機械平坦化或其他製程自氧化物278之頂部移除該金屬之一超載部分來形成汲極接觸柱塞284。舉例而言，汲極接觸柱塞284可係鎢或其他適合金屬。因此，汲極接觸柱塞284係與半導體立柱252對準之無遮罩自對準特徵。此時，每一柱250之結構界定一記憶體單元，且記憶體單元陣列準備好單元整合至一PCRAM或其他類型之記憶體裝置中。
可使用方法100及所得基板200之數個實施例形成非常小之交叉點記憶體單元。一交叉點單元陣列之最小特徵中之某些特徵係閘極線及接觸柱塞，且當前微影製程可不能夠以最小大小有效地形成此等特徵。然而，上文展示並闡述之方法100之具體實施例使得能夠在不必使用微影形成閘極線或接觸柱塞之一圖案之情形下形成閘極線及接觸柱塞。此不僅消除可能由以微影方式圖案化非常小之特徵誘發之製程誤差，且亦減少昂貴微影設備之使用。因此，方法100及基板200之數個實施例提供一種用於製作交叉點記憶體單元之具成本效益之製程。
方法100及基板200之數個實施例亦提供一種可解決交叉點記憶體單元之其他擔憂問題之結構。舉例而言，由於閘極線272沿一柱250行環繞半導體立柱252之中間區段256b，因此預期會減輕反向洩漏電流、沿一柱250行之串聯電阻及電流-電壓控制之問題。
圖15至22圖解說明方法100之另一實施例之各階段。圖15係圖解說明緊接在上文相對於圖2A至9C所闡述之階段之後的一階段之一剖面圖。更具體而言，圖15圖解說明製程100之另一實施例之一階段， 其中已對閘極材料270進行間隔件蝕刻以選擇性地終止於閘極電介質265及氧化物248上。圖15中所圖解說明之製程與圖10中所圖解說明之製程之不同在於圖15中所展示之閘極材料270未被蝕刻至與其在圖10中相同之程度。因此，圖15中所圖解說明之階段形成用於形成環繞個別柱250之閘極線之一中間結構302。在數個實施例中，閘極線272完全環繞個別柱250。
圖16係圖解說明一稍後階段處之實施例之一剖面圖，其中將氧化物308沈積至行渠溝240之開口部分中。在此階段處，使用一化學機械平坦化程序或終止於第一犧牲材料232上之其他製程移除氧化物308之一經超載部分。因此，該移除程序與個別柱250對準地自第一犧牲材料232之剩餘部分之頂部表面移除閘極電介質265之部分。
圖17係圖解說明後續階段之一剖面圖，其中自柱250上方之區域移除第一犧牲材料232之剩餘部分以形成與對應柱250對準之自對準開口310。可選擇性地移除第一犧牲材料232以使得閘極電介質265之剩餘部分保持完好無損。圖18係展示一後續階段之一剖面圖，其中移除閘極電介質265之剩餘部分以曝露半導體立柱252之末稍端部分256c。此時，可將一所期望之植入物質植入至半導體立柱252之末稍端部分256中以形成汲極區域282。
圖19係圖解說明一後續階段之一剖面圖，該後續階段包含移除中間結構302之一部分以在對應半導體立柱252之中間區段256b處形成個別閘極線272。閘極線272經形成以使得其等與汲極區域282及源極區域260兩者間隔開。閘極線272亦沿一對應柱250行環繞半導體立柱252之中間區段256b，如上文相對於圖10所闡述。
圖20至圖22係圖解說明方法之此實施例之額外階段之剖面圖。圖20圖解說明其中在基板200中沈積或以其他方式形成一電介質間隔件311之一階段。電介質間隔件311可係氮化物，且電介質間隔件311 之厚度可經選擇以填充其中閘極金屬曾凹入以形成閘極線272之間隙。圖21圖解說明對電介質間隔件311進行間隔件蝕刻以曝露汲極區域282。更具體而言，可對電介質間隔件311進行間隔件蝕刻以在閘極線272上面且沿氧化物308之側壁形成電介質間隔件314。因此曝露汲極區域282。圖22圖解說明一後續階段處之基板200，其中在接觸汲極區域282上方之開口中形成接觸柱塞284。
圖23係根據本技術之另一實施例用於形成一垂直記憶體單元陣列之一方法400之一流程圖。在一個實施例中，方法400包含形成複數個柱(方塊410)，其中每一柱具有一半導體立柱及一犧牲帽。該等柱配置成間隔開一列間隔之若干列及間隔開大於該列間隔之一行間隔之若干行。方法400可進一步包含在該等半導體立柱之一近端區域處形成源極區域(方塊420)並形成在一對應柱行中完全環繞該等半導體立柱之一中間區段之導電閘極線(方塊430)。在形成該等閘極線之後，可在不形成對應於該等犧牲帽之一圖案之一光圖案之情形下選擇性地移除該等犧牲帽且藉此在該等半導體立柱中之每一者之一末稍端部分上方形成自對準開口(方塊440)。方法400亦可包含在該等自對準開口中形成電連接至對應半導體立柱之汲極觸點(方塊450)。
自前述內容將瞭解，在本文中已出於圖解說明目的闡述了本發明之具體實施例，但尚未詳細展示或闡述眾所習知之結構及功能以避免不必要地使對本發明之實施例之說明模糊。在上下文准許之情形下，單數或複數術語亦可分別包含複數或單數術語。此外，除非字「或」在參考一具有兩個或更多個項目之列表時明確地被限定於僅意指一排斥其他項目之單個項目，否則在此列表中使用「或」將被理解為包含(a)該列表中之任一單個項目，(b)該列表中之所有項目或(c)該列表中項目之任一組合。另外，術語「包括」在通篇中用於意指包含至少所述之特徵使得不排除任何大數目之相同特徵及/或額外類型之 特徵。因此，本發明不受除隨附申請專利範圍以外之限定。
200‧‧‧基板
210‧‧‧塊體半導體材料
220‧‧‧淺渠溝隔離(STI)結構
224‧‧‧周邊渠溝
226‧‧‧電介質襯裏
228‧‧‧氧化物
232‧‧‧第一犧牲材料
240‧‧‧行渠溝
248‧‧‧氧化物
250‧‧‧柱
252‧‧‧半導體立柱
258‧‧‧第二電介質襯裏
260‧‧‧源極區域
262‧‧‧矽化物
265‧‧‧閘極電介質
272‧‧‧閘極線
282‧‧‧汲極區域
284‧‧‧接觸柱塞
308‧‧‧氧化物
310‧‧‧自對準開口
314‧‧‧電介質間隔件

Claims (14)

  1. 一種記憶體裝置，其包含：複數個柱，其配置成複數個列及複數個行，其中個別柱包含一半導體立柱，該半導體立柱具有一近端區域、一末稍端區域及位於該近端區域與該末稍端區域之間的一中間區段；源極區域，其在接近該等半導體立柱之該等近端區域的該等柱之間；複數個閘極線，其中個別閘極線沿該等柱之一對應行環繞該等半導體立柱之該等中間區段，其中藉由一列間隔間隔開該等柱之該等列及藉由大於該列間隔之一行間隔間隔開該等柱之該等行，使得該等閘極線橫跨該列間隔但不橫跨該行間隔；多個自對準開口，其位於多個對應半導體立柱之該等末稍端區域上方；及多個汲極觸點，其在該等自對準開口中且電連接至在該等半導體立柱之該等末稍端區域處之對應汲極。
  2. 如請求項1之記憶體裝置，其中該等閘極線係由一具有一厚度之金屬形成，該列間隔小於該金屬之該厚度之兩倍，及該行間隔大於該金屬之該厚度之兩倍。
  3. 如請求項1之記憶體裝置，其進一步包含一犧牲帽結構，其包括一第一犧牲材料及一第二犧牲材料，其中該第一犧牲材料及該第二犧牲材料可相對於彼此選擇性移除。
  4. 如請求項1之記憶體裝置，其中該等柱係由一塊體半導體材料之一基板形成。
  5. 如請求項4之記憶體裝置，其進一步包括形成於該基板中之一淺渠溝隔離結構，其中該淺渠溝隔離結構包括複數個陣列溝渠及 橫切於該等陣列溝渠之一或多個周邊溝渠。
  6. 如請求項5之記憶體裝置，其中一電介質材料加襯該等陣列溝渠及該等周邊溝渠，且其中一氧化物填充該等陣列溝渠及該等周邊溝渠。
  7. 如請求項5之記憶體裝置，其中該等陣列溝渠界定在該等柱之該等列之間之該列間隔。
  8. 如請求項5之記憶體裝置，其中該等陣列溝渠具有一第一寬度及該等周邊溝渠具有大於該第一寬度之一第二寬度。
  9. 如請求項1之記憶體裝置，其中該等閘極線包含沈積至該等陣列溝渠及該等周邊溝渠中之金屬，其中該金屬完全地環繞該等立柱之每一者之至少一中間區段，及其中沈積至該等行溝渠中之該金屬沒有跨越該等周邊溝渠之整個寬度。
  10. 一種記憶體裝置，其包含：一半導體基板；一淺渠溝隔離結構，其形成於該半導體基板中，其中該淺渠溝隔離結構包括複數個陣列溝渠及橫切於該等陣列溝渠之一或多個周邊溝渠；複數個柱，其在該半導體基板中配置成複數個列及複數個行，其中個別柱包含一半導體立柱，該半導體立柱具有一近端區域、一末稍端區域及位於該近端區域與該末稍端區域之間的一中間區段，其中該等陣列溝渠界定在該等柱之該等列之間之一列間隔，及其中藉由大於該列間隔之一行間隔間隔開該等柱之該等行；複數個源極區域，其形成在接近該等半導體立柱之該等近端區域的該等柱之間；複數個閘極線，其中個別閘極線沿該等柱之一對應行環繞該 等半導體立柱之該等中間區段，及其中該等閘極線橫跨該列間隔但不橫跨該行間隔。
  11. 如請求項10之記憶體裝置，其進一步包含：複數個自對準開口，其中個別自對準開口係形成於一對應半導體立柱之該等末稍端區域上方；及複數個汲極觸點，其中個別汲極觸點係位於一對應自對準開口中，且其中個別汲極觸點係電連接至植入於該對應半導體立柱之該末稍端區域中之一對應汲極。
  12. 如請求項10之記憶體裝置，其中該等閘極線係由一具有一厚度之金屬形成，該列間隔小於該金屬之該厚度之兩倍，及該行間隔大於該金屬之該厚度之兩倍。
  13. 如請求項10之記憶體裝置，其進一步包含一犧牲帽結構，其包括一第一犧牲材料及一第二犧牲材料，其中該第一犧牲材料及該第二犧牲材料可相對於彼此選擇性移除。
  14. 如請求項11之記憶體裝置，其中一電介質材料加襯該等陣列溝渠及該等周邊溝渠，且其中一氧化物填充該等陣列溝渠及該等周邊溝渠。
TW103124154A 2009-12-10 2010-12-09 交叉點二極體陣列及其製造方法 TWI573228B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/635,005 US8148222B2 (en) 2009-12-10 2009-12-10 Cross-point diode arrays and methods of manufacturing cross-point diode arrays

Publications (2)

Publication Number Publication Date
TW201442152A true TW201442152A (zh) 2014-11-01
TWI573228B TWI573228B (zh) 2017-03-01

Family

ID=44141953

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099143103A TWI456698B (zh) 2009-12-10 2010-12-09 交叉點二極體陣列及其製造方法
TW103124154A TWI573228B (zh) 2009-12-10 2010-12-09 交叉點二極體陣列及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099143103A TWI456698B (zh) 2009-12-10 2010-12-09 交叉點二極體陣列及其製造方法

Country Status (6)

Country Link
US (4) US8148222B2 (zh)
KR (1) KR101414351B1 (zh)
CN (1) CN102714185B (zh)
SG (1) SG181552A1 (zh)
TW (2) TWI456698B (zh)
WO (1) WO2011071966A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148222B2 (en) 2009-12-10 2012-04-03 Micron Technology, Inc. Cross-point diode arrays and methods of manufacturing cross-point diode arrays
US8686492B2 (en) * 2010-03-11 2014-04-01 Spansion Llc Non-volatile FINFET memory device and manufacturing method thereof
KR102008317B1 (ko) * 2012-03-07 2019-08-07 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
US9627611B2 (en) 2012-11-21 2017-04-18 Micron Technology, Inc. Methods for forming narrow vertical pillars and integrated circuit devices having the same
KR20150020847A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법
US9082966B2 (en) * 2013-09-26 2015-07-14 Micron Technology, Inc. Methods of forming semiconductor devices and structures with improved planarization, uniformity
US10361270B2 (en) * 2013-11-20 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire MOSFET with different silicides on source and drain
US9673054B2 (en) * 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US9780208B1 (en) * 2016-07-18 2017-10-03 Globalfoundries Inc. Method and structure of forming self-aligned RMG gate for VFET
WO2018089351A1 (en) * 2016-11-08 2018-05-17 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications
EP3676877A4 (en) 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
US10943953B2 (en) 2017-08-31 2021-03-09 Micron Technology, Inc. Semiconductor devices, hybrid transistors, and related methods
US10658243B2 (en) 2018-06-07 2020-05-19 Globalfoundries Inc. Method for forming replacement metal gate and related structures
US10707215B2 (en) 2018-08-22 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor devices, and related semiconductor devices, memory devices, and electronic systems
US10943819B2 (en) * 2018-12-20 2021-03-09 Nanya Technology Corporation Semiconductor structure having a plurality of capped protrusions
CN109727983B (zh) * 2018-12-29 2020-10-09 上海华力微电子有限公司 Nor闪存及其制造方法
US11437273B2 (en) * 2019-03-01 2022-09-06 Micromaterials Llc Self-aligned contact and contact over active gate structures
US11652151B2 (en) * 2021-07-28 2023-05-16 Nanya Technology Corporation Semiconductor device structure with fine conductive contact and method for preparing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4515455A (en) * 1983-04-04 1985-05-07 Northmore James E Camera movement synchronizing apparatus
US5629546A (en) * 1995-06-21 1997-05-13 Micron Technology, Inc. Static memory cell and method of manufacturing a static memory cell
EP1312120A1 (en) * 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US6825058B2 (en) * 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6724029B2 (en) * 2002-02-21 2004-04-20 International Business Machines Corporation Twin-cell flash memory structure and method
JP2004039866A (ja) * 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
US6831854B2 (en) * 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
TW589753B (en) * 2003-06-03 2004-06-01 Winbond Electronics Corp Resistance random access memory and method for fabricating the same
US7041598B2 (en) * 2003-06-25 2006-05-09 Hewlett-Packard Development Company, L.P. Directional ion etching process for patterning self-aligned via contacts
US7190616B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
KR100618875B1 (ko) * 2004-11-08 2006-09-04 삼성전자주식회사 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
KR100660881B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법
US7515455B2 (en) 2006-03-17 2009-04-07 Qimonda North America Corp. High density memory array for low power application
US7511984B2 (en) * 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
US8487450B2 (en) * 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
KR100912965B1 (ko) * 2007-12-24 2009-08-20 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US8148222B2 (en) 2009-12-10 2012-04-03 Micron Technology, Inc. Cross-point diode arrays and methods of manufacturing cross-point diode arrays

Also Published As

Publication number Publication date
TW201131701A (en) 2011-09-16
WO2011071966A2 (en) 2011-06-16
US8148222B2 (en) 2012-04-03
KR20120101115A (ko) 2012-09-12
SG181552A1 (en) 2012-07-30
US9117928B2 (en) 2015-08-25
US20130134503A1 (en) 2013-05-30
US20140170822A1 (en) 2014-06-19
TWI573228B (zh) 2017-03-01
US20110140195A1 (en) 2011-06-16
CN102714185A (zh) 2012-10-03
CN102714185B (zh) 2015-04-01
KR101414351B1 (ko) 2014-07-01
US8362546B2 (en) 2013-01-29
US8659075B2 (en) 2014-02-25
WO2011071966A3 (en) 2011-11-17
US20120193703A1 (en) 2012-08-02
TWI456698B (zh) 2014-10-11

Similar Documents

Publication Publication Date Title
TWI573228B (zh) 交叉點二極體陣列及其製造方法
KR20210075197A (ko) 접합된 3차원 메모리 디바이스 및 캐리어 기판을 소스 층으로 대체함으로써 이를 제조하는 방법
US9230905B2 (en) Trench multilevel contact to a 3D memory array and method of making thereof
KR20210080571A (ko) 메모리 어레이 및 메모리 어레이를 형성하는데 사용되는 방법
KR20020020858A (ko) 반도체 메모리 장치 및 그 제조 방법
KR102392931B1 (ko) 플래시 메모리에서 소스 라인을 개방하기 위한 에칭 방법
CN111816673A (zh) 磁性随机存储器及其形成方法
JP2008047863A (ja) 不揮発性メモリのウェルピックアップ構造を製造する方法
US7368350B2 (en) Memory cell arrays and methods for producing memory cell arrays
US6777285B2 (en) Memory device and method for fabricating the same
US8580636B2 (en) Highly integrated phase change memory device having micro-sized diodes and method for manufacturing the same
CN111816671A (zh) 磁性随机存储器及其形成方法
US20240260268A1 (en) Three-dimensional memory device containing inverted staircase and method of making the same
US12009033B2 (en) ONON sidewall structure for memory device and method for making the same
KR100890400B1 (ko) 도전성 구조물 및 그 형성 방법, 이를 포함하는 비휘발성메모리 소자 및 그 제조 방법.
CN106960848A (zh) 分离栅快闪存储单元互连的制作方法
CN111816672A (zh) 磁性随机存储器及其形成方法
CN111816758A (zh) 磁性随机存储器及其形成方法
CN111816759A (zh) 磁性随机存储器及其形成方法
CN111816674A (zh) 磁性随机存储器及其形成方法