CN111816758A - 磁性随机存储器及其形成方法 - Google Patents

磁性随机存储器及其形成方法 Download PDF

Info

Publication number
CN111816758A
CN111816758A CN201910285050.1A CN201910285050A CN111816758A CN 111816758 A CN111816758 A CN 111816758A CN 201910285050 A CN201910285050 A CN 201910285050A CN 111816758 A CN111816758 A CN 111816758A
Authority
CN
China
Prior art keywords
magnetic
magnetic tunnel
sub
storage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910285050.1A
Other languages
English (en)
Inventor
平尔萱
朱一明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910285050.1A priority Critical patent/CN111816758A/zh
Publication of CN111816758A publication Critical patent/CN111816758A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁性随机存储器及其形成方法，所述磁性随机存储器包括：基底，所述基底表面形成有导电接触垫；位于所述基底表面的磁性存储层，所述磁性存储层包括位于基底表面堆叠的至少两层子存储层，所述磁性存储层内包括垂直贯穿各子存储层的多个与所述导电接触垫连接的磁性存储单元，所述多个磁性存储单元按照矩形阵列单元的阵列形式排布，所述磁性存储单元包括磁性隧道结，每一子存储层内包括至少一个磁性隧道结；所述基底内形成有多个存取晶体管，与所述磁性存储单元一一对应，所述存取晶体管的栅极环绕沟道区设置，所述存取晶体管的漏极连接至所述导电接触垫。上述磁性随机存储器具有较高的性能。

Description

磁性随机存储器及其形成方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种磁性随机存储器及其形成方法。
背景技术
磁性随机存储器(MARM)是基于硅基互补氧化物半导体(CMOS)与磁性隧道结(MTJ)技术的集成，是一种非易失性的存储器，它拥有静态随机存储器的高速读写能力，以及动态随机存储器的高集成度。
请参考图1，为现有磁性随机存储器的结构示意图。
所述磁性随机存储器包括一存取晶体管110和磁性隧道结120，所述磁性隧道结120包括固定层121、隧穿层122以及自由层123。所述存取晶体管110的漏极111连接至所述磁性隧道结120的固定层121，所述磁性隧道结120的自由层123连接至位线130；所述存取晶体管110的源极112连接至源线140。
在磁性随机存储器正常工作时，自由层123的磁化方向可以改变，而固定层121的磁化方向保持不变。磁性随机存储器的电阻与自由层123和固定层121的相对磁化方向有关。当自由层123的磁化方向相对于固定层121的磁化方向发生改变时，磁性随机存储器的电阻值相应改变，对应于不同的存储信息。
现有的工艺技术节点中，磁性随机存储器单位面积内的磁性隧道结密度较大，在刻蚀形成磁性隧道结的过程中，容易对磁性隧道结造成损伤，影响芯片良率。
发明内容
本发明所要解决的技术问题是避免在刻蚀形成磁性隧道结构的过程中，对磁性隧道结造成损伤。
未解决上述问题，本发明的技术方案提供一种磁性随机存储器，包括：基底，所述基底表面形成有导电接触垫；位于所述基底表面的磁性存储层，所述磁性存储层包括位于基底表面堆叠的至少两层子存储层，所述磁性存储层内包括垂直贯穿各子存储层且与所述导电接触垫连接的多个磁性存储单元，所述多个磁性存储单元按照矩形阵列单元的阵列形式排布，所述磁性存储单元包括磁性隧道结，每一子存储层内包括至少一个磁性隧道结；
所述基底内形成有多个存取晶体管，与所述磁性存储单元一一对应，所述存取晶体管的栅极环绕沟道区设置，所述存取晶体管的漏极连接至所述导电接触垫。
可选的，所述多个各存取晶体管与所述多个各磁性存储单元以相同的阵列形式排布。
可选的，所述多个磁性存储单元的磁性隧道结随机排布于各子存储层内或者相邻磁性存储单元的磁性隧道结分别位于不同的子存储层内。
可选的，各子存储层内的磁性隧道结以阵列形式排布。
可选的，同一行以及同一列的磁性存储单元的磁性隧道结自基底表面向上顺次位于各子存储层内。
可选的，各磁性存储单元还包括导电柱，所述导电柱位于所在磁性存储单元内的磁性隧道结上和/或下方的子存储层内，与所述磁性隧道结电连接。
可选的，所述基底包括衬底及覆盖所述衬底表面的介质层，所述存取晶体管形成于所述衬底表面，包括自衬底表面竖直向上排列的源极、沟道区、漏极以及环绕所述沟道区设置的栅极、位于所述栅极与所述沟道区之间的栅介质层。
可选的，所述存取晶体管包括鳍式场效应晶体管、平面型环绕栅晶体管以及竖直型环栅晶体管中的至少一种。
为解决上述问题，本发明的技术方案还提供一种磁性随机存储器的形成方法，包括：提供基底，所述基底表面形成有导电接触垫，所述基底内形成有多个存取晶体管，所述存取晶体管的栅极环绕沟道区设置，所述存取晶体管的漏极连接至所述导电接触垫；在所述基底上形成连接所述导电接触垫的磁性存储层，所述磁性存储层包括位于基底表面堆叠的至少两层子存储层，所述磁性存储层内包括以阵列形式排列的垂直贯穿各子存储层的多个磁性存储单元，所述多个磁性存储单元按照矩形阵列单元的阵列形式排布，与所述存取晶体管一一对应，所述磁性存储单元包括磁性隧道结，每一子存储层内包括至少一个磁性隧道结。
可选的，所述多个各存取晶体管与所述多个各磁性存储单元以相同的阵列形式排布。
可选的，所述多个磁性存储单元的磁性隧道结随机排布于各子存储层内或者相邻磁性存储单元的磁性隧道结分别位于不同的子存储层内。
可选的，各子存储层内的磁性隧道结以阵列形式排布。
可选的，同一行以及同一列的磁性存储单元的磁性隧道结自基底表面向上顺次位于各子存储层内。
可选的，各磁性存储单元还包括导电柱，所述导电柱位于所在磁性存储单元内的磁性隧道结上和/或下方的子存储层内，与所述磁性隧道结电连接。
可选的，自所述基底表面向上，逐层形成各子存储层。
可选的，各子存储层的形成方法包括：形成磁性隧道结结构层，在所述磁性隧道结结构层表面形成图形化掩膜层，以所述图形化掩膜层为掩膜刻蚀所述磁性隧道结结构层，形成磁性隧道结；形成填充于所述磁性隧道结之间的介质层；刻蚀所述介质层形成通孔；形成填充所述通孔的导电柱。
可选的，不同子存储层的形成过程中，分别采用具有不同图形的图形化掩膜层，各图形化掩膜层的图形位置无交叠。
可选的，所述基底包括衬底及覆盖所述衬底表面的介质层，所述存取晶体管形成于所述衬底表面，包括自衬底表面竖直向上排列的源极、沟道区、漏极以及环绕所述沟道区设置的栅极、位于所述栅极与所述沟道区之间的栅介质层。
可选的，所述存取晶体管包括鳍式场效应晶体管、平面型环绕栅晶体管以及竖直型环栅晶体管中的至少一种。
本发明的磁性随机存储器的形成方法中，形成具有至少两层子存储层的磁性存储单元阵列，相邻磁性存储单元的磁性隧道结分别位于不同的子存储层内，从而增大同一子存储层内的磁性隧道结之间的间距，在形成同一子存储层内的磁性隧道结时，可以增大工艺窗口，降低由于刻蚀离子反射对磁性隧道结侧壁造成的损伤，提高最终形成的存储器的性能，并且可以进一步提高单位存储密度。
进一步的，可以根据待形成的存储器的存储单元之间的间距，合理设置子存储层的层数，合理调整同一子存储层内，相邻磁性隧道结之间的最小间距，以最大程度降低刻蚀形成磁性隧道结的过程中，对磁性隧道结造成的损伤。
本发明的磁性随机存储器的磁性存储层内包括至少两层子存储层，每一子存储层内包括至少一个磁性隧道结，因此，对于同样的存储单元密度，位于同一层的磁性隧道结数量减小，有利于增大形成磁性隧道结的工艺窗口，从而提高形成的磁性隧道结的质量，提高存储器的性能。
本发明的磁性随机存储器内形成有栅极环绕沟道区的存取晶体管，由于栅极环绕沟道区设置，可以提高单位面积内的晶体管的沟道长度，可以大幅减小存取晶体管的尺寸，使得各个存储单元之间的最小间距能够被减小，从而提高存储器的存储密度。
附图说明
图1为现有磁性随机存储器的结构示意图；
图2至图3为本发明一具体实施方式的磁性随机存储器的形成过程的结构示意图；
图4至图13为本发明另一具体实施方式的磁性随机存储器的形成过程的结构示意图；
图14至图15为本发明另一具体实施方式的磁性随机存储器的结构示意图；
图16至图19为本发明另一具体实施方式的磁性随机存储器的结构示意图；
图20为本发明另一具体实施方式的磁性随机存储器的结构示意图；
图21为本发明另一具体实施方式的磁性随机存储器的结构示意图。
具体实施方式
下面结合附图对本发明提供的磁性随机存储器及其形成方法的具体实施方式做详细说明。
请参考图2至图3为本发明一具体实施方式中，磁性随机存储器的形成过程的结构示意图。
请参考图2，提供一衬底200，形成位于所述衬底200表面的第一金属层212和介质层211；在所述第一金属层212和介质层211沉积表面形成磁性隧道结结构层220。
请参考图3，通过曝光刻蚀工艺，对所述磁性隧道结结构层220(请参考图2)进行图形化，形成阵列排列的磁性隧道结柱体221。由于对存储器的存储密度有较高的要求，相邻磁性隧道结柱体221之间的距离较小，需要刻蚀的沟槽尺寸较小。采用等离子体刻蚀工艺对所述磁性隧道结结构层220进行刻蚀，刻蚀离子在轰击过程中，容易被反射至相邻的磁性隧道结柱体221侧壁上，容易对的磁性隧道结柱体221造成损伤，影响存储器性能以及芯片良率。
可以通过增大磁性隧道结柱体221之间的间距来减少刻蚀离子反射对于磁性隧道结柱体221的损伤，但是却会导致芯片的面积增大、存储器的集成度下降。
基于上述问题，本发明提出了一种新的磁性随机存储器及其形成方法，采用两步或两步以上沉积-刻蚀步骤，将磁性隧道结分布于多个子存储层内，在每次沉积-刻蚀步骤中，需要形成的磁性隧道结数目减少，从而可以增大相邻磁性隧道结之间的距离，增大刻蚀窗口，减少对磁性隧道结柱体的损伤，提高芯片良率和存储器性能，并且不会降低存储器的集成度。并且，在同样刻蚀间距的情况下，通过形成多层子存储层，能够增大存储器的存储密度。
所述磁性随机存储器的形成方法包括：提供基底，所述基底表面形成有导电接触垫；在所述基底上形成连接所述导电接触垫的磁性存储层，包括在垂直于基底表面方向堆叠的至少两层子存储层，所述磁性存储层内的磁性存储单元包括磁性隧道结，各子存储层包括至少一个磁性隧道结。以下结合附图，对新的磁性随机存储器及其形成方法进行详细说明。
请参考图4至图13，为本发明一具体方式的磁性随机存储器的形成过程的结构示意图。该具体实施方式中，采用两次沉积-刻蚀步骤形成磁性存储单元阵列。
请参考图4，请提供基底400，所述基底400表面形成有导电接触垫412和第一介质层411。
所述基底400为半导体衬底，可以为单晶硅衬底、单晶锗衬底、绝缘体上硅衬底或绝缘体上锗衬底等，所述基底400内还可以形成有掺杂区域、半导体器件等。可以根据存储器的具体设计和实际需求合理选择基底400的材料和结构，在此不作限定。
在一个具体实施方式中，所述基底400包括衬底和覆盖所述衬底表面的介质层，所述衬底表面形成有存取晶体管，所述介质层内形成有连接至所述存取晶体管的导电结构。所述存取晶体管可以采用任意晶体管结构，可以为埋栅结构晶体管、环栅场效应晶体管以及平面结构晶体管等各种类型的晶体管结构中的至少一种。所述多个各存取晶体管与所述多个各磁性存储单元以相同的阵列形式排布。
所述基底400表面形成有导电接触垫412，所述导电接触垫412用于连接后续待形成的磁性存储单元。所述导电接触垫412还与所述基底400内的导电结构连接，以连接至所述基底400内的存取晶体管的漏极。
所述第一介质层411作为导电接触垫412之间的隔离结构。所述第一介质层411和所述导电接触垫412的形成方法包括：在所述基底400表面沉积第一介质层411，刻蚀所述第一介质层411，在所述第一介质层411内形成通孔，再在所述通孔内填充导电材料并进行平坦化，形成所述导电接触垫412。
在另一具体实施方式中，所述第一介质层411和导电接触垫412的形成方法包括：在所述基底400表面沉积第一金属材料层之后，对所述第一金属材料层进行图形化，形成图形化的导电接触垫412；形成覆盖所述基底400以及所述导电接触垫412的第一介质材料层之后，对所述第一介质材料层进行平坦化，暴露所述导电接触垫412的表面，形成所述第一介质层411。
根据待形成的磁性随机存储器的存储单元的排列位置及密度，设置所述导电接触垫412的排列密度及位置。该具体实施方式中，相邻导电接触垫412之间的间距为待形成的存储器中相邻磁性存储单元之间的横向间距。
请参考图5，在所述第一介质层411和导电接触垫412表面形成第一磁性隧道结结构层500。
所述第一磁性隧道结结构层500包括自下向上堆叠的固定层、隧穿层以及自由层，图5中未具体示出。
请参考图6，在所述第一磁性隧道结结构层500表面形成第一图形化掩膜层600。所述第一图形化掩膜层600的材料可以为光刻胶、氧化硅等掩膜材料。所述第一图形化掩膜层600用于定义第一子存储层内的第一磁性隧道结的位置和尺寸。
请参考图7，以所述第一图形化掩膜层600为掩膜，刻蚀所述磁性隧道结结构层500(请参考图6)，形成位于部分导电接触垫412表面的第一磁性隧道结501。
该具体实施方式中，仅在部分导电接触垫412表面形成所述第一磁性隧道结501，因此相邻第一磁性隧道结501之间的间距可以大于最终待形成的磁性存储单元之间的最小间距，从而可以降低在刻蚀所述磁性隧道结结构层500的过程中，反射的刻蚀离子对第一磁性隧道结501的侧壁造成损伤的可能性，从而提高形成的第一磁性隧道结501的质量。
可以根据待形成存储器的磁性存储层的子存储层的层数，随机设置各自存储层内的磁性隧道结的数量，使得每一子存储层内形成至少一个磁性隧道结，从而使得各存储层内，至少部分相邻的磁性隧道结之间的间距大于存储单元之间的间距，在一定程度上能够降低形成磁性隧道结过程中，由于离子反射而受损的磁性隧道结的数量。
为了最大程度减少磁性隧道结受到损伤，可以使得相邻存储单元内的磁性隧道结均位于不同的子存储层内，使得每一子存储层内磁性隧道结之间的最小间距大于存储单元之间的最小间距。
在一个具体实施方式中，待形成的存储器的存储单元数量为A，采用n次沉积-刻蚀工艺形成磁性存储单元阵列，那么，每一次形成的磁性隧道结的数量可以为最接近A/n的整数。在其他具体实施方式中，也可以根据实际情况设置每次形成的磁性隧道结的数量，仅需要每次形成的子存储层内至少有两个磁性隧道结之间的间距大于待形成的存储器的存储单元之间的最小间距。
该具体实施方式中，形成的所述第一磁性隧道结501的数量为A/2，A为偶数。在其他具体实施方式中，若A为奇数，则两次形成的磁性隧道结的数量可以分别为
Figure BDA0002022992840000081
和
Figure BDA0002022992840000082
请参考图8，去除所述第一图形化掩膜层600(请参考图6)，在相邻第一磁性隧道结501之间填充第二介质层800。
所述第二介质层800的材料可以为氧化硅、氮氧化硅等绝缘介质材料。在所述第一介质层411和导电接触垫412表面沉积第二介质材料层之后，以所述第一磁性隧道结501为停止层，对所述第二介质材料层进行平坦化，形成所述第二介质层800。
请参考图9，刻蚀所述第二介质800，在相邻的第一磁性隧道结501位置之间的导电接触垫412表面形成通孔；在所述通孔内填充连接所述导电接触垫412的第一导电柱900。所述通孔暴露出其他导电接触垫412的表面。
请参考图10，形成覆盖所述第二介质层800、第一磁性隧道结501以及第一导电柱900的第二磁性隧道结结构层1000；在所述第二磁性隧道结结构层1000表面形成第二图形化掩膜层1001，所述第二图形化掩膜层1001用于定义位于第二子存储层内的第二磁性隧道结的位置和尺寸。
请参考图11，以所述第二图形化掩膜层1001(请参考图10)为掩膜，刻蚀所述第二磁性隧道结结构层1000(请参考图10)形成第二磁性隧道结1002；在第二磁性隧道结1002之间填充第三介质层1100。
该具体实施方式中，所述第二磁性隧道结1002的数量为A/2。
所述第二图形化掩膜层1001(请参考图10)和第一图形化掩膜层600(请参考图6)的图形位置无交叠，从而使得所述第一磁性隧道结501和第二磁性隧道结1002在垂直于基底400表面的方向上无交叠。
相邻的第二磁性隧道结1002之间的间距较大，因此在刻蚀第二磁性隧道结结构层1000形成所述第二磁性隧道结1002的过程中，能够减少刻蚀离子反射对第二磁性隧道结1002造成的损伤。
请参考图12，刻蚀所述第三介质层1100，形成暴露所述第一磁性隧道结501的通孔，在所述通孔内填充第二导电柱1200。
所述第二导电柱1200与下层的第一磁性隧道结501电连接。后续在所述第三介质层1100表面形成与各第二导电柱1200和第二磁性隧道结1001连接的位线。
所述第一磁性隧道结501所在的第一子存储层与所述第二磁性隧道结1001所在的第二层子存储层构成位于所述基底400表面的磁性存储层。所述磁性存储层内各磁性存储单元均包括一磁性隧道结和连接所述磁性隧道结顶部或底部的导电柱。
请参考图13，为本具体实施方式中，磁性存储层内各磁性存储单元的位置示意图。图12，为沿图13中割线AA’的剖面示意图。其中，图13中编号1和2所在的圆形分别代表具有第一磁性隧道结501和第二磁性隧道结1002的存储单元，所述第一磁性隧道结501和所述第二磁性隧道结1002分别位于不同的子存储层内。
该具体实施方式中，各个磁性存储单元按照矩形阵列单元的形式进行排列。每一行及每一列的磁性隧道结交替分布于第一子存储层和第二子存储层，使得每一子存储层内的磁性隧道结也按照阵列形式排列。
所述磁性存储层内，相邻磁性存储单元之间的间距为a(相邻存储单元中心轴之间的距离)。以第二子存储层为例，所述第二子存储层内相邻的第二磁性隧道结1002之间具有两种间距，分别为d1和d2，其中，d2＝2a，
Figure BDA0002022992840000091
均大于a。
因此，通过两次沉积-刻蚀步骤依次形成第一子存储层和第二子存储层，在每一次刻蚀形成磁性隧道结的过程中，可以提高位于同一子存储层内的至少部分相邻磁性隧道结之间的最小间距，从而可以降低由于刻蚀离子反射对磁性隧道结侧壁造成的损伤，提高最终形成的存储器的性能。
在其他具体实施方式中，也可以形成三个或四个以上的子存储层，进一步减小各子存储层内磁性隧道结的数量，从而增大各子存储层内的相邻磁性隧道结之间的最小间距。不同子存储层的形成过程中，分别采用具有不同图形的图形化掩膜层，各图形化掩膜层内用于定义磁性隧道结的图形位置无交叠。
可以随机设置位于各子存储层内的磁性隧道结的数量以及位置；也可以按照一定规律设置各子存储层内的磁性隧道结的数量以及位置，使得各子存储层内的磁性隧道结分布较为规律，各子存储层内的磁性隧道结密度较为均匀，使得存储器在工作过程中，由所述磁性隧道结产生的热量均匀分布于各子存储，避免局部温升过快的问题。各子存储层内的磁性隧道结按照阵列形式排布，可以使得同一磁性存储层内各处磁性隧道结的分布密度均匀，从而降低刻蚀形成磁性隧道结时的刻蚀负载效应，提高不同位置处形成的磁性隧道结的均一性。
在本发明的具体实施方式中，待形成的存储器的磁性存储层内，相邻磁性存储单元之间的最小间距为a；当相邻存储单元内的磁性隧道结分别位于不同的子存储层内时，能够最大程度减少对磁性隧道结的损伤。在形成各子存储层时，采用的图形化掩膜层的相邻图形之间的最小间距可以为
Figure BDA0002022992840000101
即形成的磁性隧道结之间的最小间距为
Figure BDA0002022992840000102
其中n为磁性存储层包括的子存储层的层数。
例如，当采用三次沉积-刻蚀步骤形成三层子存储层的情况下，位于同一层内的磁性隧道结之间的最小间距可以增大到
Figure BDA0002022992840000103
当采用四次沉积-刻蚀步骤形成四层子存储层的情况下，位于同一层内的磁性隧道结之间的最小间距可以增大到2a。
请参考图14和图15，为本发明另一具体实施方式中，采用三次沉积-刻蚀步骤形成的磁性随机存储器的存储单元示意图，图15为沿图14中割线BB’的剖面示意图。
同一行以及同一列的磁性存储单元的磁性隧道结自基底表面向上顺次位于各子存储层内。该具体实施方式中，基底1500上形成的磁性存储层中，包括三层子存储层。其中编号1、2和3所在的圆形分别表示具有第一磁性隧道结1501、第二磁性隧道结1502和第三磁性隧道结1503的存储单元，第一磁性隧道结1501、第二磁性隧道结1502以及第三磁性隧道结1503依次位于第一至第三子存储层内。
该具体实施方式中，存储器的各个存储单元按照菱形阵列单元的形式进行排列。每一行的存储单元内的磁性隧道结依次分布于第一子存储层、第二子存储层和第三子存储层，使得每一子存储层内的磁性隧道结也按照阵列形式排列，各子存储层内的磁性隧道结数量接近，分布均匀。
在所述磁性随机存储器的存储单元之间最小间距为a的情况下，采用三次沉积-刻蚀步骤，使得形成的磁性存储单元阵列具有三个子存储层。以第一子存储层为例，第一子存储层内，相邻的第一磁性隧道结1501之间具有三种不同的间距，分别为c1、c2和c3；当相邻存储单元之间的最小间距为a时，c1＝3a、
Figure BDA0002022992840000111
c3＝2a，最小间距为
Figure BDA0002022992840000112
大于磁性存储单元阵列内各磁性存储单元之间的最小间距a。
请参考图16、图17和图18，为本发明另一具体实施方式中，采用四次沉积-刻蚀步骤形成的磁性随机存储器的存储单元示意图，图17为沿图16中割线CC’的剖面示意图，图18为沿图16中割线DD’的剖面示意图，图18为沿图16中割线EE’的剖面示意图。
该具体实施方式中，在基底1700上形成的磁性存储层中包括四层子存储层，其中图16中编号1、2、3和4所在的圆形分别用于表示具有第一磁性隧道结1701、第二磁性隧道结1702、第三磁性隧道结1703以及第四磁性隧道结1704的存储单元，第一磁性隧道结1701、第二磁性隧道结1702、第三磁性隧道结1703以及第四磁性隧道结1704依次位于第一至第四子存储层内。
该具体实施方式中，所述各存储单元按照矩形阵列单元进行排列，每一行的存储单元内的磁性隧道结分别间隔分布于两个子存储层内，而相邻行的存储单元内的磁性隧道结分别位于不同的子存储层内。例如第一行的存储单元的磁性隧道结分别位于第三子存储层和第二子存储层内，而第二行的存储单元的磁性隧道结分别位于第一子存储层和第四子存储层内，每三行与第一行的存储单元的磁性隧道结的分布情况一致。当相邻存储单元之间的最小间距为a时，以第三层子存储层为例，相邻的第三磁性隧道结1703之间的最小间距e＝2a。
在其他具体实施方式中，也可以不限制存储单元的排列形式，可以按照一定规律阵列排列，也可以随机分布。同样，各子存储层内的磁性隧道层的排列位置也可以随机或按照阵列排列。
上述存储器的形成过程中，通过至少两次的沉积-刻蚀步骤，依次形成至少两层的存储单元子存储层，每一子存储层内均形成有存储单元的磁性隧道结。因此至少可以提高同一子存储层内部分相邻磁性隧道结之间的间距，使得在刻蚀磁性隧道结结构层时，降低刻蚀离子被反射而对磁性隧道结侧壁造成的损伤，增大工艺窗口，提高最终形成的存储器的性能。
并且，随着形成子存储层的数量增大，同一子存储层内的相邻磁性隧道结之间的最小间距增大。可以根据待形成的存储器的存储单元之间的最小间距，以及形成较高质量的磁性隧道结所需刻蚀最小间距，合理设置所述子陈列层的数量，在不改变存储器存储密度的前提下，最大限度的提高存储器的性能。
本发明的具体实施方式还提供采用上述方法形成的磁性随机存储器。
请参考图12和图13,为本发明一具体实施方式的磁性随机存储器的结构示意图。图12为沿图13中割线AA’的剖面示意图。
所述磁性随机存储器包括：基底400，所述基底400表面形成有导电接触垫412；位于所述基底400表面的磁性存储层，所述磁性存储层包括位于基底表面堆叠的至少两层子存储层，所述磁性存储层内包括垂直贯穿各子存储层的多个与所述导电接触垫连接的磁性存储单元，所述磁性存储单元包括磁性隧道结，每一子存储层内包括至少一个磁性隧道结。
所述磁性隧道结包括堆叠的固定层、隧穿层和自由层。
所述基底400内还形成有多个存取晶体管，与所述磁性存储单元一一对应连接，所述存取晶体管包括平面型晶体管、埋栅型晶体管以及环栅型晶体管中的至少一种。
该具体实施方式中，相邻导电接触垫412之间形成有第一介质层411。所述第一介质层411采用绝缘材料，作为导电接触垫412之间的隔离层。所述磁性存储层包括两层子存储层，第一子存储层内形成有第一磁性隧道结501、第二子存储层内形成有第二磁性隧道结1002，第一磁性隧道结501和第二磁性隧道结1002别属于不同的存储单元。
所述第一子存储层内还包括与所述导电接触垫412和第二磁性隧道结1002连接的第一导电柱900，所述第一导电柱900和第一磁性隧道结501之间形成有第二介质层800。
所述第二子存储层内还包括与所述第一磁性隧道结501连接的第二导电柱1200，所述第二导电柱1200和第二磁性隧道结1002之间形成有第三介质层1100。
图13中，编号1和2所在的圆形，分别代表第一磁性隧道结501和第二磁性隧道结1002所在的存储单元。该具体实施方式中，各个磁性存储单元按照矩形阵列单元的形式进行排列。每一行及每一列的磁性隧道结间隔分布于第一子存储层和第二子存储层，使得每一子存储层内的磁性隧道结也按照阵列形式排列。各子存储层内，相邻磁性隧道结之间具有两种间距，分别为d1和d2。当相邻存储单元之间的最小间距为a时，d1＝2a，
Figure BDA0002022992840000131
请参考图14和图15，为本发明另一具体实施方式的磁性随机存储器的结构示意图。图15为沿图14中割线BB’的剖面示意图。
该具体实施方式中，所述磁性随机存储器包括基底1500以及形成于所述基底1500上的磁性存储层，所述磁性存储层包括自基底1500表面向上的三层子存储层，最底层的第一子存储层内形成有第一磁性隧道结1501，位于所述第一子存储层表面的第二子存储层内形成有第二磁性隧道结1502，位于所述第二子存储层表面的第三子存储层内形成有第三磁性隧道结1503；所述第一磁性隧道结1501、第二磁性隧道结1502以及第三磁性隧道结1503分别位于不同的存储单元内。各子存储层的还形成有导电柱，所述导电柱连接上层或/下层子存储层内的磁性隧道结。同一子存储层内的导电柱和磁性隧道结之间通过介质层隔离。
该具体实施方式中，存储器的各个存储单元按照菱形阵列单元的形式进行排列。每一行的存储单元内的磁性隧道结依次分布于第一子存储层、第二子存储层和第三子存储层，使得每一子存储层内的磁性隧道结也按照阵列形式排列，各子存储层内的磁性隧道结数量接近，分布均匀。
图15中，编号1、2和3分别代表所述第一磁性隧道结1501、第二磁性隧道结1502以及第三磁性隧道结1503所在的存储单元。该具体实施方式中，每一子存储层内，相邻的磁性隧道结之间具有三种间距，分别为c1、c2以及c3。当相邻存储单元之间的最小间距为a时，c1＝3a、
Figure BDA0002022992840000141
c3＝2a，最小间距为
Figure BDA0002022992840000142
均大于存储单元阵列内存储单元之间的最小间距a。
请参考图16、图17和图19，为本发明另一具体实施方式中的磁性随机存储器的存储单元示意图，图17为沿图16中割线CC’的剖面示意图，图18为沿图16中割线DD’的剖面示意图，图19为沿图16中割线EE’的剖面示意图。
该具体实施方式中的磁性随机存储器的基底1700上形成的磁性存储层中包括四层子阵层，其中图16中编号1、2、3和4所在的圆形，分别代表第一磁性隧道结1701、第二磁性隧道结1702、第三磁性隧道结1703以及第四磁性隧道结1704所在的存储单元，所述第一磁性隧道结1701、第二磁性隧道结1702、第三磁性隧道结1703以及第四磁性隧道结1704依次位于第一至第四子存储层内。
该具体实施方式中，所述各存储单元按照矩形阵列单元进行排列，每一行的存储单元内的磁性隧道结分别间隔分布于两个子存储层内，而相邻行的存储单元内的磁性隧道结分别位于不同的子存储层内。例如第一行的存储单元的磁性隧道结分别位于第三子存储层和第二子存储层内，而第二行的存储单元的磁性隧道结分别位于第一子存储层和第四子存储层内，每三行与第一行的存储单元的磁性隧道结的分布情况一致。
当相邻存储单元之间的最小间距为a时，以第三层子存储层为例，相邻的第三磁性隧道结1703之间的最小间距e＝2a，大于相邻存储单元之间的最小间距。
在其他具体实施方式中的磁性随机存储器中，所述磁性存储单元阵列包括n层堆叠的子存储层，相邻磁性存储单元之间的间距为a，当相邻存储单元内的磁性隧道结分别位于不同的子存储层内时，同一子存储层内，相邻磁性隧道结之间的最小间距为
Figure BDA0002022992840000143
n≥2。
在本发明的其他具体实施方式中，可以根据待形成存储器的磁性存储层的子存储层的层数，随机设置各自存储层内的磁性隧道结的数量，使得每一子存储层内形成至少一个磁性隧道结，从而使得各存储层内，至少部分相邻的磁性隧道结之间的间距大于存储单元之间的间距，在一定程度上能够降低形成磁性隧道结过程中，由于离子反射而受损的磁性隧道结的数量。
为了最大程度减少磁性隧道结受到损伤，可以使得相邻存储单元内的磁性隧道结均位于不同的子存储层内，使得每一子存储层内磁性隧道结之间的最小间距均大于存储单元之间的最小间距。各子存储层内的磁性隧道结分布较为规律，各子存储层内的磁性隧道结密度较为均匀时，存储器在工作过程中，由所述磁性隧道结产生的热量均匀分布于各子存储，避免局部温升过快的问题。
在其他具体实施方式中，也可以不限制存储器的存储单元的排列形式，各个存储单元可以按照一定规律阵列排列，也可以随机分布。同样，各子存储层内的磁性隧道层的排列位置也可以随机或按照阵列排列。
与所有磁性隧道结均在同一层的磁性随机存储器相比，本发明的磁性随机存储器的磁性隧道结分布于至少两层子存储层内，同一子存储层内至少部分磁性隧道结之间的间距增大，能够有效提高形成磁性隧道结的工艺窗口，降低刻蚀离子被反射而对磁性隧道结侧壁造成的损伤，从而有利于提高形成的磁性隧道结的质量，提高所述磁性随机存储器的性能。
请参考图20，为本发明另一具体实施方式的存储器的结构示意图。
该具体实施方式中，所述存储器的基底2000内形成有环栅型晶体管，作为存取晶体管。
具体的，所述基底2000包括衬底2001以及形成于所述衬底2001上的存存取晶体管2002，以及位于各存取晶体管2002之间的隔离层2003。
所述存取晶体管2002为竖直型环栅晶体管(Vertial Gate All Around FET)，包括自衬底2001表面竖直向上排列的源极2004、沟道区2005以及漏极2006，环绕所述沟道区2005设置的栅极2007，以及位于所述栅极2007与所述沟道区2005之间的栅介质层2008。
所述基底2000还包括覆盖所述隔离层2003和存取晶体管2002的介质层2009，所述介质层2009内还形成有连接所述漏极2006的第一电接触部2010。
所述基底2000表面形成有导电接触垫2013，所述导电接触垫2013与所述第一电接触2010连接。所述导电接触垫2013形成于所述的一介质层2012内。
所述基底2000上方形成有存储层2020，所述存储层2020包括第一子存储层2021和第二子存储层2022，所述存储层2020包括垂直贯穿各子存储层的存储单元，所述磁性存储单元包括磁性隧道结2031、2032以及所述磁性隧道结上方和/或下方的导电柱2033。在其他具体实施方式中，所述存储层2020还可以包括三层以上的子存储层。
每个存储单元下方的基底2000内均形成有一存取晶体管2002，且各存储单元均与其下方的存取晶体管2002的漏极2006之间形成电连接。
所述存储层2020内的存储单元可以按照一定规律的阵列形式进行排列，例如可以按照菱形阵列单元形式分布或者按照矩形阵列单元形式分布。
该具体实施方式中，存储单元的磁性隧道结可以随机分布或按照阵列形成分布于所述第一子存储层2021和第二子存储层2022内。在一个具体实施方式中，第一子存储层2021内的磁性隧道结2031以矩形阵列单元形式分布；第二子存储层2022内的磁性隧道结2032以矩形阵列单元形式分布。
在其他具体实施方式中，所述第一子存储层2022内的磁性隧道结2031以菱形阵列单元形式分布；第二子存储层2021内的磁性隧道结2032以菱形阵列单元形式分布。
各子存储层内的磁性隧道结按照阵列形式排布，可以使得同一磁性存储层内各处磁性隧道结的分布密度均匀，从而降低刻蚀形成磁性隧道结时的刻蚀负载效应，提高不同位置处形成的磁性隧道结的均一性。
在其他具体实施方式中，所述第一子存储层2021内的磁性隧道结2031和第二子存储层2022内的磁性隧道结2032也可以随机分布。
该具体实施方式中，仅给出了所述存取晶体管2002的一种示例结构。在其他具体实施方式中，所述存取晶体管2002还可以具有环绕栅结构，例如所述存取晶体管2002还可以为鳍式场效应晶体管(FinFET)或者平面型环绕栅晶体管(Lateral Gate All AroundFET)。
所述鳍式场效应晶体管(FinFET)包括形成于衬底表面的凸起的鳍部，横跨所述鳍部的栅极，所述栅极围绕沟道区的顶部和侧壁；源极和漏极分别位于栅极两侧的鳍部内。
所述平面型环绕栅结构包括悬空于衬底表面的沟道区，位于衬底表面、分别连接沟道区两侧的源极和漏极，环绕所述沟道区的栅极。
在其他具体实施方式中，也可以采用其他结构的存取晶体管，例如埋栅型晶体管等，以缩小存储晶体管的尺寸。
该具体实施方式中，所述存储层2020表面还形成有第二介质层2024，所述第二介质层2024内形成有连接各存储单元的第三接触部2023；所述第二介质层2023表面形成有位线(Bit Line)2030，与所述第三接触部2023。
存储器的存储单元之间的间距不仅受到刻蚀形成磁性隧道结的工艺窗口限制，还受到存储单元下方的存取晶体管的尺寸限制。上述具体实施方式中，将存储器的各个存储单元的磁性隧道结分布于多个子存储层内，各子存储层单独形成，因此，在保证各存储单元内的磁性隧道结在竖直方向上无交叠的前提下，各子存储层内的磁性隧道结之间的间距可以按照最小工艺窗口的限制设置，从而可以提高最终形成的各个存储单元之间的最小间距，从而提高存储器的存储密度。
进一步的，基底内的存取晶体管采用环栅型晶体管，可以大幅减小环栅晶体管的尺寸，使得各个存储单元之间的最小间距能够被减小，从而提高存储器的存储密度。
在其他具体实施方式中，所述存储器的基底内还可以形成有埋栅型晶体管作为存取晶体管，所述存取晶体管的栅极位于所述基底内，所述存取晶体管的源极和漏极分别位于所述栅极两侧且底部高于所述栅极顶部。
请参考图21，为本发明另一具体实施方式的存储器的结构示意图。
具体的，所述基底2100包括衬底2101，所述衬底2101包括有源区以及包围有源区的隔离结构2102。在一个具体实施方式中，所述隔离结构2102可以为浅沟槽隔离结构。
所述存取晶体管形成于所述衬底2101的有源区内，所述存取晶体管包括埋设于所述衬底2101内的栅极2103，源极2105和漏极2106分别位于所述栅极2103两侧的衬底2101内，且底部高于所述栅极2103的顶部。所述栅极2103顶部形成有隔离层2107，与所述衬底2101表面齐平。所述栅极2103与所述衬底2101之间形成有栅介质层2104。
该具体实施方式中，每个有源区内形成有两个相邻的晶体管，即形成有两个埋于所述衬底2101内的栅极2104，相邻晶体管共用同一源极。具体的，所述源极2105位于相邻的两个栅极2104之间，漏极2106位于栅极2104外侧。
所述基底2100还包括覆盖所述衬底2101表面的第一介质层2108，所述导电接触垫2113形成于所述第一介质层2108内。所述第一介质层2108内还形成有连接所述漏极2106的第一电接触部2109，以及连接所述栅极2103的第二电接触部2110，所述第二电接触部2110用于连接源线(Source Line)。
所述基底2100表面的导电接触垫2113，与所述第一电接触部2109连接。所述基底2100上方形成有存储层2120，所述存储层2120包括第一子存储层2121和第二子存储层2122，所述存储层2120包括垂直贯穿各子存储层的存储单元，所述磁性存储单元包括磁性隧道结2131、2132以及所述磁性隧道结上方和/或下方的导电柱2133。在其他具体实施方式中，所述存储层2120还可以包括三层以上的子存储层。
在另一具体实施方式中，也可以在衬底2101的每个有源区内仅形成一个存取晶体管，包括埋入于有源区内的栅极，位于栅极两侧的源极和漏极，所述漏极与所述导电接触垫2113连接，以连接至所述磁性隧道结2131。
该具体实施方式中，所述存储层2120表面还形成有第二介质层2124，所述第二介质层2124内形成有连接各存储单元的第三接触部2123；所述第二介质层2123表面形成有位线(Bit Line)2130，与所述第三接触部2123连接。
所述基底内的存取晶体管采用埋栅型晶体管，可以大幅减小晶体管的尺寸，使得各个存储单元之间的最小间距能够被减小，从而提高存储器的存储密度。且相邻晶体管之间可以共用以源极，进一步缩小各存储单元之间的最小间距。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种磁性随机存储器，其特征在于，包括：
基底，所述基底表面形成有导电接触垫；
位于所述基底表面的磁性存储层，所述磁性存储层包括位于基底表面堆叠的至少两层子存储层，所述磁性存储层内包括垂直贯穿各子存储层且与所述导电接触垫连接的多个磁性存储单元，所述多个磁性存储单元按照矩形阵列单元的阵列形式排布，所述磁性存储单元包括磁性隧道结，每一子存储层内包括至少一个磁性隧道结；
所述基底内形成有多个存取晶体管，与所述磁性存储单元一一对应，所述存取晶体管的栅极环绕沟道区设置，所述存取晶体管的漏极连接至所述导电接触垫。
2.根据权利要求1所述的磁性随机存储器，其特征在于，所述多个各存取晶体管与所述多个各磁性存储单元以相同的阵列形式排布。
3.根据权利要求1所述的磁性随机存储器，其特征在于，所述多个磁性存储单元的磁性隧道结随机排布于各子存储层内或者相邻磁性存储单元的磁性隧道结分别位于不同的子存储层内。
4.根据权利要求1所述的磁性随机存储器，其特征在于，各子存储层内的磁性隧道结以阵列形式排布。
5.根据权利要求1所述的磁性随机存储器，其特征在于，同一行以及同一列的磁性存储单元的磁性隧道结自基底表面向上顺次位于各子存储层内。
6.根据权利要求1所述的磁性随机存储器，其特征在于，各磁性存储单元还包括导电柱，所述导电柱位于所在磁性存储单元内的磁性隧道结上和/或下方的子存储层内，与所述磁性隧道结电连接。
7.根据权利要求1所述的磁性随机存储器，其特征在于，所述基底包括衬底及覆盖所述衬底表面的介质层，所述存取晶体管形成于所述衬底表面，包括自衬底表面竖直向上排列的源极、沟道区、漏极以及环绕所述沟道区设置的栅极、位于所述栅极与所述沟道区之间的栅介质层。
8.根据权利要求1所述的磁性随机存储器，其特征在于，所述存取晶体管包括鳍式场效应晶体管、平面型环绕栅晶体管以及竖直型环栅晶体管中的至少一种。
9.一种磁性随机存储器的形成方法，其特征在于，包括：
提供基底，所述基底表面形成有导电接触垫，所述基底内形成有多个存取晶体管，所述存取晶体管的栅极环绕沟道区设置，所述存取晶体管的漏极连接至所述导电接触垫；
在所述基底上形成连接所述导电接触垫的磁性存储层，所述磁性存储层包括位于基底表面堆叠的至少两层子存储层，所述磁性存储层内包括以阵列形式排列的垂直贯穿各子存储层的多个磁性存储单元，所述多个磁性存储单元按照矩形阵列单元的阵列形式排布，与所述存取晶体管一一对应，所述磁性存储单元包括磁性隧道结，每一子存储层内包括至少一个磁性隧道结。
10.根据权利要求9所述的磁性随机存储器的形成方法，其特征在于，所述多个各存取晶体管与所述多个各磁性存储单元以相同的阵列形式排布。
11.根据权利要求9所述的磁性随机存储器的形成方法，其特征在于，所述多个磁性存储单元的磁性隧道结随机排布于各子存储层内或者相邻磁性存储单元的磁性隧道结分别位于不同的子存储层内。
12.根据权利要求9所述的磁性随机存储器的形成方法，其特征在于，各子存储层内的磁性隧道结以阵列形式排布。
13.根据权利要求9所述的磁性随机存储器的形成方法，其特征在于，同一行以及同一列的磁性存储单元的磁性隧道结自基底表面向上顺次位于各子存储层内。
14.根据权利要求9所述的磁性随机存储器的形成方法，其特征在于，各磁性存储单元还包括导电柱，所述导电柱位于所在磁性存储单元内的磁性隧道结上和/或下方的子存储层内，与所述磁性隧道结电连接。
15.根据权利要求9所述的磁性随机存储器的形成方法，其特征在于，自所述基底表面向上，逐层形成各子存储层。
16.根据权利要求15所述的磁性随机存储器的形成方法，其特征在于，各子存储层的形成方法包括：形成磁性隧道结结构层，在所述磁性隧道结结构层表面形成图形化掩膜层，以所述图形化掩膜层为掩膜刻蚀所述磁性隧道结结构层，形成磁性隧道结；形成填充于所述磁性隧道结之间的介质层；刻蚀所述介质层形成通孔；形成填充所述通孔的导电柱。
17.根据权利要求16所述的磁性随机存储器的形成方法，其特征在于，不同子存储层的形成过程中，分别采用具有不同图形的图形化掩膜层，各图形化掩膜层的图形位置无交叠。
18.根据权利要求9所述的磁性随机存储器的形成方法，其特征在于，所述基底包括衬底及覆盖所述衬底表面的介质层，所述存取晶体管形成于所述衬底表面，包括自衬底表面竖直向上排列的源极、沟道区、漏极以及环绕所述沟道区设置的栅极、位于所述栅极与所述沟道区之间的栅介质层。
19.根据权利要求9所述的磁性随机存储器的形成方法，其特征在于，所述存取晶体管包括鳍式场效应晶体管、平面型环绕栅晶体管以及竖直型环栅晶体管中的至少一种。
CN201910285050.1A 2019-04-10 2019-04-10 磁性随机存储器及其形成方法 Pending CN111816758A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910285050.1A CN111816758A (zh) 2019-04-10 2019-04-10 磁性随机存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910285050.1A CN111816758A (zh) 2019-04-10 2019-04-10 磁性随机存储器及其形成方法

Publications (1)

Publication Number Publication Date
CN111816758A true CN111816758A (zh) 2020-10-23

Family

ID=72844325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910285050.1A Pending CN111816758A (zh) 2019-04-10 2019-04-10 磁性随机存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN111816758A (zh)

Similar Documents

Publication Publication Date Title
US9184218B2 (en) Semiconductor memory device having three-dimensional cross point array
CN111403399B (zh) 一种三维存储器件及其制造方法
KR20110092514A (ko) 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법
CN111710678B (zh) 半导体存储器件
CN107910330B (zh) 动态随机存取存储器阵列及其版图结构、制作方法
TW201442152A (zh) 交叉點二極體陣列及其製造方法
CN108666311A (zh) 半导体元件及其制作方法
KR100683295B1 (ko) 수직형 트랜지스터를 구비한 메모리 셀의 레이아웃 및 배선 설계
US10211152B2 (en) Semiconductor device and method of manufacturing the same
CN209641689U (zh) 磁性随机存储器
CN111816673A (zh) 磁性随机存储器及其形成方法
TWI512948B (zh) 製造高集積度半導體裝置的方法以及利用該方法製成的半導體裝置
CN102468268B (zh) 存储装置及其制造方法
CN113707660A (zh) 动态随机存取存储器及其形成方法
CN114121961B (zh) 动态随机存取存储器及其形成方法
TW201322255A (zh) 動態隨機存取記憶體結構及其製作方法
CN212182325U (zh) 半导体存储器件
TWI471947B (zh) 電晶體元件及其製造方法
CN209658176U (zh) 磁性随机存储器
KR101087951B1 (ko) 반도체 소자 및 그 형성 방법
CN111816757A (zh) 磁性随机存储器及其形成方法
CN111816671A (zh) 磁性随机存储器及其形成方法
CN111816758A (zh) 磁性随机存储器及其形成方法
CN111816672A (zh) 磁性随机存储器及其形成方法
CN111816674A (zh) 磁性随机存储器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination