CN112331653A - 半导体器件、三维存储器及半导体器件制备方法 - Google Patents

半导体器件、三维存储器及半导体器件制备方法 Download PDF

Info

Publication number
CN112331653A
CN112331653A CN202011186371.5A CN202011186371A CN112331653A CN 112331653 A CN112331653 A CN 112331653A CN 202011186371 A CN202011186371 A CN 202011186371A CN 112331653 A CN112331653 A CN 112331653A
Authority
CN
China
Prior art keywords
contact
substrate
semiconductor device
contacts
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011186371.5A
Other languages
English (en)
Other versions
CN112331653B (zh
Inventor
陈亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111271129.2A priority Critical patent/CN114078863A/zh
Priority to CN202011186371.5A priority patent/CN112331653B/zh
Publication of CN112331653A publication Critical patent/CN112331653A/zh
Priority to CN202180007256.3A priority patent/CN116438937A/zh
Priority to PCT/CN2021/127443 priority patent/WO2022089586A1/zh
Application granted granted Critical
Publication of CN112331653B publication Critical patent/CN112331653B/zh
Priority to US18/090,357 priority patent/US20230134659A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件、三维存储器及半导体器件制备方法，半导体器件包括衬底，多个栅极、与多个所述栅极对应的第一触点以及数个第二触点；多个所述栅极间隔设于所述衬底的表面上，且每两个相邻的所述栅极之间有间隔区，所述衬底的表面上设有位于所述间隔区的源极，每一所述栅极包括连接面，每一所述栅极的连接面上设有一个所述第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；数个所述第二触点设于所述衬底上，且位于所述间隔区内与所述源极连接，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。

Description

半导体器件、三维存储器及半导体器件制备方法
技术领域
本发明涉及半导体存储器件技术领域，特别涉及一种半导体器件、三维存储器及半导体器件制备方法。
背景技术
3D存储器是一种存储单元三维堆叠的闪存器件，相比平面型存储器在单位面积上用于更高的存储密度，现有的3D NAND存储单元架构通常为垂直沟道、水平控制栅层设计，在单位面积的晶片上可以成倍地提高集成度。
在X_tacking工艺形成的三维存储器件的中，随着阵列层数的不断提高，CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)芯片尺寸对整个芯片最终的尺寸影响越大，CMOS的小型化的要求也越高，因此越来越需要电容密度更大的电容结构。
发明内容
本发明的目的在于提供一种三维存储器及其制备方法，以实现半导体器件和三维存储器件的大密度的电容结构。
本发明提供一种半导体器件，包括衬底，多个栅极、与多个所述栅极对应的第一触点以及数个第二触点；
多个所述栅极间隔设于所述衬底的表面上，且每两个相邻的所述栅极之间有间隔区，所述衬底的表面上设有位于所述间隔区的源极，
每一所述栅极包括连接面，每一所述栅极的连接面上设有一个所述第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；
数个所述第二触点设于所述衬底上，且位于所述间隔区内与所述源极连接，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。
其中，所述第一触点在所述栅极宽度方向的横截面为梯形，且该梯形的顶边与所述栅极连接。
其中，在所述栅极的宽度方向上，每一所述第一触点和第二触点的正投影为矩形。
其中，位于所述间隔区内的所述第二触点与形成该间隔区的两个所述栅极之间的距离是50-70纳米。
其中，所述半导体器件还包括金属层，所述金属层形成于多个所述第一触点和数个第二触点远离所述衬底的表面上，且所述金属层上设有与所述源极对应的漏极。
其中，所述衬底上形成有ILD层，所述ILD覆盖所述栅极和所述衬底的表面，所述第一触点和第二触点形成于所述ILD层内。
本发明还提供一种三维存储器，包括所述的半导体器件和存储阵列，所述半导体器件和所述存储阵列电连接。
本发明还提供一种半导体器件的制备方法，所述方法包括，
提供衬底；
在衬底上形成多个栅极和源极，且使每两个所述栅极之间具有间隔区，每一个间隔区设有一所述源极；其中，所述栅极包括连接面，
在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点，所述触点在所述衬底的正投影呈长条状，且所述触点的长度延伸方向与所述栅极长度方向相同。
其中，所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，
通过掩膜和蚀刻工艺，在每一所述栅极的连接面上形成第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同。
其中，所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，通过掩膜和蚀刻工艺，在每一所述间隔区内的衬底上形成一第二触点，使所述第二触点与所述源极连接，其中，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。
所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，
在每一所述栅极的连接面上形成第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，在每一所述间隔区内的衬底上形成一第二触点，使所述第二触点与所述源极连接，其中，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。
所述的半导体器件制备方法中在衬底上形成多个栅极和源极的步骤还包括，在所述衬底上形成有ILD层，所述ILD覆盖所述栅极和所述源极，所述第一触点和第二触点形成于所述ILD层内。
本发明提供的半导体器件中，所述第一触点在所述栅极上的连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；第二触点与第一触点结构相同，独立的所述第一触点和第二触点为而非点阵式体现，触点的单位面积增加，可以增加电容，以实现半导体器件和三维存储器件的大密度的电容结构。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的半导体器件的俯视结构示意图。
图2是本发明实施例提供的半导体器件的截面示意图。
图3是本发明提供的半导体器件的制备方法流程图。
图4-图5是本发明提供的半导体器件的各个步骤示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有的三维存储器包括存储阵列及外围电路。存储阵列中形成有在横向衬底上具有垂直方向串行的存储器晶体管，存储器晶体管相对于衬底时沿着垂直方向延伸。外围电路可理解为是存储器的外围器件，即可以成为半导体器件，其包括任何合适的用来促进存储器操作的数字、模拟及/或混合信号的外围电路。举例来说，外围器件可包括页缓冲器、译码器(例如，行译码器以及列译码器)、感测放大器、驱动器、充电泵、电流或电压参考或是任何电路中的主动或被动部件(例如晶体管、二极管、电阻或电容)中的一项或多项。而在X-tacking技术中，通常使用互补式金属半导体(CMOS)技术形成该半导体器件，而X-tacking技术下的半导体器件的ILD(介电质层)层比较薄。
基于X-tacking技术，本发明提供一种半导体器件和三维存储器，包括半导体器件和存储阵列，所述半导体器件和所述存储阵列电连接。请参阅图1和图2，本发明实施例中的半导体器件包括衬底10，多个栅极12、与多个所述栅极12对应的第一触点14以及数个第二触点16。
多个所述栅极12间隔设于所述衬底10的表面101上，且每两个相邻的所述栅极12之间有间隔区102，所述衬底10的表面101上设有位于所述间隔区102的源极(图未示)。
每一所述栅极12包括连接面121，每一所述栅极12的连接面121上设有一个所述第一触点14，所述第一触点14在所述连接面121的正投影呈长条状，且所述第一触点14的长度延伸方向与所述栅极12长度方向相同。
数个所述第二触点16设于所述衬底10上，且位于所述间隔区102内与所述源极(图未示)连接，所述第二触点16与所述第一触点14结构相同，且所述第二触点16与第一触点14并列设置。
如图2具体的，所述半导体器件为外围电路，为所述三维存储器提供电连接，每一个栅极12通过一个第一触点14引出实现电连接，每一个源极连接一个所述第二触点。所述衬底10上形成有ILD层(图未示)，所述ILD层覆盖所述栅极12和所述衬底10的表面，所述第一触点14和第二触点16形成于所述ILD层内。在所述栅极12的宽度方向上，每一所述第一触点14和第二触点16的正投影为矩形，即所述第一触点14和第二触点16从垂直于所述栅极长度方向看是呈矩形板体状，所述ILD层厚度较薄更便于所述第一触点14和第二触点16以板状的形式形成。在同一个单位面积内，所述第一触点14和第二触点16呈板状而非点阵式，以使所述第一触点14和第二触点16的面积增加，使其在半导体器件内提供的电容量增加。
进一步的，如图5，所述第一触点14在所述栅极12宽度方向的横截面为梯形，且该梯形的顶边A处与所述栅极12的连接面连接。具体的，结合参图1，所述栅极12宽度方向理解为X方向，所述栅极12长度方向为Y方向，多个所述栅极12在所述X方向上间隔排列，多个第一触点14在所述X方向上间隔排列。从X方向看，所述第一触点14是呈矩形板体，而沿着Y方向看，该第一触点14截面为梯形，且梯形较短的顶边与所述栅极12的连接面连接，在保证连接性能的前提下，在X方向上保证第一触点14与栅极12的接触面积，即第一触点14与栅极12的表面接触面足够大，而要保证第一触点14和第二触点16之间距离减小，所述第一触点14与栅极12的表面边缘的距离a为50-70纳米以上，保证第一触点可以准确的与栅极表面接触，又可以保证两个触点之间的距离减小。
进一步的，位于所述间隔区102内的所述第二触点16与形成该间隔区的两个所述栅极12之间的距离b是50-70纳米，可以减小每两个触点(第一触点14和第二触点16)之间的距离，可以增加电容。所述第二触点16的结构与所述第一触点14结构相同，从X方向看，所述第二触点16是呈矩形板体，而沿着Y方向看，所述该第二触点16截面为梯形，且梯形较短的顶边与所述衬底10上的源极连接，第二触点16在所述衬底10上与源极连接的一端在X方向尺寸c减小，进而减小栅极密度，增加单位面积内第二触点的数量，进而增加电容。
本申请中，所述第一触点14和所述第二触点16是呈矩形板体，相较于多个触点设置方式，增加了触点的面，进而增加电容。
进一步的，所述半导体器件还包括金属层18，所述金属层18形成于多个所述第一触点和数个第二触点远离所述衬底的表面上，用于将第一触点14和第二触点16与存储器其它器件电连接。具体的，所述金属层18包括层叠的且通过绝缘层间隔的第一金属层和第二金属层，且所述第一金属层和第二金属层之间通过通孔连接。
下面结合前面的半导体器件对本申请提供的一种半导体器件的制备方法进行详细介绍。在其他实施例中，采用本半导体器件的制备方法获得的半导体器件也可以不同于前述实施例的半导体器件。
本发明提供半导体器件的制备方法，其特征在于，所述方法包括，
请参阅图3，步骤S1，提供衬底10；衬底10用于支撑在其上的器件结构。本实施例中，衬底10的材质为单晶硅(Si)。当然，在其他实施例中，衬底10的材料可以为元素半导体如锗(Ge)、化合物半导体如锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)和/或锑化铟(InSb)、合金半导体如磷化镓砷(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)和/或磷化镓铟砷(GaInAsP)或以上各材料的组合。此外，衬底10可以是“绝缘体上半导体”晶圆。
请参阅图4，步骤S2，在衬底10上形成多个栅极12和源极(图未示)，且使每两个所述栅极12之间具有间隔区102，每一个间隔区102设有一所述源极；其中，所述栅极12包括连接面121。所述栅极12可以由多晶硅的材质为氮化硅(SixNy，如SiN)无定型硅、多晶硅、氧化铝或以上各种材料的组合。所述栅极12通过涂布以及蚀刻或者光罩方式形成。具体是先形成栅极牺牲层，栅极牺牲层会在后续工艺中会被金属替换而作为栅极。
进一步的，在衬底10上形成多个栅极12和源极的步骤还包括，在所述衬底10上形成有ILD层(图未示)，所述ILD层覆盖所述栅极12和所述源极。
请参阅图5，步骤S3，通过掩膜和蚀刻工艺，在每一所述栅极12的连接面121上形成第一触点14，所述第一触点14在所述连接面121的正投影呈长条状，且所述第一触点14的长度延伸方向与所述栅极12长度方向相同。而且所述第一触点14在所述连接面121的正投影位于所述栅极12的正投影内。所述第一触点14可以由W、Ru、Co或其他适当导电材料构成。所述第一触点14可通过在ILD层上形成通孔后填充形成。具体形成通孔的方法可以通过掩膜板结合蚀刻方法在ILD层形成，在此不做过多赘述。
本实施例还包括步骤四，通过掩膜和蚀刻工艺，在每一所述间隔区102内的衬底10上形成一第二触点16，使所述第二触点16与所述源极连接，其中，所述第二触点16与所述第一触点14结构相同，且所述第二触点16与第一触点14并列设置。所述第二触点16可以由W、Ru、Co或其他适当导电材料构成。所述第二触点16可通过在ILD层上形成通孔后填充形成。具体形成通孔的方法可以通过掩膜板结合蚀刻方法在ILD层形成，在此不做过多赘述
需要说明的是，在形成所述第一触点14时，使所述第一触点14在所述栅极12宽度方向的横截面为梯形，且该梯形的顶边与所述栅极12连接；且在所述栅极12的宽度方向上，每一所述第一触点14和第二触点16的正投影为矩形。在其他实施例中，所述第一触点14和第二触点15是同时形成。
所述半导体器件的制备方法还包括形成金属层18，所述金属层18形成于多个所述第一触点14和数个第二触点16远离所述衬底10的表面以及在所述ILD层上，且所述金属层18上设有与所述源极对应的漏极。所述金属层可以由Cu、Al、Ru、Co、W或其他适当导电材料构成。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (12)

1.一种半导体器件，其特征在于，包括衬底，多个栅极、与多个所述栅极对应的第一触点以及数个第二触点；
多个所述栅极间隔设于所述衬底的表面上，且每两个相邻的所述栅极之间有间隔区，所述衬底的表面上设有位于所述间隔区的源极，
每一所述栅极包括连接面，每一所述栅极的连接面上设有一个所述第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；
数个所述第二触点设于所述衬底上，且位于所述间隔区内与所述源极连接，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一触点在所述栅极宽度方向的横截面为梯形，且该梯形的顶边与所述栅极连接。
3.根据权利要求2所述的半导体器件，其特征在于，在所述栅极的宽度方向上，每一所述第一触点和第二触点的正投影为矩形。
4.根据权利要求2所述的半导体器件，其特征在于，位于所述间隔区内的所述第二触点与形成该间隔区的两个所述栅极之间的距离是50-70纳米。
5.根据权利要求1-4任一项所述的半导体器件，其特征在于，所述半导体器件还包括金属层，所述金属层形成于多个所述第一触点和数个第二触点远离所述衬底的表面上。
6.根据权利要求1-4任一项所述的半导体器件，其特征在于，所述衬底上形成有ILD层，所述ILD覆盖所述栅极和所述衬底的表面，所述第一触点和第二触点形成于所述ILD层内。
7.一种三维存储器，其特征在于，包括如权利要求1-6任一项所述的半导体器件和存储阵列，所述半导体器件和所述存储阵列电连接。
8.一种半导体器件的制备方法，其特征在于，所述方法包括，
提供衬底；
在衬底上形成多个栅极和源极，且使每两个所述栅极之间具有间隔区，每一个间隔区设有一所述源极；其中，所述栅极包括连接面，
在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点，所述触点在所述衬底的正投影呈长条状，且所述触点的长度延伸方向与所述栅极长度方向相同。
9.根据权利要求8所述的半导体器件制备方法，其特征在于，所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，
通过掩膜和蚀刻工艺，在每一所述栅极的连接面上形成第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同。
10.根据权利要求9所述的半导体器件制备方法，其特征在于，所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，通过掩膜和蚀刻工艺，在每一所述间隔区内的衬底上形成一第二触点，使所述第二触点与所述源极连接，其中，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。
11.根据权利要求8所述的半导体器件制备方法，其特征在于，所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，
在每一所述栅极的连接面上形成第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，在每一所述间隔区内的衬底上形成一第二触点，使所述第二触点与所述源极连接，其中，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。
12.根据权利要求8所述的半导体器件制备方法，其特征在于，在衬底上形成多个栅极和源极的步骤还包括，在所述衬底上形成有ILD层，所述ILD覆盖所述栅极和所述源极，所述第一触点和第二触点形成于所述ILD层内。
CN202011186371.5A 2020-10-29 2020-10-29 半导体器件、三维存储器及半导体器件制备方法 Active CN112331653B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111271129.2A CN114078863A (zh) 2020-10-29 2020-10-29 半导体器件、三维存储器及半导体器件制备方法
CN202011186371.5A CN112331653B (zh) 2020-10-29 2020-10-29 半导体器件、三维存储器及半导体器件制备方法
CN202180007256.3A CN116438937A (zh) 2020-10-29 2021-10-29 半导体器件、三维存储器及半导体器件制备方法
PCT/CN2021/127443 WO2022089586A1 (zh) 2020-10-29 2021-10-29 半导体器件、三维存储器及半导体器件制备方法
US18/090,357 US20230134659A1 (en) 2020-10-29 2022-12-28 Semiconductor device, three-dimensional memory and fabrication method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011186371.5A CN112331653B (zh) 2020-10-29 2020-10-29 半导体器件、三维存储器及半导体器件制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111271129.2A Division CN114078863A (zh) 2020-10-29 2020-10-29 半导体器件、三维存储器及半导体器件制备方法

Publications (2)

Publication Number Publication Date
CN112331653A true CN112331653A (zh) 2021-02-05
CN112331653B CN112331653B (zh) 2021-11-05

Family

ID=74297526

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202011186371.5A Active CN112331653B (zh) 2020-10-29 2020-10-29 半导体器件、三维存储器及半导体器件制备方法
CN202111271129.2A Pending CN114078863A (zh) 2020-10-29 2020-10-29 半导体器件、三维存储器及半导体器件制备方法
CN202180007256.3A Pending CN116438937A (zh) 2020-10-29 2021-10-29 半导体器件、三维存储器及半导体器件制备方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202111271129.2A Pending CN114078863A (zh) 2020-10-29 2020-10-29 半导体器件、三维存储器及半导体器件制备方法
CN202180007256.3A Pending CN116438937A (zh) 2020-10-29 2021-10-29 半导体器件、三维存储器及半导体器件制备方法

Country Status (3)

Country Link
US (1) US20230134659A1 (zh)
CN (3) CN112331653B (zh)
WO (1) WO2022089586A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022089586A1 (zh) * 2020-10-29 2022-05-05 长江存储科技有限责任公司 半导体器件、三维存储器及半导体器件制备方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159367A (ja) * 1982-03-17 1983-09-21 Matsushita Electronics Corp Ｍｏｓ容量装置
CN1377072A (zh) * 2001-03-23 2002-10-30 华邦电子股份有限公司 形成双极与cmos兼容组件时形成电容器的方法及其装置
CN1591875A (zh) * 2003-09-01 2005-03-09 茂德科技股份有限公司 具有沟槽电容器的动态随机存取存储器及其制造方法
US20050067674A1 (en) * 2002-02-15 2005-03-31 Judith Maget Integrated tuneable capacitance
US20050127422A1 (en) * 2003-12-10 2005-06-16 Ching-Nan Hsiao Vertical dram and fabrication method thereof
US20060237750A1 (en) * 2004-06-21 2006-10-26 James Oakes Field effect transistor structures
CN103579178A (zh) * 2012-08-07 2014-02-12 格罗方德半导体公司 置于集成电路产品中装置层级的电容器及其制作方法
CN103633046A (zh) * 2013-12-13 2014-03-12 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US20150054126A1 (en) * 2013-08-22 2015-02-26 Maxlinear, Inc. Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass
US20150084107A1 (en) * 2013-09-25 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Capacitor device
US20160225790A1 (en) * 2012-02-29 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106104800A (zh) * 2014-02-28 2016-11-09 高通股份有限公司 定向finfet电容器结构
WO2017034929A1 (en) * 2015-08-21 2017-03-02 Skyworks Solutions, Inc. Non-uniform spacing in transistor stacks
CN107210228A (zh) * 2015-02-04 2017-09-26 三菱电机株式会社 半导体装置
CN108010903A (zh) * 2016-10-28 2018-05-08 格芯公司 减少电容变化的mos电容结构
CN109427785A (zh) * 2017-08-21 2019-03-05 联华电子股份有限公司 包含电容的装置及其形成方法
CN111129004A (zh) * 2019-12-20 2020-05-08 芯创智（北京）微电子有限公司 一种基于pmos管和金属层的电容的版图设计方法及版图结构
CN111755451A (zh) * 2019-03-26 2020-10-09 爱思开海力士有限公司 半导体存储器装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116257A1 (en) * 2003-06-20 2005-06-02 James Oakes Field effect transister structures
CN112331653B (zh) * 2020-10-29 2021-11-05 长江存储科技有限责任公司 半导体器件、三维存储器及半导体器件制备方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159367A (ja) * 1982-03-17 1983-09-21 Matsushita Electronics Corp Ｍｏｓ容量装置
CN1377072A (zh) * 2001-03-23 2002-10-30 华邦电子股份有限公司 形成双极与cmos兼容组件时形成电容器的方法及其装置
US20050067674A1 (en) * 2002-02-15 2005-03-31 Judith Maget Integrated tuneable capacitance
CN1591875A (zh) * 2003-09-01 2005-03-09 茂德科技股份有限公司 具有沟槽电容器的动态随机存取存储器及其制造方法
US20050127422A1 (en) * 2003-12-10 2005-06-16 Ching-Nan Hsiao Vertical dram and fabrication method thereof
US20060237750A1 (en) * 2004-06-21 2006-10-26 James Oakes Field effect transistor structures
US20160225790A1 (en) * 2012-02-29 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103579178A (zh) * 2012-08-07 2014-02-12 格罗方德半导体公司 置于集成电路产品中装置层级的电容器及其制作方法
US20150054126A1 (en) * 2013-08-22 2015-02-26 Maxlinear, Inc. Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass
US20150084107A1 (en) * 2013-09-25 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Capacitor device
CN103633046A (zh) * 2013-12-13 2014-03-12 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN106104800A (zh) * 2014-02-28 2016-11-09 高通股份有限公司 定向finfet电容器结构
CN107210228A (zh) * 2015-02-04 2017-09-26 三菱电机株式会社 半导体装置
WO2017034929A1 (en) * 2015-08-21 2017-03-02 Skyworks Solutions, Inc. Non-uniform spacing in transistor stacks
CN108010903A (zh) * 2016-10-28 2018-05-08 格芯公司 减少电容变化的mos电容结构
CN109427785A (zh) * 2017-08-21 2019-03-05 联华电子股份有限公司 包含电容的装置及其形成方法
CN111755451A (zh) * 2019-03-26 2020-10-09 爱思开海力士有限公司 半导体存储器装置及其制造方法
CN111129004A (zh) * 2019-12-20 2020-05-08 芯创智（北京）微电子有限公司 一种基于pmos管和金属层的电容的版图设计方法及版图结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.NAGAYAMA等: "一种采用三次扩散晶体管的55ns64K动态RAM ", 《微电子学》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022089586A1 (zh) * 2020-10-29 2022-05-05 长江存储科技有限责任公司 半导体器件、三维存储器及半导体器件制备方法

Also Published As

Publication number Publication date
CN112331653B (zh) 2021-11-05
CN116438937A (zh) 2023-07-14
CN114078863A (zh) 2022-02-22
WO2022089586A1 (zh) 2022-05-05
US20230134659A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10720213B2 (en) Word line decoder circuitry under a three-dimensional memory array
US10269620B2 (en) Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US20200402992A1 (en) Three-dimensional memory device containing through-array contact via structures between dielectric barrier walls and methods of making the same
US10872857B1 (en) Three-dimensional memory device containing through-array contact via structures between dielectric barrier walls and methods of making the same
KR100718255B1 (ko) 디램 장치 및 그 제조 방법
WO2018182725A1 (en) A fully self-aligned cross grid vertical memory array
TWI693702B (zh) 三維儲存裝置及其製造方法
US6750505B2 (en) Non-volatile memory cell with floating gate region autoaligned to the isolation and with a high coupling coefficient
CN111758161A (zh) 垂直存储器件
CN112331653B (zh) 半导体器件、三维存储器及半导体器件制备方法
US20230129233A1 (en) Semiconductor devices
US11963352B2 (en) Three-dimensional memory device with vertical field effect transistors and method of making thereof
CN110690219B (zh) 一种三维存储器及其制备方法、一种光刻掩膜版
CN112786437B (zh) 半导体器件的制造方法
CN110649024B (zh) 一种三维存储器及其制备方法、一种光刻掩膜版
JPH01130557A (ja) 半導体記憶装置およびその製造方法
CN111883531A (zh) Dram存储单元及其制造方法、存储单元阵列、芯片
CN219437502U (zh) 半导体器件
US20230262964A1 (en) Memory cell structure, memory array structure, semiconductor structure and manufacturing method thereof
US11930631B2 (en) Semiconductor memory device and method of fabricating the same
CN114334983A (zh) 动态随机存取存储结构及其形成方法
US20130313624A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN114429958A (zh) 动态随机存取存储结构及其形成方法
CN116344454A (zh) 三维存储器阵列的结构
CN116801613A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant