CN116344454A - 三维存储器阵列的结构 - Google Patents

三维存储器阵列的结构 Download PDF

Info

Publication number
CN116344454A
CN116344454A CN202210392598.8A CN202210392598A CN116344454A CN 116344454 A CN116344454 A CN 116344454A CN 202210392598 A CN202210392598 A CN 202210392598A CN 116344454 A CN116344454 A CN 116344454A
Authority
CN
China
Prior art keywords
axis direction
memory
arrays
memory cells
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210392598.8A
Other languages
English (en)
Inventor
林孟汉
杨丰诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116344454A publication Critical patent/CN116344454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种3D存储器阵列包括形成具有在X轴方向上布置的多个3D存储器子阵列的台地特征件。每一3D存储器子阵列包括：多个存储器单元，其等是分布于在X轴方向上布置的多列中；多个位线，其等在Z轴方向上延伸；多个源极线，其等在Z轴方向上延伸；及多个字线，其等在Y轴方向上延伸。每一存储器单元包括第一电极、第二电极以及栅极电极。每一位线使在Z轴方向上对准的所述存储器单元中的一些单元的所述第一电极互连。每一位线电气连接至相同3D存储器子阵列的另一位线，其在该X轴方向上与该位线对准，且与另一3D存储器子阵列的位线电气隔离。

Description

三维存储器阵列的结构
技术领域
本发明实施例是有关于三维存储器阵列。
背景技术
一种二维(2D)存储器阵列包括多个存储器单元，其等是以行及列布置且由界定所述列的多个位线及界定所述行的多个字线连接。三维(3D)存储器阵列架构是多个2D存储器阵列的一集合。相较于2D存储器阵列架构，3D存储器阵列架构可在一给定芯片面积内提供较高单元密度。
发明内容
依据本发明的一实施例，提供一种三维(3D)存储器阵列，其包含：半导体基体；台地特征件，其形成于所述半导体基体上方；以及多个3D存储器子阵列，其等是形成于所述台地特征件中且在X轴方向上布置；其中，针对所述3D存储器子阵列中的每一者：所述3D存储器子阵列包括分布于在Y轴方向上延伸且在所述X轴方向上布置的多列中的多个存储器单元、在Z轴方向上延伸的多个位线、在所述Z轴方向上延伸的多个源极线，及在所述Y轴方向上延伸的多个字线，其中所述X轴方向、所述Y轴方向及所述Z轴方向是彼此横向；所述存储器单元中的每一者包括第一电极、第二电极及栅极电极；在所述存储器单元的所述列的每一者中，所述存储器单元是分布于在所述Z轴方向上布置的多层中；所述位线中的每一者是使在所述Z轴方向上对准的所述存储器单元中的一些存储器单元的所述第一电极互连；所述源极线中的每一者是使在所述Z轴方向上对准的所述存储器单元中的一些存储器单元的所述第二电极互连；所述字线中的每一者是使在所述Y轴方向上对准的所述存储器单元中的一些存储器单元的所述栅极电极互连；且所述位线中的每一者是电气连接至所述3D存储器子阵列的所述位线中的另一者，其在所述X轴方向上与所述位线对准；且其中，针对在所述台地特征件中的所述3D存储器子阵列中的任两者，所述3D存储器子阵列中的一者的所述位线中的每一者是与所述3D存储器子阵列中的另一者的所述位线电气隔离。
依据本发明的一实施例，提供一种3D存储器阵列，其包括：半导体基体；多个3D存储器子阵列，其等形成于所述半导体基体上方且以X轴方向布置；以及互连特征件，其形成于所述半导体基体上方，且使所述3D存储器子阵列中的两者互连。针对所述3D存储器子阵列中的每一者：所述3D存储器子阵列包括分布于在Y轴方向上延伸且在所述X轴方向上布置的多列中的多个存储器单元、在Z轴方向上延伸的多个位线、在所述Z轴方向上延伸的多个源极线，及在所述Y轴方向上延伸的多个字线，其中所述X轴方向、所述Y轴方向及所述Z轴方向彼此横向；所述存储器单元中的每一者包括第一电极、第二电极及栅极电极；在所述存储器单元的所述列的每一者中，所述存储器单元是分布于在所述Z轴方向上布置的多层中；所述位线中的每一者是使在所述Z轴方向上对准的所述存储器单元中的一些者的所述第一电极互连；所述源极线中的每一者是使在所述Z轴方向上对准的所述存储器单元中的一些者的所述第二电极互连；所述字线中的每一者是使在所述Y轴方向上对准的所述存储器单元中的一些者的所述栅极电极互连；且所述位线中的每一者是电气连接至所述3D存储器子阵列中的所述位线中的另一者，其在所述X轴方向上与所述位线对准。针对在所述3D存储器子阵列中的任两者，所述3D存储器子阵列中的一者的所述位线的每一者是与所述3D存储器子阵列中的另一者的所述位线电气隔离。所述互连特征件具有在所述Z轴方向上交替地堆叠在一起的多个金属层及多个隔离层。
依据本发明的一实施例，提供用于形成3D存储器阵列的方法。在一步骤中，多个隔离层及多个牺牲层被沉积成在Z轴方向上交替地堆叠在基体上以形成一堆叠特征件。在一步骤中，在所述堆叠特征件中形成多个沟槽。所述牺牲层被替换为金属，以形成延伸在垂直于所述Z轴方向的Y轴方向上的多个字线。在一步骤中，栅极介电层及通道层是保形地形成于所述沟槽中。在一步骤中，形成多个位线及多个源极线以于所述沟槽中在Z轴方向上延伸。所述位线及所述源极线与所述字线、所述栅极介电层及所述通道层协作以形成多个存储器单元，所述多个存储器单元是分布于在所述Y轴方向上延伸且在垂直于所述Y轴方向及所述Z轴方向的X轴方向上等距布置的多列中。在一步骤中，多个第一位线连接导线形成为在所述X轴方向上延伸且在所述Y轴方向上布置，且多个第二位线连接导线形成为在所述X轴方向上延伸且在所述Y轴方向上布置。所述第二位线连接导线在所述X轴方向上与所述第一位线连接导线间隔开，且与所述第一位线连接导线电气隔离。所述存储器单元中的每一者包括第一电极、第二电极及栅极电极。在所述存储器单元的所述列的每一者中，所述存储器单元是分布于在所述Z轴方向上布置的多层中。所述位线中的每一者是使在所述Z轴方向上对准的所述存储器单元中的一些者的所述第一电极互连。所述源极线中的每一者是使在所述Z轴方向上对准的所述存储器单元中的一些者的所述第二电极互连。所述字线中的每一者是使在所述Y轴方向上对准的所述存储器单元中的一些者的所述栅极电极互连。所述第一位线连接导线中的每一者是使在所述X轴方向上对准的所述位线中的一些者互连。所述第二位线连接导线中的每一者是使在所述X轴方向上对准的所述位线中的一些者互连。
附图说明
本揭露内容的态样是在结合附图阅读时而自以下详细说明来被最佳理解。应注意，根据业界中的标准实践，各种特征并非按比例绘制。事实上，为了清楚论述起见，可任意增大或减小各种特征的尺寸。
图1例示根据一些实施例的3D存储器阵列的结构的示意图。
图2例示如图1所绘示的3D存储器阵列的单个台地特征件的俯视图。
图3例示如图1所绘示的3D存储器阵列的单个台地特征件的前视图。
图4例示如图1所绘示的3D存储器阵列的单个台地特征件的俯视图，其中省略位线连接导线及源极线连接导线。
图5例示如图1所绘示的3D存储器阵列的存储器单元的俯视图。
图6例示沿着图4的线A-A所截取的部分截面图。
图7例示根据一些实施例的3D存储器阵列的结构的示意图。
图8例示如图7所绘示的3D存储器阵列的台地特征件的俯视图。
图9例示根据一些实施例的3D存储器阵列的结构的示意图。
图10例示根据一些实施例的3D存储器阵列的结构的示意图。
图11例示根据一些实施例的3D存储器阵列的结构的示意图。
图12例示根据一些实施例的3D存储器阵列的结构的示意图。
图13为根据一些实施例的例示用于制造3D存储器阵列的程序的流程图。
图14至图27为根据一些实施例的例示用于制造一3D存储器阵列的程序的示意图。
图28例示根据一些实施例的3D存储器阵列的存储器单元的变化例的俯视图。
具体实施方式
以下揭露内容提供许多不同的实施例或范例，用于实行本发明的不同特征。以下说明组件及布置的特定范例以简化本揭露内容。当然，这些仅为范例，且并不意欲为限制性的。举例而言，在以下说明中，一第一特征于一第二特征上方或该第二特征上形成可包括所述第一及第二特征是直接接触地形成的实施例，且亦可包含可在所述第一及第二特征间形成额外特征以使得所述第一及第二特征可不直接接触的实施例。此外，本揭露内容在各种范例中可重复参考数字及/或字母。此重复是基于简化与清楚的目的，且本身并不指定所论述的各种实施例及/或配置之间的关系。
另外，为便于说明，本文可使用诸如「在…上」、「在…上面」、「在…上方」、「朝下」、「朝上」及类似者的空间相对用语，以说明如附图中所例示的一组件或特征相对于另一(些)组件或特征的关系。除了附图中所绘示的定向外，所述空间相对用语意欲涵盖装置在使用或操作中的不同定向。设备可以其他方式定向(旋转90度或处于其他定向)且可据此同样地解读本文中所使用的空间相对描述词。
图1例示根据本揭露内容的3D存储器阵列的结构的第一实施例。该3D存储器阵列的结构包括一基体100，以及形成于基体100上方的多个3D存储器子阵列300(下文中均称为子阵列300)。
基体100可以是体半导体基体或绝缘体上半导体(SOI)基体，其可是经掺杂(例如，以p型或n型掺杂剂)或未掺杂。在一些实施例中，SOI基体包括形成于绝缘体层上的半导体材料层。该绝缘体层可以是埋入式氧化物(BOX)层、氧化硅层或任何其他合适的层。该绝缘体层可以设置在合适的基体上，诸如硅、玻璃或类似者。基体100可由诸如硅或类似者的合适半导体材料制成。在一些实施例中，基体100是硅晶圆；且在其他实施例中，基体100是由化合物半导体制成，诸如碳化硅、砷化镓、砷化铟、磷化铟或其他合适的材料。在又其他实施例中，基体100是由合金半导体制成，诸如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其他合适的材料。
在一些实施例中，基体100包括各种p型掺杂区及/或n型掺杂区，诸如p型阱、n型阱、p型源极/漏极特征件及/或n型源极/漏极特征件，其等是借由诸如离子注入、热扩散、其等的组合或类似者的合适工艺形成。在一些实施例中，基体100可包括其他功能组件，诸如电阻器、电容器、二极管、晶体管及/或类似者。所述晶体管是例如为场效晶体管(FET)，诸如平面FET及/或3D FET(例如，鳍式场效晶体管(FinFET))。基体100可包括侧向隔离特征件(例如浅沟槽隔离(STI))，其等是组配来分开形成于基体100上及/或中的各种功能组件。举例而言，基体100可包括构成用于该3D存储器阵列的驱动器电路的晶体管。在本揭露内容的实施例中，该3D存储器阵列是例示为3D NOR FeRAM(铁电式随机存取存储器)阵列，但本揭露内容不限于此方面。在一些实施例中，该3D存储器阵列可实现为3D NAND存储器阵列。
在一些实施例中，该3D存储器阵列可使用其他类型的存储器技术来实现，诸如闪存、MRAM(磁阻式随机存取存储器)、PMC(可编程金属化单元)、PCM(相变化存储器)、ReRAM(电阻式随机存取存储器)，或其他合适的存储器技术。
在该第一实施例中，子阵列300分别形成于多个台地特征件200中，所述台地特征件是在X轴方向上布置且彼此分开。图2例示单个台地特征件200的俯视图。在每个台地特征件200中，形成于其中的子阵列300是由多个位线-源极线-连接导线对所界定，其中每对包括一位线连接导线311及一源极线连接导线312，以及由横向于位线连接导线311及源极线连接导线312的多个字线320所界定。位线连接导线311是在该X轴方向上延伸，且是在Y轴方向上平行布置。源极线连接导线312是在该X轴方向上延伸，且是在该Y轴方向上平行布置。字线320是彼此平行，且是在该Y轴方向上延伸。
每个台地特征件200中包括在Z轴方向上交替地堆叠在一起的多个金属层201及多个隔离层202，如图3所示，其是沿着该Y轴方向的单个台地特征件200的前视图。该X轴方向、该Y轴方向及该Z轴方向彼此横向。在例示性实施例中，该X轴方向、该Y轴方向及该Z轴方向彼此垂直。金属层201经图案化以形成由字线隔离特征件305分开的字线320。字线320是分布于在该X轴方向上彼此分开的多列中。在字线320的所述列的每一者中，字线320是分布于在该Z轴方向上布置的多层中。每个台地特征件200中可分成平原部分210及阶梯部分220。阶梯部分220是连接至且包围平原部分210。此一结构是借由薄膜堆叠沉积、阶梯蚀刻等制成。该阶梯蚀刻是用于显露金属层201中的每一者的边缘部分，使得不同金属层201中的字线320可被电气连接至例如但不限于用于子阵列300的一驱动器电路(未示出)。由于该阶梯蚀刻是等向性程序，因此阶梯部分220将形成于台地特征件200的每一侧，且因此包围平原部分210。阶梯部分220包括在该Z轴方向上交替地堆叠在一起的多个金属层201及多个隔离层202，且在阶梯部分220中的金属层201可视为形成有子阵列300的字线320的多个延伸部，其等分别电气连接至子阵列300的字线320，其中所述延伸部中的每一者是延伸于由安置在该延伸部上方的隔离层202中的任一者所覆盖的一区域的外部，且因此是部分未被阶梯部分220中的隔离层202所覆盖。针对台地特征件200中的每一者，子阵列300是形成于平原部分210中。两邻近子阵列300是借由子阵列300形成于其中的台地特征件200的阶梯部分220在该X轴方向上彼此分开。
参看相似于图2的图4，其例示单个台地特征件200的俯视图，其中省略位线连接导线311及源极线连接导线312。子阵列300包括以多列分布的多个存储器单元330，其等是在该Y轴方向上延伸且在该X轴方向上布置。在存储器单元330的所述列的每一者中，存储器单元330是分布于在该Z轴方向上布置的多层中，其中每一层在位置上对应于金属层201中的相应者(例如，与金属层201中的对应者处于相同高度位准)。应注意，存储器单元330的一单列是含有存储器单元330的两线(或子列)，其中存储器单元330中的每一线是对应于将该列的存储器单元330夹在其等间的两邻近字线320中的相应者。进一步参看图5，存储器单元330中的每一者包括一晶体管(例如，薄膜晶体管)，其具有电气连接至一字线320的一栅极电极、一第一源极/漏极电极331、一第二源极/漏极电极332、用以将第一源极/漏极电极331与第二源极/漏极电极332隔离的一源极漏极隔离特征件333、一通道特征件334、及一栅极介电特征件335，其中该栅极电极及字线320在对应金属层201中是整合地形成在一起。在此实施例中，由于该3D存储器阵列是例示为一FeRAM阵列，因此栅极介电特征件335是由一铁电材料制成，其可包括例如锶铋钽矿(SBT)、锆钛酸铅(PZT)、氧化铪锆(HZO)、二元氧化物(例如，氧化铪(HfO2))、三元氧化物(例如，硅酸铪(HfSiOx)、锆酸铪(HfZrOx)、钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸锶(SrTiO3)、锰酸钙(CaMnO3)、铁酸铋(BiFeO3)、氮化铝钪(AlScN)、氮化铝镓(AlGaN)、氮化铝钇(AlYN))、四元氧化物(例如，钛酸钡锶(BaSrTiOx))、一些其他合适铁电材料，或其等的任何组合。该氧化铪可使用例如锆(Zr)、硅(Si)、钇(Y)、铝(Al)、钆(Gd)、镧(La)、锶(Sr)、其他合适元素、或其等的任何组合来掺杂。
图6例示沿着图4的线A-A的子阵列300的截面图。源极/漏极电极331(或332)、通道特征件334与栅极介电特征件335中的每一者在该Z轴方向上延伸。因此，在存储器单元330的不同层中在该Z轴方向上对准的所述薄膜晶体管(TFT)，是使用与通道材料相同的薄膜及与栅极介电材料相同的薄膜来形成。在该Z轴方向上对准的所述TFT的第一源极/漏极电极331是电气连接在一起，以形成在该Z轴方向上延伸的一位线(在下文中亦由参考数字「331」表示)，且在该Z轴方向上对准的所述TFT的第二源极/漏极电极332是电气连接在一起，以形成在该Z轴方向上延伸的一源极线(在下文中亦由参考数字「332」表示)。
参看图2及图4，单个字线320是对应于存储器单元330的两邻近线，其等分别对应于相同层中存储器单元330的不同列，且两邻近列中的存储器单元330是交错的。针对子阵列300中的每一者，位线连接导线311中的每一者使在该X轴方向上对准的存储器单元330的奇数或偶数列的位线331互连，源极线连接导线312中的每一者使在该X轴方向上对准的存储器单元330的奇数或偶数列的源极线332互连，且字线320中的每一者使在该Y轴方向上对准的存储器单元330的所述TFT的栅极电极互连。
在该第一实施例中，台地特征件200中的每一者中的子阵列300是安置在二列虚设存储器单元338之间。虚设存储器单元338具有与子阵列300的存储器单元330相同的结构，但不使用，因为光微影程序通常在图案的边缘部分处具有较低均一性，造成最外侧两列存储器单元338具有相对较差的效能。
图7及图8例示根据本揭露内容的一3D存储器阵列的一结构的一第二实施例。该第二实施例中的该3D存储器阵列的存储器单元330的结构是与该第一实施例中者相同，因此为了简洁起见，本文中并未重复其细节。该第二实施例不同于该第一实施例之处，在于形成于基体100上方的一单个台地特征件200具有形成于其平原部分210中且在该X轴方向上布置的多个子阵列300，其中平原部分210是由阶梯部分220包围，且子阵列300是安置在两列虚设存储器单元338(亦即，在该X轴方向上最外侧两列存储器单元)之间。子阵列300中的每一者是相似于在第一实施例中所介绍者，且是由多个位线-源极线连接导线对所界定，其中每一对包括一位线连接导线311及一源极线连接导线312，以及由横向于位线连接导线311及源极线连接导线312的多个字线320所界定。针对子阵列300中的每一者，在该X轴方向上对准的位线331是透过位线连接导线311中的一者电气连接在一起，且在该X轴方向上对准的源极线332是透过源极线连接导线312中的一者电气连接在一起。然而，子阵列300中每一者的位线连接导线311与另一子阵列300中的彼等位线连接导线电气隔离且在该X轴方向上与彼等位线连接导线间隔开，因此在该X轴方向上对准的不同子阵列300的位线331彼此电气隔离。
在该第二实施例中，台地特征件200的平原部分210可分成多个子阵列区段211、至少一互连区段212及两虚设单元区段213，其中子阵列区段211及互连区段212被夹在虚设单元区段213之间，且在该X轴方向上交替地布置。在如图7及图8所示的例示性实施例中，台地特征件200的平原部分210具有夹在虚设单元区段213之间的三个子阵列区段211及两个互连区段212，但本揭露内容不限于此方面。在该第二实施例的其他实行方式中，平原部分210可具有形成于其中的两或三个以上的子阵列区段211。子阵列区段211中的每一者具有形成于其中的子阵列300中的相应者，且具有在该Z轴方向上堆叠且借由隔离层202彼此分开的多层存储器单元330。子阵列区段211中的每一者可分成在该X轴方向上交替地布置的多个字线区211A及多个单元区211B。字线区211A中的每一者具有由在该Z轴方向上交替地堆叠在一起的多个金属层201及多个隔离层202(参看图6所示的结构的左边或右边部分)所组成的一堆叠结构，且单元区211B中的每一者包括形成于一邻近字线区211A的一侧壁上的栅极介电特征件335、形成于栅极介电特征件335上的通道特征件334、接触通道特征件334的位线331及源极线332，以及源极漏极隔离特征件333(参看图5及图6)。互连区段212中的每一者具有由在该Z轴方向上交替地堆叠在一起的多个金属层201与多个隔离层202所组成的一堆叠结构，且是安置于子阵列区段211中在该X轴方向上邻近的两者间且与其等互连，以便将所述两子阵列区段211中的一者中的子阵列300的位线连接导线311与所述两子阵列区段211中的另一者中的子阵列300的位线连接导线311分开。具体而言，互连区段212中的每一者与一单个字线区211A具有相同结构及在该X轴方向上的相同宽度，因此台地特征件200中所有子阵列300的存储器单元330是分布为一大存储器单元阵列，其中存储器单元330是分布于在该Y轴方向上延伸且在该X轴方向上等距布置的多列中。结果，子阵列300的存储器单元330的效能将是均一的。在该第二实施例中，由于在该X轴方向上布置的多个子阵列300是整合到一台地特征件200中，所以在邻近子阵列300间不存在阶梯，因此可节省芯片面积。此外，借助于在一台地特征件200中形成多个子阵列300，相较于该第一实施例，减少了虚设存储器单元338的列数。参看图1及图7，第一实施例就三个子阵列300具有六列虚设存储器单元338，且一台地特征件200包括有三个子阵列300形成于其中的第二实施例，仅具有两列虚设存储器单元338。结果，因为虚设存储器单元338的减少，在第二实施例中进一步节省芯片面积。
图9范例性地例示在阵列下方的CMOS的一结构。在一些实施例中，多个CMOS驱动晶体管110是形成于该3D存储器阵列下方的基体100中，且是组配来例如驱动存储器单元330的操作，但本揭露内容不限于此方面。在例示性实施例中，CMOS驱动晶体管110是布置于一阵列中，且在位置上分别对应于字线320的显露边缘部分。针对字线320中的每一者，在该Z轴方向上延伸的一第一接触通孔120是形成来连接至字线320的该显露边缘部分的一顶表面，在该Z轴方向上延伸的一第二接触通孔125是形成为穿过邻近于字线320的字线隔离特征件305以连接至CMOS驱动晶体管110中的一者，且在该X轴方向上延伸的一连接导线130是形成来使第一接触通孔120及第二接触通孔125的上部分互连。因此，CMOS驱动晶体管110中的每一者是电气连接至字线320中的一对应者，用以驱动存储器单元330中其栅极电极是电气连接至字线320者的操作。借助于CMOS驱动晶体管110在位置上分别对应于字线320的所述显露边缘部分，第二接触通孔125可直接连接至对应的CMOS驱动晶体管110，而不需要额外金属层来将第二接触通孔125连接至CMOS驱动晶体管110。在例示性实施例中，CMOS驱动晶体管110是安置在平原部分210中该3D存储器阵列形成的一侧处。在一些实施例中，CMOS驱动晶体管110可安置在平原部分210的相对侧处。举例而言，对应于存储器单元330的奇数列的CMOS驱动晶体管110可布置于平原部分210的一侧处，且对应于存储器单元330的偶数列的CMOS驱动晶体管110可布置于平原部分210的另一侧处，因此由单个CMOS驱动晶体管110所将占据的平均面积变得较大，且CMOS驱动晶体管110可制成较大以增强驱动能力。
图10例示根据本揭露内容的3D存储器阵列的结构的一第三实施例，其是该第二实施例的一变化例。该第三实施例不同于该第二实施例之处，在于该第三实施例的互连区段212中的每一者包括在该X轴方向上交替地布置的多个字线区212A及至少一虚设存储器单元区212B。字线区212A中的每一者是与子阵列区段211的一单个字线区211A相同。虚设存储器单元区212B中的每一者是与子阵列区段211的一单个单元区211B相同，且包括多个虚设存储器单元338。结果，子阵列区段211中所有子阵列300的存储器单元330及互连区段212中的虚设存储器单元338是分布为一大存储器单元阵列，其中所述存储器单元(包括子阵列区段211中的存储器单元330及互连区段212中的虚设存储器单元338)是分布于在该Y轴方向上延伸且在该X轴方向上等距布置的多列中。结果，子阵列300的存储器单元330的效能将是均一的。相较于该第一实施例，该第三实施例针对相同数目的子阵列300使用较少的芯片面积，因为该第三实施例在邻近子阵列300之间不具有阶梯结构，且具有较少列的虚设存储器单元338。
图11例示根据本揭露内容的3D存储器阵列的结构的第四实施例，其是该第二实施例的变化例。该第四实施例不同于该第二实施例之处，在于该第四实施例的3D存储器阵列包括多行子阵列300，其中所述行是在该Y轴方向上布置。在例示性实施例中，该第四实施例的3D存储器阵列包括但不限于布置成两行及三列的六个子阵列300。六个子阵列300是形成于在该Y轴方向上对准且彼此电气隔离的两台地特征件200中。台地特征件200中的每一者包括所述子阵列300中布置成在该X轴方向上延伸的一行的三者。在该Y轴方向上对准且邻近的台地特征件200借由字线隔离特征件305彼此连接，所述字线隔离特征件是安置在台地特征件200的阶梯部分中且从形成于台地特征件200中的子阵列300的存储器单元330的所述列延伸。借助于在多个台地特征件200中形成在该Y轴方向上布置的多行子阵列300，可更高效且灵活地使用芯片面积。
图12例示根据本揭露内容的3D存储器阵列的结构的第五实施例，其是第二实施例的变化例。该第五实施例不同于该第二实施例之处，在于该第五实施例的3D存储器阵列包括多行子阵列300，其中所述行是在该Y轴方向上布置。在例示性实施例中，该第五实施例的3D存储器阵列包括但不限于布置成两行及三列的六个子阵列300。六个子阵列300是形成于在该Y轴方向上对准的两台地特征件200中。台地特征件200中的每一者包括所述子阵列300中布置成在该X轴方向上延伸的一行的三者。在该Y轴方向上邻近的台地特征件200彼此分离。借助于在多个台地特征件200中形成在该Y轴方向上布置的多行子阵列300，可更高效且灵活地使用芯片面积。
图13为根据本揭露内容的与图14至图27配合以例示用于制造该3D存储器阵列的范例性程序的流程图，其中图14、图16、图18图、图20、图22、图24及图26分别例示在不同步骤中单个台地特征件200的中间部分(中间为在该X轴方向上)，且图15、图17、图19、图21、图23、图25及图27分别例示在不同步骤中单个台地特征件200的角落部分。
参看图14及图15，在步骤500中，多个隔离层202及多个牺牲层203交替地沉积以在基体100上形成一堆叠204。隔离层202中的每一者可包括例如SixOy、SixNy、SiOxNy、其他合适材料，或其等的任何组合。牺牲层203中的每一者可包括例如SixOy、SixNy、SiOxNy、其他合适材料，或其等的任何组合。然而，隔离层202及牺牲层203是由不同材料制成。在例示性实施例中，隔离层202是由SiO2制成，且牺牲层203是由SiN制成，但本揭露内容不限于此方面。隔离层202及牺牲层203可使用例如但不限于化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)、其他合适技术，或其等的一组合来沉积。
参看图16及图17，在步骤500之后的步骤510中，一光阻层(未示出)是形成于堆叠204上，且多个光阻修整程序及蚀刻程序被交替地执行以在隔离层202及牺牲层203中形成阶梯结构。隔离层202及牺牲层203之蚀刻可使用例如反应性离子蚀刻(RIE)、其他合适技术，或其等的任何组合来执行。
参看图18及图19，在步骤510之后的步骤520中，一金属间介电(IMD)层205是形成于堆叠204上，接着进行一化学机械平坦化(CMP)程序以显露隔离层202中之一顶部者。IMD层205可包括例如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂磷硅酸盐玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)、其他合适材料，或其等的任何组合。
参看图20及图21，在步骤520之后的步骤530中，堆叠204经部分蚀刻至基体100以在其中形成多个沟槽206。堆叠204的隔离层202及牺牲层203的蚀刻可使用例如RIE、其他合适技术，或其等的任何组合来执行。随后，执行一字线替换程序来用金属替换牺牲层203以形成字线320。在该字线替换程序中，牺牲层203可使用例如湿式蚀刻、其他合适技术，或其等的任何组合来移除。接着，使用例如CVD、PECVD、ALD、PVD、其他合适技术，或其等的任何组合来执行一金属沉积程序，以便在隔离层202之间形成字线320。字线320可由例如铜、钛、氮化钛、钽、氮化钽、钨、钌、铝、其他合适材料，或其等的任何组合制成。
参看图22及图23，在步骤530之后的步骤540中，一栅极介电层207及一通道层208是保形地形成于沟槽206中。在例示性实施例中，栅极介电层207可包括一铁电材料。在其他实施例中，栅极介电层207可包括例如一高k介电材料、氧化物-氮化物-氧化物(ONO)结构、氮化物-氧化物-氮化物(NON)结构、SiON、SiN、其他合适材料，或其等之任何组合。通道层208可包括例如含铟材料(例如，InxGayZnzMO，其中M可是Ti、Al、Ag、Si、Sn或类似者；且X、Y及Z可各是0与1之间的任何值)、氧化铟钨(IWO)、氧化锌、多晶硅、其他合适材料，或其等的任何组合。在栅极介电层207及通道层208保形地形成于沟槽206中之后，一隔离层209被沉积以填充沟槽206，接着进行一CMP程序。隔离层209可包括例如SixOy、SixNy、SiOxNy、其他合适材料，或其等之任何组合。在例示性实施例中，隔离层209是由SiO2制成。
参看图24及图25，在步骤540之后的步骤550中，形成多个单元隔离特征件340以界定并隔离在该Y轴方向上对准的存储器单元330。单元隔离特征件340的形成可包括例如但不限于：蚀刻该隔离层209以界定用于单元隔离特征件340的空间；蚀刻自借由蚀刻该隔离层209所形成的空间部分暴露的通道层208，以形成通道特征件334(参看图4及图5)：以及使用例如但不限于SiO2来填充借蚀刻该隔离层209及该通道层208所形成的空间。
参看图26及图27，在步骤550之后的步骤560中，隔离层209经部分蚀刻至基体100以界定用于位线331及源极线332的空间(参看图4及图5)。随后，使用例如CVD、PECVD、ALD、PVD、其他合适技术，或其等的任何组合来执行一金属沉积程序，以便在如此界定的空间中形成位线331及源极线332。位线331及源极线332可由例如铜、钛、氮化钛、钽、氮化钽、钨、钌、铝、其他合适材料，或其等的一组合制成。
在步骤560之后，位线连接导线311及源极线连接导线312形成，如图1、图7、图10、图11及图12所示。位线连接导线311及源极线连接导线312可由例如铜、钛、氮化钛、钽、氮化钽、钨、钌、铝、其他合适材料，或其等的一组合制成，且可使用例如CVD、PECVD、ALD、PVD、其他合适技术，或其等的任何组合来沉积。
应注意，本揭露内容的实施例可应用于存储器单元330的各种设计。作为一范例，图28例示存储器单元330的另一设计，其中栅极介电特征件335是由一铁电材料制成。相较于图5所示的存储器单元330，图28中的每一存储器单元330进一步包括安置在通道特征件334上的一介电特征件336。借助于介电特征件336，位线331及源极线332可进一步朝内延伸，以便在一电场被施加在存储器单元330的该TFT的源极/漏极电极331、332与该栅极电极之间时，增强栅极介电特征件335的相变。介电特征件336可由例如氧化铝(AlO)、其他合适高k介电材料，或其等的任何组合制成。
总之，根据本揭露内容的一些实施例，借由在一台地特征件200中形成多个3D存储器子阵列300，在邻近子阵列300之间不存在阶梯，且虚设存储器单元338的列数可减少，以便节省芯片面积。
根据一些实施例，一种3D存储器阵列包括：一半导体基体；一台地特征件，其形成于该半导体基体上方；以及多个3D存储器子阵列，其等是形成于该台地特征件中且在一X轴方向上布置。针对所述3D存储器子阵列中的每一者：该3D存储器子阵列包括分布于在一Y轴方向上延伸且在该X轴方向上布置的多列中的多个存储器单元、在一Z轴方向上延伸的多个位线、在该Z轴方向上延伸的多个源极线，及在该Y轴方向上延伸的多个字线，其中该X轴方向、该Y轴方向及该Z轴方向彼此横向；所述存储器单元中的每一者包括一第一电极、一第二电极及一栅极电极；在所述存储器单元的所述列的每一者中，所述存储器单元是分布于在该Z轴方向上布置的多层中；所述位线中的每一者是使在该Z轴方向上对准的所述存储器单元中的一些者的所述第一电极互连；所述源极线中的每一者是使在该Z轴方向上对准的所述存储器单元中的一些者的所述第二电极互连；所述字线中的每一者是使在该Y轴方向上对准的所述存储器单元中的一些者的所述栅极电极互连；且所述位线中的每一者是电气连接至该3D存储器子阵列中的所述位线中的另一者，其在该X轴方向上与该位线对准。针对在该台地特征件中的所述3D存储器子阵列中的任两者，所述3D存储器子阵列中的一者的所述位线的每一者是与所述3D存储器子阵列中的另一者的所述位线电气隔离。
根据一些实施例，该台地特征件包括一平原部分，以及连接至且包围所述平原部分的一阶梯部分。所述3D存储器子阵列是形成于该平原部分中。
根据一些实施例，该台地特征件包括在该Z轴方向上交替地堆叠的多个金属层及多个隔离层，且所述字线是由所述金属层形成。
根据一些实施例，所述字线中的每一者在该阶梯部分中是延伸在由安置在该字线上方的该(所述)隔离层中的任一者所覆盖的一区域的外部。
根据一些实施例，该3D存储器阵列进一步包括两列虚设存储器单元，其等是形成于该平原部分中且其等在该X轴方向上将所述3D存储器子阵列夹在其等间。
根据一些实施例，针对在该X轴方向上邻近的所述3D存储器子阵列中的两者，该3D存储器阵列进一步包括安置在所述3D存储器子阵列中的该两者间的一列虚设存储器单元。
根据一些实施例，所述字线是分布于在该X轴方向上彼此分开的多列中。在所述字线的所述列的每一者中，所述字线是分布于在该Z轴方向上布置的多层中。
根据一些实施例，该半导体基体具有多个驱动晶体管形成于其中，且所述驱动晶体管中的每一者是电气连接至所述字线中的一对应者，以用于驱动所述存储器单元中电气连接至该字线者的操作。
根据一些实施例，该台地特征件包括一平原部分，以及连接至且包围所述平原部分的一阶梯部分。所述3D存储器子阵列是形成于该平原部分中。针对在该X轴方向上邻近的所述字线的所述列中的任两者，该阶梯部分包括安置在所述字线的所述列中的该两者间的一字线隔离特征件。该3D存储器阵列进一步包括形成于该基体上方且具有与该台地特征件相同的一结构的另一台地特征件。该台地特征件的该字线隔离特征件是连接至该另一台地特征件的该字线隔离特征件。
根据一些实施例，所述3D存储器子阵列中的每一者包括在该X轴方向上延伸的多个位线连接导线及多个源极线连接导线。针对所述3D存储器子阵列中的每一者，所述位线连接导线中的每一者使在该X轴方向上对准的所述位线中的一些者互连，且所述源极线连接导线中的每一者使在该X轴方向上对准的所述源极线中的一些者互连。针对在该X轴方向上邻近的所述3D存储器子阵列中的两者，所述3D存储器子阵列中一者的所述位线连接导线中的每一者是与所述3D存储器子阵列中另一者的所述位线连接导线中的任一者电气隔离。
根据一些实施例，一种3D存储器阵列包括：一半导体基体；多个3D存储器子阵列，其等形成于该半导体基体上方且以一X轴方向布置；以及一互连特征件，其形成于该半导体基体上方，且使所述3D存储器子阵列中的两者互连。针对所述3D存储器子阵列中的每一者：该3D存储器子阵列包括分布于在一Y轴方向上延伸且在该X轴方向上布置的多列中的多个存储器单元、在一Z轴方向上延伸的多个位线、在该Z轴方向上延伸的多个源极线，及在该Y轴方向上延伸的多个字线，其中该X轴方向、该Y轴方向及该Z轴方向彼此横向；所述存储器单元中的每一者包括一第一电极、一第二电极及一栅极电极；在所述存储器单元的所述列的每一者中，所述存储器单元是分布于在该Z轴方向上布置的多层中；所述位线中的每一者是使在该Z轴方向上对准的所述存储器单元中的一些者的所述第一电极互连；所述源极线中的每一者是使在该Z轴方向上对准的所述存储器单元中的一些者的所述第二电极互连；所述字线中的每一者是使在该Y轴方向上对准的所述存储器单元中的一些者的所述栅极电极互连；且所述位线中的每一者是电气连接至该3D存储器子阵列中的所述位线中的另一者，其在该X轴方向上与该位线对准。针对在所述3D存储器子阵列中的任两者，所述3D存储器子阵列中的一者的所述位线的每一者是与所述3D存储器子阵列中的另一者的所述位线电气隔离。该互连特征件具有在该Z轴方向上交替地堆叠在一起的多个金属层及多个隔离层。
根据一些实施例，所述3D存储器子阵列中的每一者包括在该X轴方向上交替地布置且协作地形成所述存储器单元的多个字线区及多个单元区。针对所述3D存储器子阵列中的每一者：所述字线区中的每一者具有由在该Z轴方向上交替地堆叠在一起的多个金属层及多个隔离层所组成的一堆叠结构；所述单元区中的每一者包括形成于所述字线区中邻近于该单元区的一者的一侧壁上的一栅极介电特征件，及形成于该栅极介电特征件上的一通道特征件；且该通道特征件与所述位线中的一者及所述源极线中的一者接触。
根据一些实施例，该互连特征件与所述字线区中的一者具有相同结构。
根据一些实施例，该互连特征件包括在该X轴方向上交替地安置的多个互连字线区及至少一虚设单元区。所述互连字线区中的每一者与所述3D存储器子阵列的所述字线区中的一者具有相同结构。该至少一虚设单元区中的每一者与所述3D存储器子阵列的所述单元区中的一者具有相同结构。
根据一些实施例，该3D存储器阵列进一步包括两列虚设存储器单元，其等在该X轴方向上将所述3D存储器子阵列及所述互连特征件夹在其等间。
根据一些实施例，该3D存储器阵列进一步包括一阶梯特征件，其连接至且包围所述3D存储器子阵列及该互连特征件。
根据一些实施例，该阶梯特征件包括在该Z轴方向上交替地堆叠在一起的多个金属层及多个隔离层，且所述金属层是形成有分别电气连接至所述3D存储器子阵列的所述字线的多个字线延伸部。
根据一些实施例，所述字线延伸部中的每一者延伸在由安置在该字线延伸部上方的该阶梯特征件的该(所述)隔离层中的任一者所覆盖的一区域的外部。
根据一些实施例，提供用于形成一3D存储器阵列的方法。在一步骤中，多个隔离层及多个牺牲层被沉积成在一Z轴方向上交替地堆叠在一基体上以形成一堆叠特征件。在一步骤中，在该堆叠特征件中形成多个沟槽。所述牺牲层被替换为金属，以形成延伸在垂直于该Z轴方向的一Y轴方向上的多个字线。在一步骤中，一栅极介电层及一通道层是保形地形成于所述沟槽中。在一步骤中，形成多个位线及多个源极线以于所述沟槽中在该Z轴方向上延伸。所述位线及所述源极线与所述字线、该栅极介电层及该通道层协作以形成多个存储器单元，所述多个存储器单元是分布于在该Y轴方向上延伸且在垂直于该Y轴方向及该Z轴方向的一X轴方向上等距布置的多列中。在一步骤中，多个第一位线连接导线形成为在该X轴方向上延伸且在该Y轴方向上布置，且多个第二位线连接导线形成为在该X轴方向上延伸且在该Y轴方向上布置。所述第二位线连接导线在该X轴方向上与所述第一位线连接导线间隔开，且与所述第一位线连接导线电气隔离。所述存储器单元中的每一者包括一第一电极、一第二电极及一栅极电极。在所述存储器单元的所述列的每一者中，所述存储器单元是分布于在该Z轴方向上布置的多层中。所述位线中的每一者是使在该Z轴方向上对准的所述存储器单元中的一些者的所述第一电极互连。所述源极线中的每一者是使在该Z轴方向上对准的所述存储器单元中的一些者的所述第二电极互连。所述字线中的每一者是使在该Y轴方向上对准的所述存储器单元中的一些者的所述栅极电极互连。所述第一位线连接导线中的每一者是使在该X轴方向上对准的所述位线中的一些者互连。所述第二位线连接导线中的每一者是使在该X轴方向上对准的所述位线中的一些者互连。
根据一些实施例，在沉积所述隔离层与所述牺牲层之后，该堆叠特征件经蚀刻以形成一阶梯特征件，且所述存储器单元是连接至该阶梯特征件并由该阶梯特征件包围。
前述概述了若干实施例的特征，使得本领域技术人员可更好地理解本揭露内容的态样。本领域技术人员应理解，其可容易地使用本揭露内容作为设计或修改其他程序及结构的基础，来施行与本文中所介绍的实施例相同的目的及/或达成与本文中所介绍的实施例相同的优点。本领域技术人员应亦应认识到，此类等效构造并不脱离本揭露内容的精神及范围，且他们可进行本文的各种改变、替代以及变更，而不脱离本揭露内容的精神及范围。

Claims (10)

1.一种3D存储器阵列，其特征在于：
半导体基体；
台地特征件，其形成于所述半导体基体上方；以及
多个3D存储器子阵列，其等是形成于所述台地特征件中且在X轴方向上布置；
其中，针对所述3D存储器子阵列中的每一者：
该3D存储器子阵列包括分布于在一Y轴方向上延伸且在所述X轴方向上布置的多列中的多个存储器单元、在一Z轴方向上延伸的多个位线、在所述Z轴方向上延伸的多个源极线，及在所述Y轴方向上延伸的多个字线，其中所述X轴方向、所述Y轴方向及所述Z轴方向是彼此横向；
所述存储器单元中的每一者包括第一电极、第二电极及栅极电极；
在所述存储器单元的所述列的每一者中，所述存储器单元是分布于在所述Z轴方向上布置的多层中；
所述位线中的每一者是使在所述Z轴方向上对准的所述存储器单元中的一些存储器单元的所述第一电极互连；
所述源极线中的每一者是使在所述Z轴方向上对准的所述存储器单元中的一些存储器单元的所述第二电极互连；
所述字线中的每一者是使在所述Y轴方向上对准的所述存储器单元中的一些存储器单元的所述栅极电极互连；且
所述位线中的每一者是电气连接至所述3D存储器子阵列的所述位线中的另一者，其在所述X轴方向上与所述位线对准；且
其中，针对在所述台地特征件中的所述3D存储器子阵列中的任两者，所述3D存储器子阵列中的一者的所述位线中的每一者是与所述3D存储器子阵列中的另一者的所述位线电气隔离。
2.根据权利要求1所述的3D存储器阵列，其特征在于：所述台地特征件包括平原部分，以及连接至且包围所述平原部分的阶梯部分；且
其中所述3D存储器子阵列是形成于所述平原部分中。
3.根据权利要求2所述的3D存储器阵列，其特征在于：所述台地特征件包括在所述Z轴方向上交替地堆叠的多个金属层及多个隔离层，且所述字线是由所述金属层形成。
4.根据权利要求3所述的3D存储器阵列，其特征在于：其中所述字线中的每一者是在所述阶梯部分中延伸于由安置在所述字线上方的所述隔离层中的任一者所覆盖的区域的外部。
5.根据权利要求2所述的3D存储器阵列，其特征在于：所述3D存储器阵列进一步包含两列虚设存储器单元，其等是形成于所述平原部分中且在所述X轴方向上将所述3D存储器子阵列夹在其等间。
6.根据权利要求2所述的3D存储器阵列，其特征在于：所述3D存储器阵列针对在所述X轴方向上邻近的所述3D存储器子阵列中的两者进一步包含安置在所述3D存储器子阵列中的所述两者间的一列虚设存储器单元。
7.根据权利要求1所述的3D存储器阵列，其特征在于：所述字线是分布于在所述X轴方向上彼此分开的多列中；且
其中，在所述字线的所述列的每一者中，所述字线是分布于在所述Z轴方向上布置的多层中。
8.根据权利要求7所述的3D存储器阵列，其特征在于：所述半导体基体具有形成于其中的多个驱动晶体管，且所述驱动晶体管中的每一者是电气连接至所述字线中的一对应字线，用以驱动所述存储器单元中电气连接至所述字线的存储器单元的操作。
9.根据权利要求7所述的3D存储器阵列，其特征在于：所述台地特征件包括平原部分，以及连接至且包围所述平原部分的阶梯部分；
其中所述3D存储器子阵列是形成于所述平原部分中；
其中，针对在所述X轴方向上邻近的所述字线的所述列中的任两者，所述阶梯部分包括安置在所述字线的所述列中的所述两者间的字线隔离特征件；
所述3D存储器阵列进一步包含形成于所述半导体基体上方且具有与所述台地特征件相同的结构的另一台地特征件；且其中所述台地特征件的所述字线隔离特征件连接至所述另一台地特征件的所述字线隔离特征件。
10.根据权利要求1所述的3D存储器阵列，其特征在于：所述3D存储器子阵列中的每一者包括在所述X轴方向上延伸的多个位线连接导线及多个源极线连接导线；
其中，针对所述3D存储器子阵列中的每一者，所述位线连接导线中的每一者使所述位线中在所述X轴方向上对准的一些位线互连，且所述源极线连接导线中的每一者使所述源极线中在所述X轴方向上对准的一些源极线互连；
其中，针对在所述X轴方向上邻近的所述3D存储器子阵列中的两者，所述3D存储器子阵列中一者的所述位线连接导线中的每一者是与所述3D存储器子阵列中另一者的所述位线连接导线中的任一者电气隔离。
CN202210392598.8A 2022-02-18 2022-04-15 三维存储器阵列的结构 Pending CN116344454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/675,391 2022-02-18
US17/675,391 US20230269946A1 (en) 2022-02-18 2022-02-18 Structure of three-dimensional memory array

Publications (1)

Publication Number Publication Date
CN116344454A true CN116344454A (zh) 2023-06-27

Family

ID=86880914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210392598.8A Pending CN116344454A (zh) 2022-02-18 2022-04-15 三维存储器阵列的结构

Country Status (3)

Country Link
US (1) US20230269946A1 (zh)
CN (1) CN116344454A (zh)
TW (1) TWI817447B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040028A (ja) * 2019-09-03 2021-03-11 キオクシア株式会社 半導体記憶装置、及び半導体記憶装置の製造方法
US11011209B2 (en) * 2019-10-01 2021-05-18 Sandisk Technologies Llc Three-dimensional memory device including contact-level bit-line-connection structures and methods of making the same
US11729997B2 (en) * 2020-06-29 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. 3D stackable memory and methods of manufacture

Also Published As

Publication number Publication date
TW202335256A (zh) 2023-09-01
TWI817447B (zh) 2023-10-01
US20230269946A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
KR102613794B1 (ko) 전이 금속-함유 전도성 원소들에 의해 캡슐화된 강유전체 메모리 요소들을 포함하는 3차원 메모리 디바이스 및 이를 제조하는 방법
US11765892B2 (en) Three-dimensional memory device and method of manufacture
US11776602B2 (en) Memory array staircase structure
US11729988B2 (en) Memory device comprising conductive pillars and method of forming the same
US11404091B2 (en) Memory array word line routing
JP2022022188A (ja) メモリデバイス、半導体デバイス及びそれらの製造方法
US11647635B2 (en) Ferroelectric memory device and method of forming the same
US11991886B2 (en) Three-dimensional stackable ferroelectric random access memory devices and methods of forming
US20230255032A1 (en) Memory devices
US20220367515A1 (en) Ferroelectric memory device and method of forming the same
US11335790B2 (en) Ferroelectric memory devices with dual dielectric confinement and methods of forming the same
US20240155845A1 (en) Three-dimensional ferroelectric random access memory devices and methods of forming
TWI817447B (zh) 三維記憶體陣列之結構
KR20210148828A (ko) 메모리 어레이 게이트 구조물
US11980035B2 (en) Three-dimensional memory devices and methods of manufacturing thereof
US20230011604A1 (en) Semiconductor memory devices and methods of manufacturing thereof
US12002534B2 (en) Memory array word line routing
US20230232621A1 (en) Memory device and method for manufacturing the same using hard mask
US20230053447A1 (en) Semiconductor memory devices with wrapped word lines
US11963363B2 (en) Memory device and method for fabricating the same
US20240081078A1 (en) Memory device and method of forming the same
US20230413571A1 (en) Semiconductor device structure and methods of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination