CN100350588C - 浅槽隔离区与动态随机存取存储器的结构及其制造方法 - Google Patents

Abstract

本发明公开一种浅槽隔离区与动态随机存取存储器的结构及其制造方法。其中，首先在一衬底上形成一图案化的掩模层，接着进行一离子注入步骤，以在未被掩模层覆盖的衬底中形成一掺杂区。之后进行一蚀刻步骤以图案化衬底，而在衬底中形成一沟槽，其中沟槽的底部暴露出掺杂区。然后，于沟槽内填入一绝缘层以形成一浅槽隔离区。本发明仅在浅槽隔离区的底部处形成有掺杂区，而不会于浅槽隔离区的侧壁处形成有掺杂区。

Description

浅槽隔离区与动态随机存取存储器的结构及其制造方法

技术领域

本发明有关一种半导体元件的结构及其制造方法，且特别是有关一种浅槽隔离区与动态随机存取存储器的结构及其制造方法。

背景技术

当半导体进入深亚微米(Deep Sub-Micron)的工艺时，元件的尺寸逐渐缩小，对以往的动态随机存取存储器结构而言，也就是代表作为电容器的空间愈来愈小，另一方面，由于电脑应用软件的逐渐庞大，因此所需的存储器容量也就愈来愈大，对于这种尺寸变小而存储器容量却需要增加的情形，显示以往的动态随机存取存储器的电容器的制造方法必须有所改变，以符合趋势所需。

动态随机存取存储器(DRAM)依其电容器的结构主要可以分成两种形式，其一为具有堆叠式电容器(Stack Capacitor)的动态随机存取存储器，另一则为具有深沟槽式电容器(Deep Trench Capacitor)的动态随机存取存储器。而不论是何种形式的动态随机存取存储器，在半导体元件尺寸缩减的要求下，其制造的技术上均遭遇到越来越多的困难。

而一般在半导体元件中，包括在动态随机存取存储器元件中，经常会利用浅槽隔离区来定义出有源区，以使有源区的元件能彼此电隔离。同样的，随着元件尺寸的缩小化，如何提升隔离区的隔离能力也是重要的课题之一。

在现有技术中已有提出许多提升隔离区的隔离能力的方法，例如在美国专利公告第2002/0179997号专利中，其是于浅槽隔离区的底部以及顶部的边缘处都形成有掺杂区，用以作为沟道终止区(channel stop layer)，避免浅槽隔离区之间产生漏电。

然而，倘若为了提高浅槽隔离区的隔离能力而于浅槽隔离区的侧壁以及底部都形成掺杂区时却会衍生其他漏电的问题。如现有技术中，p型离子注入步骤的过程中，并无法确保离子不会注入在隔离区的侧壁上，而可能会在其侧壁处形成另一掺杂区。这是因为浅槽隔离区的侧壁本身就存在有一斜角，而且离子注入过程中，离子还可能因反弹作用而注入在浅槽隔离区的侧壁处。而由于侧壁处的掺杂区与后续有源元件的源极/漏极(source/drain)的结梯度(junction gradient)提高，而该处的电场将会因此上升，进而引发结漏电(junction leakage)的情形。

请参照图1，其为现有动态随机存取存储器的结构剖面示意图，现有动态随机存取存储器包括配置在衬底100中的沟槽式电容器101(其包括下电极102、电容介电层104、上电极106以及领氧化层108)、浅槽隔离区122、有源元件136、用来使有源元件136与沟槽式电容器101电连接的埋入式掺杂带110、n型注入区126以及p型注入区130。

其中，n型注入区126用来使每一沟槽式电容器101的下电极102电连接用。另外，p型注入区130是形成在寄生晶体管的沟道区的位置以及浅槽隔离区122的底部，其目的是用来提高寄生晶体管的启始电压值(thresholdvoltage)并提高浅槽隔离区122的隔离能力。而所谓的寄生电极体即是埋入式掺杂带110、下电极102、领氧化层108以及上电极106所构成的一垂直的(vertical)寄生晶体管。由于若寄生晶体管的启始电压不够高，而使寄生晶体管呈导通的状态时，电容器的电荷将会由此路径漏电，而无法有效的储存电荷。因此，通常在形成浅槽隔离区122之后，都会进行p型离子的注入步骤，以形成p型注入区130。

另外，在现有技术中，p型注入区130除了被用来提高寄生晶体管的启始电压之外，又同时希望能提高浅槽隔离区122的隔离效果，因此通常会将p型注入区130形成在浅槽隔离区122的底部处。但是，如此将会使得p型注入区130会较为靠近埋入式掺杂带110，在此种情况下，若要提高寄生晶体管的启始电压而提高p型注入区130的掺杂浓度，也将会导致埋入式掺杂带110与p型注入区130之间的p-n结梯度(p-njunction gradient)提高，而导致结漏电(junction leakage)的情形。

发明内容

因此本发明的目的就是提供一种浅槽隔离区及其制造方法，其仅在浅槽隔离区的底部形成有掺杂区，且在浅槽隔离区的侧壁处并不会形成有掺杂区。

本发明的再一目的是提供一种动态随机存取存储器的结构及其制造方法，以避免动态随机存取存储器中产生漏电，而提升元件的可靠度。

本发明提出一种浅槽隔离区的制造方法，此方法首先在一衬底上形成一图案化的掩模层，掩模层暴露出预定形成浅槽隔离区之处。接着利用掩模层作为一注入掩模进行一离子注入步骤，以在未被掩模层覆盖的衬底中形成一掺杂区。之后利用掩模层作为一蚀刻掩模进行一蚀刻步骤以图案化衬底，而在衬底中形成一沟槽，其中沟槽的底部暴露出掺杂区。然后，于沟槽内填入一绝缘层，再移除掩模层，以形成一浅槽隔离区。

本发明提出一种浅槽隔离区，其由一浅槽绝缘结构以及一掺杂区所构成，其中浅槽绝缘结构配置在一衬底中，而掺杂区配置在浅槽绝缘结构的底部。特别是，在浅槽绝缘结构的侧壁或边缘处都未形成有掺杂区。

本发明又提出一种动态随机存取存储器的制造方法，此方法首先在一衬底中形成一沟槽式电容器，其包括一下电极、一电容介电层以及一上电极，且在沟槽式电容器顶部的衬底中形成一埋入式掺杂带。接着，在衬底上形成一图案化掩模层，暴露出预定形成浅槽隔离区之处。之后，利用掩模层作为一注入掩模进行一离子注入步骤，以在衬底中形成一第一型掺杂区。随后，以掩模层作为一蚀刻掩模进行一蚀刻步骤，以在衬底中形成一沟槽，且此沟槽的底部暴露出第一型掺杂区。接着，在沟槽内填入一绝缘层，再移除掩模层。随后，在衬底的表面形成一遮蔽氧化层之后，进行一离子注入步骤，以在衬底中形成一第二型注入区，其中所形成的第二型注入区与沟槽式电容器的下电极电接触。随后进行另一离子注入步骤，以在衬底中形成一第一型注入区，其中所形成的第一型注入区形成在第二型注入区以及第一型掺杂区之间。然后，移除遮蔽氧化层，再于衬底的上方形成一有源元件，其中所形成的有源元件透过埋入式掺杂带而与沟槽式电容器的上电极电连接。

本发明又提出一种动态随机存取存储器，其包括一沟槽式电容器、一埋入式掺杂带、一浅槽隔离区、一第一型掺杂区、一第一型注入区、一第二型注入区以及一有源元件。其中，沟槽式电容器配置在一衬底中，且沟槽式电容器具有一下电极、一电容介电层以及一上电极。埋入式掺杂带配置在沟槽式电容器顶部侧壁处的衬底中。浅槽隔离区配置在衬底中，且部分浅槽隔离区位于沟槽式电容器内，该浅槽隔离区与该下电极间隔开。第一型掺杂区配置在浅槽隔离区的底部处。第二型注入区配置在衬底中，且第二型注入区与沟槽式电容器的下电极电接触。另外，第一型注入区配置在第二型注入区以及第一型掺杂区之间。而有源元件是配置在衬底上方，且此有源元件藉由埋入式掺杂带而与沟槽式电容器的上电极电连接。

由于本发明的浅槽隔离区的制造方法是先在衬底中形成掺杂区之后，才蚀刻衬底以形成深槽，因此可以确保浅槽的侧壁处不会被注入有离子。

本发明利用掺杂区作为蚀刻沟槽的侦测终点，因此本发明的方法可以改善沟槽深度的均匀度。

由于本发明的动态随机存取存储器中的浅槽隔离区中仅在其底部处形成有掺杂区，其侧壁处并不会形成有掺杂区，因此可以避免因浅槽隔离区侧壁处的掺杂区导致p-n结梯度提高，而产生漏电的情形。

由于本发明的动态随机存取存储器中的浅槽隔离区的底部处已形成有掺杂区，因此p型注入区可以形成在较远离埋入式掺杂带之处(衬底较深处)，如此一来为了提高寄生晶体管的启始电压而提高p型注入区的掺杂浓度，也不会造成p-n结梯度提高，而导致漏电的情形。

附图说明

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下，其中：

图1是现有动态随机存取存储器的剖面示意图；

图2A至图2C是依照本发明一优选实施例的浅槽隔离区的制造流程剖面示意图；以及

图3A至图3G是依照本发明一优选实施例的动态随机存取存储器的制造流程剖面示意图。

附图中的附图标记说明如下：

100、200：衬底              202：垫氧化层

204、302：掩模层            206、304、314、318：离子注入步骤

208、306：掺杂区            210、308：沟槽

212、310：绝缘层(浅槽绝缘结构)

101：沟槽式电容器           102：下电极

104：电容介电层             106：上电极

108：领氧化层              110：埋入式掺杂带

312：遮蔽氧化层            126、316：n型注入区

130、320：p型注入区        132、138：字元线

134a/134b：源极/漏极       136：有源元件

具体实施方式

图2A至图2C所示，其绘示是依照本发明一优选实施例的一种浅槽隔离区的制造流程剖面示意图。请参照图2A，首先在一衬底200上形成一垫氧化层202以及一掩模层204。其中，垫氧化层202是用来保护衬底200的表面，掩模层204的厚度例如是大于600埃，其可以是氮化硅层、氮化硅层/光致抗蚀剂层的堆叠层、或是氮化硅层/氧化硅层/光致抗蚀剂层的堆叠层，视工艺需要而定。形成掩模层204以及垫氧化层202的方法例如是先在衬底200的表面形成一氧化薄层(未绘示)，并且在氧化薄层上形成一掩模材质层(未绘示)，接着于掩模材质层上形成一图案化的光致抗蚀剂层后，进行一蚀刻步骤图案化掩模材质层以及薄氧化层即可。若未将上述的光致抗蚀剂层移除，则掩模层204将包括了一层光致抗蚀剂层。

之后，以掩模层204为一注入掩模进行一离子注入步骤206，以在未被掩模层204覆盖的衬底200中形成一掺杂区208。离子注入步骤206的能量依照浅槽隔离区的深度而定，例如在0.11微米的工艺中预定形成2900埃深度的浅槽隔离区，则上述离子注入步骤206的能量例如是100keV。另外，掺杂区208中所注入的离子例如是p型离子(譬如是硼离子)或是n型离子，掺杂区208的离子型态与后续有源元件的掺杂型态相反，作为沟道终止区(channel stop layer)。

请参照图2B，以掩模层204为一蚀刻掩模进行一蚀刻步骤，以图案化衬底200，而于衬底200中形成一沟槽210，其中沟槽210的底部暴露出掺杂区208。在此，可以利用掺杂区208作为蚀刻步骤的侦测终点，换言之，在蚀刻步骤的过程中当侦测到掺杂区208的掺杂物质时，便可终止此蚀刻步骤。因掺杂区208的注入深度可精确控制，所以可减少沟槽210蚀刻深度的变异，改善晶片与晶片间沟槽深度的均匀度(wafer to wafer trench depthuniformity)。

请参照图2C，在沟槽210内填入一绝缘层212，再将掩模层204以及垫氧化层202移除，即形成一浅槽隔离区。在此，于沟槽210内填入绝缘层212的方法例如是先在衬底200上方沉积一层绝缘材质层，覆盖掩模层204并填满沟槽210，之后以化学机械研磨法研磨绝缘材质层，直到掩模层204暴露出来。

因此，本发明的浅槽隔离区是由一浅槽绝缘结构212以及一掺杂区208所构成。其中，浅槽绝缘结构212配置在一衬底200中，且掺杂区208位于浅槽绝缘结构212的底部。特别是，在浅槽绝缘结构212的侧壁处与顶部处都未有掺杂区。

上述的浅槽隔离区可以应用许多半导体元件中，以下的说明是将此浅槽隔离区应用在动态随机存取存储器中。

请参照图3A至图3G，其绘示是依照本发明一优选实施例的动态随机存取存储器的制造流程剖面示意图。请参照图3A，首先提供一衬底100，衬底100例如是p型硅衬底。接着，在衬底100中形成一沟槽式电容器101，其包括掺杂区102(其作为电容器的下电极)、电容介电层104、导电层106(其作为电容器的上电极)以及领氧化层(collar oxide)108。

其中，形成此沟槽式电容器的方法，是首先在衬底100中形成一深沟槽(未绘示)，接着，于深沟槽底部形成掺杂区102，以作为深沟槽电容器的下电极。之后，于深沟槽底部的表面上形成电容介电层104。之后再于深沟槽内填入导电层106并且在深沟槽顶部的侧壁处形成领氧化层108。在上述的制作过程中，因历经数次的高温工艺，在深沟槽顶部处未被领氧化层108覆盖的衬底100中将会因导电层106中离子的扩散而形成一掺杂区110，其又称为埋入式掺杂带(buried strap)。

在形成沟槽式电容器101之后，于衬底100的上方形成一图案化的掩模层302，暴露出预定形成浅槽隔离区之处。在一优选实施例中，掩模层302的厚度例如是大于600埃，其可以是氮化硅层、氮化硅层/光致抗蚀剂层的堆叠层、或是氮化硅层/氧化硅层/光致抗蚀剂层的堆叠层，视工艺需要而定。

请参照图3B，以掩模层302作为一注入掩模进行一离子注入步骤304，以在衬底100中形成一掺杂区306。离子注入步骤304的能量依照浅槽隔离区的深度而定，例如在0.11微米的工艺中预定形成2900埃深度的浅槽隔离区，则上述离子注入步骤304的能量例如是100keV。另外，掺杂区306中所注入的离子型态例如是p型离子(譬如是硼离子)，其与后续有源元件的掺杂型态相反，作为沟道终止区。

请参照图3C，以掩模层302作为一蚀刻掩模进行一蚀刻步骤，以在衬底100中形成一浅槽308，浅槽308的底部暴露出掺杂区306，且部分浅槽308形成在沟槽式电容器101中，并使沟槽式电容器101顶部其中一侧壁处的掺杂区110被移除掉。在此蚀刻步骤中，可以利用掺杂区306作为蚀刻步骤的侦测终点，换言之，在蚀刻步骤的过程中当侦测到掺杂区306的掺杂物质时，便可终止此蚀刻步骤。因掺杂区306的注入深度可精确控制，所以可减少沟槽308蚀刻深度的变异，改善晶片与晶片间沟槽深度的均匀度(wafer to wafer trench depth uniformity)。

请参照图3D，在沟槽308中填入一绝缘层310，并且将掩模层302移除，即形成一浅槽隔离区，其中在浅槽隔离区310的底部形成有掺杂区306。在一优选实施例中，于沟槽308内填入绝缘层310的方法例如是先在衬底100上方沉积一层绝缘材质层，覆盖掩模层302并填满沟槽308，之后以化学机械研磨法研磨绝缘材质层，直到掩模层302暴露出来。

请参照图3E，在移除掩模层302之后，于衬底100的表面上形成一遮蔽氧化层(screen oxide)312，以避免后续离子注入步骤产生沟道现象(channeling efiect)。接着进行一离子注入步骤314，以在衬底100中形成一n型注入区316，n型注入区316与沟槽式电容器101的下电极102(掺杂区102)电性接触，其用来将存储器元件中每一沟槽式电容器的下电极串接起来。

请参照图3F，进行另一离子注入步骤318，以在衬底100中形成一p型注入区320，且p型注入区320形成在掺杂区306以及n型注入区316之间。

在此，形成p型注入区320的目的是为了提高寄生晶体管的启始电压值，而所谓的寄生电极体即是埋入式掺杂带106、下电极102、领氧化层108以及上电极106所构成的一垂直的(vertical)寄生晶体管。倘若寄生晶体管的启始电压不够高，而使寄生晶体管呈开的状态时，电容器的电荷将会由此路径漏电，而无法有效的储存电荷。而由于本发明在浅槽隔离区310的底部已形成有掺杂区306，因此p型注入区320可以形成在较远离埋入式掺杂带110的位置(衬底100较深之处)，以避免p型注入区320与埋入式掺杂带110会有p-n结梯度提高而导致漏电的问题。另外，也因为p型注入区320是形成在较远离埋入式掺杂带110的位置，因此可以提高p型注入区320的掺杂浓度，进而更提高寄生晶体管的启始电压值。

请参照图3G，在进行完上述各种注入区的注入步骤之后，将遮蔽氧化层312移除。然后于衬底100上形成有源元件136以及通过字元线(passingword line)138，其中有源元件136包括字元线132以及源极/漏极134a/134b，且有源元件136与埋入式掺杂带110电性接触。如此一来，藉由埋入式掺杂带110便可以使有源元件136与沟槽式电容器101电性连接，而完成动态随机存取存储器的制作。

因此，本发明的动态随机存取存储器包括一沟槽式电容器101、一埋入式掺杂带110、一浅槽隔离区310、一p型掺杂区306、一p型注入区320、一n型注入区316以及一有源元件136。其中，沟槽式电容器101配置在一衬底100中，且沟槽式电容器101具有一下电极102、一电容介电层104以及一上电极106。埋入式掺杂带110配置在沟槽式电容器101顶部侧壁处的衬底100中。

浅槽隔离区310配置在衬底100中，且部分浅槽隔离区310位于沟槽式电容器101内。p型掺杂区306配置在浅槽隔离区310的底部处。

n型注入区316配置在衬底100中，且n型注入区316与沟槽式电容器101的下电极102电性接触。另外，p型注入区320配置在n型注入区316以及p型掺杂区306之间的衬底100中。

而有源元件136是配置在衬底100的上方，且此有源元件136包括字元线132、源极/漏极134a/134b，且有源元件136与埋入式掺杂带110电接触，因此藉由埋入式掺杂带110便可以使浅沟槽式电容器101与有源元件136电性连接。

综合以上所述，本发明具有下列优点：

1.由于本发明的浅槽隔离区的制造方法是先在衬底中形成掺杂区之后，才蚀刻衬底以形成深槽，因此可以确保浅槽的侧壁处不会被注入有离子，避免产生结漏电(junction leakage)的情形。

2.本发明利用掺杂区作为蚀刻沟槽的侦测终点，因此本发明的方法可以改善沟槽深度的均匀度。

3.由于本发明的动态随机存取存储器中的浅槽隔离区中仅在其底部处形成有掺杂区，其侧壁处并不会形成有掺杂区，因此可以避免因浅槽隔离区侧壁处的掺杂区导致p-n结梯度提高，而产生漏电的情形。

4.由于本发明的动态随机存取存储器中的浅槽隔离区的底部处已形成有掺杂区，因此p型注入区可以形成在较远离埋入式掺杂带之处(衬底较深之处)，如此一来为了提高寄生晶体管的启始电压而提高p型注入区的掺杂浓度，也不会造成p-n结梯度提高，而导致漏电的情形。

虽然本发明已以优选实施例公开如上，但是其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的情况下，应当可作些许的更动与润饰，因此本发明的保护范围应当由所附权利要求所确定的为准。

Claims (22)

1.一种浅槽隔离区的制造方法，该浅槽隔离区用以定义出一有源区，该方法包括：

在一衬底上形成一图案化的掩模层；

在未被该掩模层覆盖的该衬底中形成一掺杂区，该掺杂区与该衬底的表面间隔开；

在该衬底中形成一沟槽，其中该沟槽的底部暴露出该掺杂区；以及

在该沟槽内填入一绝缘层。

2.如权利要求1所述的浅槽隔离区的制造方法，其中在未被该掩模层覆盖的该衬底中形成该掺杂区的方法包括利用该掩模层为一注入掩模进行一离子注入步骤，以在该衬底中形成该掺杂区。

3.如权利要求1所述的浅槽隔离区的制造方法，其中该掺杂区中所注入的离子与该有源区中的有源元件的掺杂型态相反。

4.如权利要求3所述的浅槽隔离区的制造方法，其中该掺杂区中所注入的离子为p型离子或是n型离子。

5.如权利要求1所述的浅槽隔离区的制造方法，其中在该衬底中形成该沟槽的方法包括利用该掩模层为一蚀刻掩模进行一蚀刻步骤，以在该衬底中形成该沟槽。

6.如权利要求5所述的浅槽隔离区的制造方法，其中该掺杂区作为该蚀刻步骤的侦测终点。

7.如权利要求1所述的浅槽隔离区的制造方法，其中该掩模层的厚度大于600埃。

8.一种浅槽隔离区，该浅槽隔离区用以定义出一有源区，包括：

一浅槽绝缘结构，配置在一衬底中，

其中，该浅槽绝缘结构仅在其底部有掺杂区。

9.如权利要求8所述的浅槽隔离区，其中该掺杂区中所注入的离子与该有源区中的有源元件的掺杂型态相反。

10.如权利要求9所述的浅槽隔离区，其中该掺杂区为一p型掺杂区或是一n型掺杂区。

11.一种动态随机存取存储器的制造方法，包括：

在一衬底中形成一沟槽式电容器，且在该沟槽式电容器顶部的该衬底中形成有一埋入式掺杂带；

在该衬底上形成一图案化掩模层；

进行一离子注入步骤，以在该衬底中形成一第一型掺杂区；

进行一蚀刻步骤，以在该衬底中形成一沟槽，该沟槽的底部暴露出该第一型掺杂区；

在该沟槽内填入一绝缘层；

移除该掩模层；

在该衬底中形成一第一型注入区，该第一型注入区形成在该第一型掺杂区的底下；以及

在该衬底的上方形成一有源元件，且该有源元件透过该埋入式掺杂带而与该沟槽式电容器的上电极电性连接。

12.如权利要求11所述的动态随机存取存储器的制造方法，还包括在该衬底中形成一第二型注入区，该第二型注入区与该沟槽式电容器的下电极电性连接，且后续在形成该第一型注入区之后，该第一型注入区会形成在该第二型注入区以及该第一型掺杂区之间。

13.如权利要求11所述的动态随机存取存储器的制造方法，其中该第一型掺杂区作为该蚀刻步骤的侦测终点。

14.如权利要求13所述的动态随机存取存储器的制造方法，其中该第一型掺杂区中所注入的离子与该有源元件的掺杂型态相反。

15.如权利要求14所述的动态随机存取存储器的制造方法，其中该第一型掺杂区中所注入的离子为p型离子。

16.如权利要求11所述的动态随机存取存储器的制造方法，其中该掩模层的厚度大于600埃。

17.如权利要求11所述的动态随机存取存储器的制造方法，其中移除该掩模层之后，还包括先在该衬底的表面上形成一遮蔽氧化层。

18.一种动态随机存取存储器，包括：

一沟槽式电容器，配置在一衬底中，该沟槽式电容器具有一下电极、一电容介电层以及一上电极；

一浅槽隔离区，配置在该衬底中，且部分该浅槽隔离区位于该沟槽式电容器内，该浅槽隔离区与该下电极间隔开；

一第一型掺杂区，配置在该浅槽隔离区的底部；

一第一型注入区，配置在该第一型掺杂区的底下；以及

一有源元件，配置在该衬底上方，且该有源元件与该沟槽式电容器的上电极电性连接。

19.如权利要求18所述的动态随机存取存储器，其中该第一型掺杂区中所注入的离子与该有源元件的掺杂型态相反。

20.如权利要求18所述的动态随机存取存储器，还包括一第二型注入区，配置在该衬底中，该第二型注入区与该沟槽式电容器的该下电极电性接触。

21.如权利要求20所述的动态随机存取存储器，其中该第一型注入区位于该第一型掺杂区以及该第二型注入区之间。

22.如权利要求18所述的动态随机存取存储器，还包括一埋入式掺杂带，配置在该沟槽式电容器顶部侧壁处的该衬底中，用以使该沟槽式电容器的该上电极与该有源元件电性连接。

Images