CN1277307C

CN1277307C - 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法

Info

Publication number: CN1277307C
Application number: CN 03141197
Authority: CN
Inventors: 徐裕盛; 陈逸男; 张明成
Original assignee: Nanya Technology Corp
Current assignee: Nanya Technology Corp
Priority date: 2003-06-06
Filing date: 2003-06-06
Publication date: 2006-09-27
Anticipated expiration: 2023-06-06
Also published as: CN1553498A

Abstract

一种防止具有垂直型晶体管与沟槽电容器的存储器装置的埋入带区域重迭的方法，包括下列步骤：提供一具有至少一沟槽的基底；于沟槽下部形成一电容器；于电容器上方形成一导线结构；于导线结构上方形成第一沟槽顶端绝缘层；于第一沟槽顶端绝缘层上方的沟槽侧壁上形成一介电层间隙壁；去除第一沟槽顶端绝缘层以露出介电层间隙壁与导线结构之间的沟槽侧壁；于该沟槽侧壁周围的基底中形成一埋入带；去除介电层间隙壁；于导线结构上方形成第二沟槽顶端绝缘层；于第二沟槽顶端绝缘层上方的沟槽中形成一控制栅极。

Description

具有垂直型晶体管与沟槽电容器的存储器装置的制造方法

技术领域

本发明是关于一种存储器装置的制造方法，特别是有关于一种具有垂直型晶体管与沟槽电容器的存储器装置的制造方法。

背景技术

集成电路的发展技术日新月异，其发展趋势往功能强大，尺寸缩小与速度加快的方向前进，而动态随机存取存储器(DRAM)的制造技术亦是如此，尤其是其存储容量的增加更是最重要的关键。

现今大多数的DRAM单元是由一个晶体管与一个电容器所构成。由于目前DRAM的存储容量已达到256百万位甚至512兆位以上，在组件积集度要求越来越高的情况下，存储单元与晶体管的尺寸需要大幅缩小，才可能制造出存储容量更高，处理速度更快的DRAM。然而，传统平板电容的设计方式，会占据太多芯片表面的面积而无法符合上述需求。利用立体化的工艺技术，可以大量地减少晶体管与电容器于半导体基底上所占布的面积，因此立体化技术开始被运用于DRAM的工艺上，例如垂直型晶体管与沟槽型电容器。相对于传统平板式晶体管占布半导体表面相当大的面积，无法满足目前高度积集化的需求，因此可大幅改善公知的半导体存储单元的缺点，将成为目前及未来制造半导体存储单元的主要潮流。

然而，随着晶体管尺寸的缩小，作为晶体管漏极并且作为垂直晶体管与沟槽电容器电性连接的埋入带(Buried Strap，BS)的扩散区域重迭现象(称的为BS Merge)亦随之发生，如图1所示。埋入带18的形成是由存储单元中导线结构16中掺杂高浓度离子的导电层12中的离子经热扩散的方式经由掺杂低浓度离子或无掺杂离子的导电层14扩散至基底10中(称的为BSout-diffusion)。若埋入带18的扩散区域太大，会因此与相邻沟槽的埋入带18扩散区域重迭而引起半导体存储单元的短路。

传统上，具有垂直晶体管及沟槽电容的存储器装置的制造方法，其步骤顺序是先形成沟槽顶端绝缘层20，后续再以热扩散方式形成埋入带18，然而为了使垂直晶体管与沟槽电容器有良好的电性连接，埋入带18的扩散区域必须高于沟槽顶端绝缘层20的厚度以连接控制栅极22与导线结构16，因此必须将热扩散的温度提高，导电层12中的掺杂离子浓度也需提高，但是却更容易造成埋入带18的扩散区域增大而导致埋入带18扩散区域重迭的现象发生。

发明内容

有鉴于此，本发明的目的，在于提供一种新的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，可避免埋入带与相邻沟槽的埋入带区域重迭因而电性连接而造成存储器装置的短路。

本发明的另一个目的，在于提供一种新的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，可使存储单元的尺寸可以进一步缩小。

此外，本发明的另一个目的在于提供一种新的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，可使垂直型晶体管与沟槽电容器的电性连接能有良好控制。

本发明的主要特征在于改变公知的埋入带与沟槽顶端绝缘层的形成顺序，改以先形成埋入带以连接垂直型晶体管与沟槽电容器，之后再形成沟槽顶端绝缘层。形成埋入带的方法则使用气相掺杂法(Gas Phase Doping，GPD)来取代公知的热扩散法，并先以第一沟槽顶端绝缘层与介电层间隙壁定义气相掺杂离子扩散至基底的路径。以此方式形成的埋入带较传统的掺杂离子由掺杂导电层以热扩散方式形成的埋入带更易控制离子的扩散区域面积，其埋入带扩散区域的直径可仅为公知的一半。此外，且先形成埋入带的扩散区域，即是先定义垂直晶体管与沟槽电容器电性连接的区域，因而电性连接能有良好控制。另外，使用气相掺杂法来形成埋入带可以减少传统热扩散法的回火工艺的时间甚至省略回火工艺以降低热预算。

本发明的目的在于提供一种具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，包括：提供一基底；于基底中形成至少一沟槽；于沟槽下部形成一电容器；于电容器上方形成一导线结构；于导线结构上方形成一第一沟槽顶端绝缘层；于第一沟槽顶端绝缘层上方形成一介电层间隙壁衬垫于沟槽侧壁上；去除第一沟槽顶端绝缘层以露出介电层间隙壁与导线结构之间的沟槽侧壁；于露出的沟槽侧壁周围的基底中形成一埋入带作为漏极，其中上述介电层间隙壁是作为形成埋入带时的掩模层；去除介电层间隙壁；于导线结构上方形成一第二沟槽顶端绝缘层；及于第二沟槽顶端绝缘层上方形成一控制栅极，其中第二沟槽顶端绝缘层是作为控制栅极与导线结构的绝缘阻隔。

附图说明

图1是传统的具有垂直晶体管与沟槽电容器的存储器装置发生埋入带区域重迭的剖面示意图。

图2至图6是根据本发明实施例的形成具有垂直晶体管与沟槽电容器的存储器装置的工艺剖面示意图。

图号说明：

10～基底；

12～掺杂高浓度离子的导电层；

14～掺杂低浓度离子或无掺杂离子的导电层；

16～导线结构； 18～埋入带；

20～沟槽顶端绝缘层； 22～控制栅极。

100～基底； 102～掩模层；

104～沟槽； 110～埋入式电极板；

112～电容器介电层； 114～电极板；

115～沟槽电容器； 120～环状绝缘层；

122～第一导电层； 124～第二导电层；

126～导线结构； 130～第一沟槽顶端绝缘层；

132～介电层间隙壁； 134～埋入带；

136～第二沟槽顶端绝缘层； 140～栅极氧化层；

142～栅极导电层； 144～控制栅极。

具体实施方式

以下是配合图2-图6详细说明根据本发明的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法的一实施例。

如图2所示，提供一基底100，例如是硅基底，于基底100上形成一掩模层102，此掩模层102例如是由垫氧化层和氮化硅层所构成，其具有矩阵图案，其图案为暴露出沟槽的区域。接着进行蚀刻工艺，将此掩模层102的图案转移至基底100中，以于基底100中形成沟槽104。接着于沟槽104的下面部分形成沟槽电容器115，其结构包括：埋入式电极板(BP)110、顺应性的电容器介电层112与电极板114。其中，埋入式电极板110是一例如N+型的掺杂区，位于沟槽104底部的基底中，电极板114的材质例如是掺杂的复晶硅，电容器介电层112的材质例如是氧化硅-氮化硅(oxide-nitride，简称ON)的迭层结构、或是氧化硅-氮化硅-氧化硅(oxide-nitride-oxide，简称ONO)的迭层结构。上述结构的形成方式可以公知的技术实施，其方法例如是在沟槽104的表面形成一层例如为N+型的掺杂的介电层，例如砷硅玻璃(arsenic silicate glass，简称ASG)，接着于沟槽104中填入一预定深度的光刻胶材质，再藉由湿蚀刻移除未为光刻胶材质覆盖的掺杂的介电层，之后将光刻胶材质移除，再顺应性沉积一绝缘层，例如四乙氧基硅酸盐(TEOS)，以防止掺杂离子在后续的热工艺中扩散至未被掺杂的介电层所覆盖的沟槽104侧壁周围的基底100中，之后经由热工艺将掺杂的介电层中的掺杂离子趋入基底100中，而形成例如为N+型的掺杂区，以做为埋入式电极板110，接着移除绝缘层与掺杂的介电层，之后顺应性沉积一介电层和沉积一导电层以填满沟槽104，并利用回蚀刻工艺移除沟槽上部与基底100表面的介电层与导电层以于沟槽下部形成电容器介电层112与电极板114。

接着如图3所示，于掩模层102上方、沟槽104侧壁上与电容器115上方顺应性沉积一层绝缘层，材质例如是氧化硅，之后进行一等向性回蚀刻工艺以移除掩模层102上方与电容器115上方的绝缘层，以于沟槽104侧壁上形成环状绝缘层120以作为后续的导线结构126与基底100的绝缘阻隔。接着沉积第一导电层122以填满沟槽104，材质例如是掺杂的复晶硅或掺杂的非晶硅，然后进行二次回蚀刻工艺依序蚀刻第一导电层122与环状绝缘层120至既定位置，以使第一导电层122被环状绝缘层120所包围，且环状绝缘层120在沟槽104的高度低于第一导电层122的高度。然后沉积第二导电层124，材质例如是复晶硅或非晶硅，然后回蚀刻第二导电层124以使其覆盖于第一导电层122与环状绝缘层120的上方。在本实施例中，第一及第二导电层122，124是构成本发明的存储器装置中的导线结构126。

接下来请参照图4，于第二导电层124上方、沟槽104侧壁上以及掩模层102表面顺应性沉积一绝缘层，材质例如是高密度等离子体式氧化硅(High Density Plasma oxide，HDP oxide)，然后进行一蚀刻工艺，例如是湿蚀刻工艺，以去除沟槽104侧壁上与该掩模层102表面的绝缘层而于第二导电层124上方形成第一沟槽顶端绝缘层130，其厚度在200至400埃之间，较佳者为300埃。之后再于第一沟槽顶端绝缘层130上方、沟槽104侧壁上以及掩模层102表面顺应性沉积一介电层，材质例如是氮化硅，其厚度在40至60埃之间。为然后进行一非等向性回蚀刻工艺以去除第一沟槽顶端绝缘层130上方与掩模层102表面上的介电层而于沟槽104侧壁上形成介电层间隙壁132。

接下来如图5所示，进行一蚀刻工艺，例如是湿蚀刻工艺，将第一沟槽顶端绝缘层130移除，此时介电层间隙壁132与第二导电层124之间的沟槽104侧壁因第一沟槽顶端绝缘层130的移除而露出。接下来实施一气相掺杂法(GPD)，将气相的掺杂离子经由上述露出的沟槽104侧壁扩散至其周围的基底100中以形成埋入带134。介电层间隙壁132是作为一掩模层用来覆盖住沟槽104侧壁的其它区域以防止气相离子扩散至基底100的其它区域内。因为用来形成埋入带的掺杂离子扩散至基底100的路径已先以第一沟槽顶端绝缘层130与介电层间隙壁132定义的，因此，以此方式形成的埋入带134较传统的掺杂离子由掺杂导电层以热扩散方式形成的埋入带更易控制离子的扩散区域面积，因而可减少埋入带扩散区域重迭的现象发生。

接下来如图6所示，进行一蚀刻工艺，例如是湿蚀刻工艺，将介电层间隙壁132去除，然后再于第二导电层124上方、沟槽104侧壁上以及掩模层102表面顺应性沉积一绝缘层，材质例如是高密度等离子体式氧化硅(HDPoxide)，然后进行一蚀刻工艺，例如是湿蚀刻工艺，以去除沟槽104侧壁上与该掩模层102表面的绝缘层而于第二导电层124上方形成一第二沟槽顶端绝缘层136，其厚度在200至400埃之间，较佳者为300埃。第二沟槽顶端绝缘层136是作为后续的控制栅极与上述导线结构的绝缘阻隔。最后，利用公知技术于沟槽顶端绝缘层130上方的沟槽104上半部形成栅极氧化层140与栅极导电层142，栅极导电层142的材质例如是复晶硅、钨硅合金、金属或其组合。其方法例如是使用热氧化法于沟槽顶端绝缘层130上方的沟槽104侧壁上形成栅极氧化层140，然后再于栅极氧化层140所包围的区域中形成栅极导电层142。在本实施例中，栅极氧化层140与栅极导电层142是构成本发明的存储器装置中的控制栅极144。

根据本发明所形成的埋入带134，其气相掺杂离子的扩散区域为半圆形的区域，且其区域上部超过第二沟槽顶端绝缘层136而与控制栅极144电性连接，其区域下部与导线结构126电性连接。在本实施例中，埋入带134是作为垂直晶体管的漏极区以及作为垂直晶体管与沟槽电容器的电性连接。

根据本发明，由于使用GDP法所形成的埋入带134形成于用来作为控制栅极与导线结构的绝缘阻隔的第二沟槽顶端绝缘层136的前，亦即先定义了垂直晶体管与沟槽电容器电性连接的区域，并且以第一沟槽顶端绝缘层130与介电层间隙壁132定义其气相掺杂离子的扩散路径，因此不需为了防止垂直晶体管与沟槽电容连接不良而增大埋入带扩散区域，因此可得到比公知较小的埋入带区域，其扩散区域的直径约为公知的一半，进而避免埋入带与相邻沟槽的埋入带扩散区域重迭而造成存储器装置的短路，而垂直型晶体管与沟槽电容器的电性连接亦可有效控制。

此外由于埋入带扩散区域变小，相较于公知的存储装置，可有效降低存储单元的横向面积而提高集成电路的积集度而往更小的尺寸发展。

Claims

1、一种具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，包括：

提供一基底；

于该基底中形成至少一沟槽；

于该沟槽下部形成一电容器；

于该电容器上方形成一导线结构；

于该导线结构上方形成一第一沟槽顶端绝缘层；

于该第一沟槽顶端绝缘层上方形成一介电层间隙壁衬垫于该沟槽侧壁上；

去除该第一沟槽顶端绝缘层以露出该介电层间隙壁与该导线结构之间的该沟槽侧壁；

于该露出的沟槽侧壁周围的该基底中形成一埋入带作为漏极，其中上述该介电层间隙壁是作为形成该埋入带时的一掩模层；

去除该介电层间隙壁；

于该导线结构上方形成一第二沟槽顶端绝缘层；及

于该第二沟槽顶端绝缘层上方形成一控制栅极，其中该第二沟槽顶端绝缘层是作为该控制栅极与该导线结构的绝缘阻隔。

2、根据权利要求1所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该第一沟槽顶端绝缘层与该第二沟槽顶端绝缘层的材质是由氧化硅所组成。

3、根据权利要求1所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该介电层间隙壁的材质是由氮化硅所组成。

4、根据权利要求1所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该第一沟槽顶端绝缘层与该第二沟槽顶端绝缘层的厚度在200至400埃之间。

5、根据权利要求1所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该介电层间隙壁的厚度在40至60埃之间。

6、根据权利要求1所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中移除该第一沟槽顶端绝缘层的方法是使用湿蚀刻法。

7、根据权利要求1所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中形成该埋入带的方法是使用气相掺杂法。

8、根据权利要求1所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中移除该介电层间隙壁的方法是使用湿蚀刻法。

9、根据权利要求1所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该埋入带的形成区域是一半圆形的区域，而该区域上部与该控制栅极电性连接，该区域下部与该导线结构电性连接。

10、一种具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，包括：

提供一半导体基底；

于该基底中形成至少一沟槽；

于该沟槽下部形成一电容器；

于该电容器上方形成一导线结构；

于该导线结构上方、该沟槽侧壁上以及该基底表面沉积一绝缘层；

回蚀刻该绝缘层以去除该沟槽侧壁上与该基底表面的该绝缘层而于该导线结构上方形成一第一沟槽顶端绝缘层；

于该第一沟槽顶端绝缘层上方、该沟槽侧壁上以及该基底表面沉积一介电层；

回蚀刻该介电层以去除该第一沟槽顶端绝缘层上方与该基底表面的该介电层而于该沟槽侧壁上形成一介电层间隙壁；

去除该介电层间隙壁；

回蚀刻该绝缘层以去除该沟槽侧壁上与该基底表面的该绝缘层而于该导线结构上方形成一第二沟槽顶端绝缘层；及

11、根据权利要求10所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该第一沟槽顶端绝缘层与该第二沟槽顶端绝缘层的材质是由氧化硅所组成。

12、根据权利要求10所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该介电层间隙壁的材质是由氮化硅所组成。

13、根据权利要求10所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该第一沟槽顶端绝缘层与该第二沟槽顶端绝缘层的厚度在200至400埃之间。

14、根据权利要求10所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该介电层间隙壁的厚度在40至60埃之间。

15、根据权利要求10所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中移除该第一沟槽顶端绝缘层的方法是使用湿蚀刻法。

16、根据权利要求10所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中形成该埋入带的方法是使用气相掺杂法。

17、根据权利要求10所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中移除该介电层间隙壁的方法是使用湿蚀刻法。

18、根据权利要求10所述的具有垂直型晶体管与沟槽电容器的存储器装置的制造方法，其中该埋入带的形成区域是一半圆形的区域，而该区域上部与该控制栅极电性连接，该区域下部与该导线结构电性连接。