CN1216863A - 纵向晶体管 - Google Patents

纵向晶体管 Download PDF

Info

Publication number
CN1216863A
CN1216863A CN98118557A CN98118557A CN1216863A CN 1216863 A CN1216863 A CN 1216863A CN 98118557 A CN98118557 A CN 98118557A CN 98118557 A CN98118557 A CN 98118557A CN 1216863 A CN1216863 A CN 1216863A
Authority
CN
China
Prior art keywords
layer
substrate
trench capacitor
transistor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98118557A
Other languages
English (en)
Inventor
约翰·阿尔斯迈耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1216863A publication Critical patent/CN1216863A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Abstract

一种用于如DRAM单元等存储单元的纵向晶体管,具有沟槽电容器。纵向晶体管包括栅,所说栅包括水平部分和位于沟槽电容器上的垂直部分。

Description

纵向晶体管
本发明一般涉及器件及器件的制备，特别涉及纵向晶体管。
在器件制备中，绝缘层、半导体层和导电层形成在衬底上。对各层进行构图以产生图形和间隔。图形和间隔的最小尺寸或特征尺寸(F)取决于光刻系统的分辨能力。构图图形和间隔以形成器件，如晶体管、电容和电阻。然后，将这些器件互联以实现所需的电功能。用常规制备技术，如氧化、注入、淀积、硅的外延生长、光刻和腐蚀等，实现各种器件层的形成和构图。这些技术在1988年New York McGraw-Hill出版的由S.M.Sze所著的VLSI技术的第二版中有说明，此处引入作为参考。
随机存取存储器，如动态随机存取存储器(DRAMs)，包括按行和列构形以实现信息存储的存储单元。例如一种存储单元包括借助连接条连接到沟槽电容器上的晶体管。与晶体管连接的电容器极板通常称为“节点”，当它激活时，晶体管容许数据读出或写入电容器。
不断缩小器件的要求使高密度和小特征尺寸与单元面积的DRAMs的设计更容易。例如，已在研究将常规的单元面积从8F2减小到6F2以下。但是这些密布的小特征尺寸和单元尺寸的制备会产生产生一些问题。例如，小型化造成的掩模层重叠敏感性致使设计和制造DRAM单元中晶体管发生困难。另外，这种小型化已导致缩小到其极限的阵列器件，进而引起了对单元的工作有不良影响的短沟道问题。短沟道器件设计规则与节点结的常规低掺杂相矛盾，进一步加剧了该问题。
从上面的讨论知道，显然需要提供一种容易在DRAM单元中实现的晶体管。
本发明涉及纵向晶体管。在一个实施例中，在具有沟槽电容器的存储单元中引入纵向晶体管。在如硅晶片等衬底上形成沟槽电容器。沟槽电容器的上表面从衬底的上表面凹下。提供浅沟槽隔离(STI)以隔离存储单元与其它器件。STI与部分沟槽电容器重叠，留下沟槽电容器上的其余部分。另外，晶体管与STI相对地设置于衬底上。该晶体管包括栅、漏和源。栅包括导电层，该导电层具有位于衬底表面之上的水平部分和隐蔽于硅侧壁和STI侧壁之间其余部分中的垂直部分。晶体管的垂直部分借助介质层与沟槽电容器隔离。
图1展示了常规DRAM单元；
图2展示了根据本发明的DRAM单元；
图3A-I展示了制造图2的DRAM单元的工艺；
图4A-C展示了本发明的另一个实施例；
图5展示了使用本发明的存储芯片的计算机系统。
本发明涉及纵向晶体管。为了例示本发明，以制备沟槽电容器存储单元为例来说明本发明。存储单元用于集成电路中。例如IC包括随机存取存储器(RAM)、动态随机存取存储器(DRAM)、或同步DRAM(SDRAM)。如专用IC(ASIC)、合并DRAM逻辑电路(掩埋DRAM)、或其它逻辑电路等的IC也有用。
通常在晶片上并排形成大量IC。完成加工后，切割晶片，将IC分离成分立芯片。然后封装芯片，得到例如用于如计算机系统、蜂窝电话、个人数字助手(PDAs)等用户产品和其它电子产品的最终产品。本发明具有相当大的普遍性，可以扩展到普通晶体管的制造。
为容易理解本发明，下面说明常规沟槽电容器DRAM单元。
参见图1，图1展示了常规沟槽电容器DRAM单元100。例如Nesbit等在有自对准掩埋条的0.6μm2 256Mb的沟槽DRAM单元，IEDM 93-627中说明了这种常规沟槽电容器DRAM单元，此处引用作为参考。通常借字线和位线互联单元阵列以形成DRAM芯片。
DRAM单元包括形成在衬底101中的沟槽电容器160。衬底用如硼(B)等P型掺杂剂轻掺杂(p-)。沟槽一般用重掺杂有如砷(As)等n型掺杂剂(n+)的多晶硅(多晶)161填充。多晶作为电容器的一个极板。电容器的另一个极板由掺有As的掩埋极板165形成。
DRAM单元还包括横向晶体管110。该晶体管包括栅112、源113、和漏114。栅和源通过注入如磷(P)等n型掺杂剂形成。源和漏的设计可以根据晶体管的功能改变。为了方便，术语源和漏可以换用。通过连接条125实现晶体管与电容器的连接。通过在沟槽中提供从掺杂As的多晶外扩散的As掺杂剂形成该连接条。
在沟槽的上部形成轴环168。轴环用以防止节点结到掩埋极板的穿通。穿通会令人讨厌地影响单元的工作能力。如图所示，轴环限定了掩埋条的底部和掩埋极板的上部。
包括如P等n型掺杂剂的掩埋阱170设置于衬底表面之下。掩埋阱中掺杂剂的峰值浓度在轴环底部附近。该阱通常是轻掺杂的。掩埋阱用于连接阵列中各DRAM单元的掩埋极板。
在源和栅上加合适的电压激活此晶体管，可以在沟槽电容器中写入或从中读出数据。一般情况下，在DRAM阵列中，栅和源通常分别构成字线和位线。设置浅沟槽隔离(STI)180以将DRAM单元与其它单元或器件隔离。如图所示，在沟槽上形成字线120，并借助STI与沟槽隔离。字线120称为“跨越字线”。如图所示，这种构形称为折合位线结构。
图2展示了本发明纵向晶体管250的例示实施例。纵向晶体管实现于DRAM单元201中。DRAM单元是合并隔离节点沟槽(M1NT)单元。另外也可以用其它单元构形。
如图所示，DRAM单元使用形成于衬底203上的沟槽电容器210。衬底例如用第一导电类型的掺杂剂轻掺杂。在一个例示实施例中，衬底用例如B等p型掺杂剂轻掺杂(p-)。通常，沟槽包括用第二导电类型掺杂剂重掺杂的多晶211。如图所示。该多晶用例如As或P等n型掺杂剂重掺杂(n+)。在一个实施例中，多晶用As重掺杂。多晶211用作电容器的一个极板。电容器的另一个极板例如由包括As的n型掩埋极板220构成。
轴环227靠近沟槽上部设置，稍微延伸到掩埋极板上部下面。轴环的厚度应足以防止从节点结到掩埋极板的穿通。在一个实施例中，轴环约20-40nm。例如包括P掺杂剂的n型掩埋阱225形成在轴环227底部附近。掩埋阱将阵列中其它DRAM单元的掩埋极板连接在一起。
如所说明的，纵向晶体管250是一个n沟道晶体管。晶体管包括栅叠层256、源251和漏252。栅叠层也称作“字线”，一般包括导电层253和氮化层255。在一个实施例中，导电层253是多晶层。另外，导电层可以是多晶化物层，以减小字线的电阻。多晶化物层包括多晶层上的硅化物层。可以用包括硅化钼(MoSix)、硅化钽(TaSix)、硅化钨(WSix)、硅化钛(TiSix)或硅化钴(COSix)等的各种硅化物形成硅化物层。也可以单独使用铝或如钨和钼等难熔金属或与硅化物结合使用形成导电层。
包括多晶的栅的部分245延伸过栅叠层256的边缘，该边缘与6F2单元布局的有源边缘对准，并延伸到沟槽的上部。在栅的部分245之下形成介质层233。该介质层的厚度足以隔离部分245与节点。在一个实施例中，隔离层包括介质材料，例如，通过如高密度等离子淀积形成的氧化物或可流动氧化物。
栅的下面是栅氧化层259。栅氧化层从栅叠层256下面延伸到源251的对侧，并覆盖衬底的侧壁，向隔离层233延伸。漏设置于硅衬底上，与栅氧化层的覆盖部分相邻。漏和源有合适的掺杂剂分布以实现所需的电特性。
根据本发明，栅包括水平部分256和垂直部分245。垂直于水平部分的垂直部分245垂直延伸到沟槽210上衬底表面下。通过设置垂直部分245，器件的长度可以延长，而不会增加表面积。例如，器件长度可以通过形成深入到衬底中的垂直部分而增大。因此，纵向晶体管可以避免与短沟道效应有关的问题。
如图所示，介质层233与轴环相互隔开。其间隔大得足以允许从节点到漏流过相当大的电流，从而形成了晶体管和电容器间的连接。通过从沟槽多晶外扩散As而形成漏。
为了隔离阵列中的各DRAM单元，提供STI 380。在一个实施例中，STI的上表面381高出硅衬底表面390的平面。另外，未高出的STI也有用。高出的STI(RSTI)在题目为“在制造器件时减小氧化应力”的共同待审美国申请(代理号(attorney docket number)97 P7487 US)有过描述，这里引入作为参考。如其中所述，RSTI的上表面高出衬底表面的程度相当大，以有效地减小在硅衬底表面下延伸的草皮层的形成。硅衬底表面下形成草皮层会对阵列中DRAM单元的工作性能产生不良影响。在一个实施例中，RSTI上表面高出的距离小于等于约100nm。较好是该距离约为20-100nm，更好是约40-80nm，最好是约50-70nm。在另一个实施例中，RSTI上表面高出的距离约为50nm。具有与硅衬底基本共平面的上表面的STI也是有用的。
在RSTI上，形成薄氧化层240。该氧化层延伸到栅叠层的一部分多晶中。该氧化层用作形成栅叠层时腐蚀的腐蚀停止层。该氧化层延伸到栅叠层中足以防止腐蚀栅叠层时腐蚀到栅的部分245。在一个实施例中，氧化层延伸约栅宽度的1/3(标称值)。
跨越字线(未示出)形成于RSTI上。跨越字线借助RSTI氧化层与沟槽隔离。在一个实施例中，跨越字线的一个边与栅256与之对准的侧壁的相对沟槽侧壁对准，并延伸离开栅256。这种构形称作支持开路折合位线(open-foldedbitline)结构的6F2布局。例如，折合或开路结构的其它构形也有用。
如所说明的，第一导电类型是P型，第二导电类型是n型。然而，在n型衬底上形成带有P型多晶填充的沟槽的DRAM单元也可以。另外，还可以用杂质原子重掺杂或轻掺杂衬底、阱、掩埋极板和DRAM单元的其它元件，以实现所需的电特性。
图3A-G展示了形成在包括沟槽晶体管和RSTI的DRAM单元中实现的纵向晶体管的工艺。参见图3A，沟槽电容器310形成于衬底301上。对衬底主表面没有严格要求，可以用任何合适的晶向，如(100)、(110)、或(111)。在一个例示实施例中，衬底是用如B等p型掺杂剂轻掺杂(p-)的硅晶片。通常在衬底的表面上形成基层叠层330。通常该基层叠层包括例如基层氧化层331、抛光停止层332、和硬掩模层(未示出)。抛光停止层例如包括氮化层，硬掩模层例如包括TEOS。例如BPSG或BSG等其它材料也可以作硬掩模层。
沟槽电容器3l0由常规技术形成于衬底上。这种技术例如见Muller等的Trench Storage Node Technology for Gigabit DRAM Generation,IEDM 96-507，这里引入此文献作为参考。如图所示，沟槽由重掺杂有As掺杂剂的多晶314填充。掺杂多晶作为电容器的一个极板。包括As掺杂剂的掩埋极板320围绕沟槽的底部，作为电容器的另一个极板。沟槽和掩埋极板借助节点介质层312彼此隔离。在一个实施例中，节点介质层包括氮化物和氧化物层。在沟槽的上部，形成轴环327。轴环包括如TEOS等介质材料。或者，提供轻掺杂有P掺杂剂的n阱325，用以将阵列中DRAM单元的掩埋极板互联在一起。
如图3A所示，衬底的表面已经通过如化学机械抛光(CMP)抛光过。氮化物层332作为CMP停止层，使得CMP一旦到达氮化物层便停止。由此，去掉覆盖衬底表面的多晶，为随后的加工留下氮化层332和沟槽多晶314之间的基本平整的表面。
参见图3B，该图展示了用来连接沟槽与DRAM单元的晶体管的连接条的形成情况。例如利用反应离子刻蚀(RIE)使沟槽中的掺杂多晶314凹下，凹下的深度应足以适于纵向晶体管的长度。在一个实施例中，多晶凹到硅表面下约200-500nm。较好是多晶凹到硅表面下300-400nm，更好是约350nm。沟槽凹下后，为随后的处理清洗沟槽的侧壁。清洗侧壁又使轴环凹到掺杂多晶314的上表面315之下。结果在硅和多晶侧壁间形成间隙。
在衬底上淀积多晶层，覆盖氮化物层330和沟槽上部。多晶层通常为本征(不掺杂)的多晶层。向下平面化该多晶层直到氮化物层232。平面化后，沟槽中的多晶例如凹到衬底表面下约300nm，让连接条340在多晶314上面约50nm厚。
参见图3C，在衬底的表面上和连接条340上形成如氧化层等介质层341。氧化层例如是由高密度化学汽相淀积(HDCVD)技术形成的不保形层，形成该层也可以用如旋涂和可流动氧化物的退火等其它技术。氧化层的厚度应足以隔离将要形成于上述沟槽上部的晶体管的栅。在一个实施例中，氧化层厚约50nm。
然后去掉基层氮化层和氧化层。首先，例如通过湿法化学腐蚀去掉基层氮化层。该湿法化学腐蚀对氧化物有选择性。为了确保完全去掉氮化层，采用过腐蚀的方法。接着，通过对硅有选择性的湿法化学腐蚀去掉基层氧化层。去掉的基层氧化层仅去掉了一定量的氧化层341。
随后，在晶片表面上形成氧化层(未示出)。此氧化层称为“栅牺牲层”，用作随后离子注入的掩蔽氧化层。
为形成DRAM单元的n沟道存取晶体管的p阱区，在氧化层上淀积光刻胶层(未示出)，并进行合适的构图，以暴露p阱区。向该阱区中注入如B等p型掺杂剂。掺杂剂的注入深度应足以防止穿通。掺杂剂的分布是特定的，以实现所需的电特性，例如栅阈值电压(Vt)。在设计掺杂剂的分布时，应考虑随后处理对阱掺杂剂的热预算。
另外，还形成n沟道支持电路的p阱。关于互补金属氧化物硅(CMOS)器件的互补阱，形成n阱。n阱的形成需要另外的光刻和注入步骤，以限定和形成n阱。由于p阱的存在，n阱的分布被特定，以实现所需的电特性。
完成注入后，去掉栅牺牲层。然后形成栅氧化层359。各高温处理步骤引起As掺杂剂从沟槽中的掺杂多晶314中通过连接条340扩散，形成漏335。在设计漏的掺杂剂分布时，应考虑随后处理的热预算。
参见图3D，在栅氧化层359上淀积多晶层354。此多晶层用作栅叠层导电层的下部。在一个实施例中，多晶层的厚度约为20-70nm，最好是约30nm。多晶层关于衬底表面形貌是保形的。这样，在沟槽上形成孔370。然后，在多晶层上形成介质层，以充分填充该空洞。例如介质层包括氧化层。也可以用氮化层来填充该空洞。通过对多晶有选择性的抛光去掉介质层的水平表面，留下用氧化物填充的沟槽上的空洞。
接着，在多晶层上形成氮化层372。氮化层的厚度应足以用作随后处理的抛光停止层。该氮化层的厚度一般约为500-1000埃。
图3E展示了限定和形成DRAM单元的RSTI区的工艺。如图所示，RSTI区与部分沟槽重叠，留下其余部分以便允许晶体管和电容器间流过相当大量的电流。在一个实施例中，RSTI的重叠量约为沟槽宽度的一半或以下，最好约为沟槽宽度的一半。
可以用常规光刻技术限定STI区330。在限定了RSTI区后，例如通过RIE进行各向异性腐蚀。腐蚀RSTI区的深度应足以将掩埋条340与要形成DRAM单元的晶体管的一侧相对的硅侧壁隔离。如图所示，RSTI区被腐蚀到轴环327的上部之下。在一个实施例中，RSTI区被腐蚀到硅表面下约450nm。
参见图3F，在衬底表面上淀积介质材料，如TEOS，以充分填充RSTI区330。TEOS是通过高密度等离子淀积(HDP)淀积的。在一个实施例中，首先例如通过快速热氧化化(RTO)在衬底表面上形成薄氧化层。然后在RTO氧化层上淀积(HDP)如TEOS等较厚的氧化层。TEOS层的厚度应足以填充RSTI。例如，TEOS厚约5000-6000埃。形成用作较厚TEOS层的籽晶氧化层的薄氧化层可以减小TEOS生长期间的应力。
由于TEOS层为保形层，可以采用如无掩模STI平面化等平面化方法。通过RIE去掉过量的TEOS，并抛光，以便RSTI的上表面与氮化层372的表面共平面。通常要使RSTI氧化物致密，以提高随后湿法腐蚀的选择性。例如可以通过退火进行RSTI氧化层的致密化。
图3G中，去掉氮化物层。在去掉氮化层期间，也去掉了部分RSTI氧化物，使RSTI的上表面基本上与多晶354的上表面共平面。在衬底上形成氧化层，并构图，形成氧化层340。该氧化层一般设置于RSTI 330上，并延伸过将形成晶体管的那侧上的沟槽侧壁的边缘，用作栅叠层腐蚀的腐蚀停止层，氧化层340可以防止腐蚀栅叠层时腐蚀到沟槽上部的那部分多晶351中。在一个实施例中，氧化层340延伸到沟槽侧壁外，延伸的距离标称值约为栅宽度的1/3。
参见图3H，在多晶354和氧化层340上形成构成栅叠层的各层。如图所示，在多晶层354上形成多晶层355。多晶层355用于构成栅叠层中导电层的上部。任意地，形成包括例如WxSi等的硅化层，以形成复合栅叠层，从而降低字线的电阻。层353和354的总厚度应足以形成栅导电层。自然，该厚度可以根据设计规格改变。在一个实施例中，组合层的总厚度约为50-100nm。在层355上形成氮化层357。该氮化层用作形成无板位线接触的腐蚀停止层
在图3I中，构图衬底表面，形成DRAM单元晶体管380的栅叠层。通常部分RSTI上形成跨越栅叠层370，并由RSTI氧化层将之与RSTI隔离。通过注入或外扩散有合适分布的掺杂剂形成源381，以实现所需的工作特性。在一个例示实施例中，注入P掺杂剂形成源。为了改善源到栅的扩散及与栅的对准，可以使用氮化物间隔层(未示出)。
图4A-C展示了形成本发明另一实施例的工艺。参见图4A，该图展示了带有纵向晶体管的局部形成沟槽电容器存储单元。至此，以与图3A-F相同的方式形成了单元。例如通过对多晶有选择性的CMP去掉氮化层。在去掉氮化层期间，也去掉了部分RSTI氧化层330，使RSTI的上表面基本上与多晶层354的上表面共平面。
参见图4B，在多晶层354和氧化层340上形成构成栅叠层的各层。如图所示，在多晶层354上形成多晶层355。多晶层355用于构成栅叠层中导电层的上部。任意地，形成包括例如WxSi等的硅化层，以形成复合栅叠层，从而降低字线的电阻。层353和354的组合厚度应足以形成栅导电层。自然，该厚度可以根据设计规格改变。在例示实施例中，组合层的厚度约为50-100nm。在层355上形成氮化层357。该氮化层用作形成无板位线接触的腐蚀停止层。
在图4C中，构图衬底表面，形成DRAM单元晶体管380的栅叠层。如图所示，栅叠层在一侧与RSTI重叠，在另一侧与衬底表面重叠。由于栅叠层宽度一般等于约F，所以栅重叠量约为1/3F。另外还形成支持器件或其它器件的栅叠层370。通过注入或外扩散有合适分布的掺杂剂形成器件的扩散区，以实现所需的工作特性。在一个实施例中，注入P掺杂剂形成源。为了改善源到栅的扩散及与栅的对准，可以使用氮化物间隔层(未示出)。
此后，继续加工以完成IC。例如这包括形成由层间介质层隔离的多层金属化层、实现所需功能的触点、硬和软钝化层，并进行封装。
参见图5，该图展示了一种典型的计算机系统500。如图所示，该系统包括处理器510，例如由Intel生产的微处理器。处理器的作用是根据处理器的指令设置进行算术和逻辑运算。计算机程序和数据存于计算机的存储器530中、存储器包括磁或光存储器存储元件。
提供键盘540，用于按用户需要给系统输入命令。还可以提供例如利用点击技术输入命令的如鼠标等其它输入装置。例如命令执行存储于计算机存储器中的计算面程序。计算机程序然后装入计算机存储器或RAM。RAM包括例如本发明中所说明的那些DRAM IC。以便于计算机存储器中的数据文件存储且执行计算机程序所需的数据也传送到计算机的RAM中。另外，用户通过输入装置输入所需数据。
近期或常用的部分数据和计算机程序存储于计算机的称为“高速缓冲存储器”的高速存储器中。例如，该高速缓冲存储器作为处理器的一部分。由显示器为用户提供执行程序的结果。
尽管参照各实施例具体示出并说明了本发明，但本领域的技术人员应该明白，在不偏离其范围的情况下，本发明可以有改变和变形。仅仅作为例子，本发明的例示实施例说明了具体的尺寸。但是这些尺寸仅仅是例示性的，根据具体的应用可以改变。因此本发明的实质不限定在上述说明书中，而是由权利要求书及其等同物限定。

Claims (1)

1．一种包括存储器的计算机系统，其中存储器包括随机存取存储单元，该单元包括：
形成于衬底上的沟槽电容器，其中沟槽电容器的上表面凹到衬底上表面以下；
浅沟槽隔离(STI)，该STI与沟槽电容器部分重叠，留下沟槽电容器上其余部分，及
位于衬底上与STI相对的晶体管，该晶体管包括栅、源和漏区，所说栅包括导电层，该导电层具有位于衬底表面上的水平部分及隐蔽于衬底下和沟槽电容上的所说其余部分中的垂直部分，
位于沟槽电容器上的介质层，用于隔离第二栅部分与沟槽电容器。
CN98118557A 1997-09-30 1998-09-03 纵向晶体管 Pending CN1216863A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94064997A 1997-09-30 1997-09-30
US940,649 1997-09-30

Publications (1)

Publication Number Publication Date
CN1216863A true CN1216863A (zh) 1999-05-19

Family

ID=25475204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98118557A Pending CN1216863A (zh) 1997-09-30 1998-09-03 纵向晶体管

Country Status (5)

Country Link
EP (1) EP0905783B1 (zh)
JP (1) JPH11168203A (zh)
KR (1) KR100593566B1 (zh)
CN (1) CN1216863A (zh)
DE (1) DE69834886T2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466231C (zh) * 2006-04-24 2009-03-04 联华电子股份有限公司 沟槽电容动态随机存取存储器元件及其制作方法
US8728907B2 (en) 2003-05-14 2014-05-20 Infineon Technologies Ag Methods for fabricating an integrated circuit arrangement comprising isolating trenches and a field effect transistor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259129B1 (en) * 1999-04-20 2001-07-10 International Business Machines Corporation Strap with intrinsically conductive barrier
WO2000077848A1 (en) * 1999-06-10 2000-12-21 Infineon Technologies North America Corp. Self-aligned buried strap for vertical transistors in semiconductor memories
US6509226B1 (en) * 2000-09-27 2003-01-21 International Business Machines Corporation Process for protecting array top oxide
US6509624B1 (en) * 2000-09-29 2003-01-21 International Business Machines Corporation Semiconductor fuses and antifuses in vertical DRAMS
TWI405246B (zh) * 2009-12-29 2013-08-11 Taiwan Memory Corp 半導體溝槽製程

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164917A (en) * 1985-06-26 1992-11-17 Texas Instruments Incorporated Vertical one-transistor DRAM with enhanced capacitance and process for fabricating
JPH0760859B2 (ja) * 1985-11-19 1995-06-28 沖電気工業株式会社 半導体装置及びその製造方法
US4830978A (en) * 1987-03-16 1989-05-16 Texas Instruments Incorporated Dram cell and method
US4833516A (en) * 1987-08-03 1989-05-23 International Business Machines Corporation High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor
JPS6467966A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Semiconductor device
JPH01171266A (ja) * 1987-12-25 1989-07-06 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US5252845A (en) * 1990-04-02 1993-10-12 Electronics And Telecommunications Research Institute Trench DRAM cell with vertical transistor
US5034787A (en) * 1990-06-28 1991-07-23 International Business Machines Corporation Structure and fabrication method for a double trench memory cell device
JP3322936B2 (ja) * 1992-03-19 2002-09-09 株式会社東芝 半導体記憶装置
US5395786A (en) * 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728907B2 (en) 2003-05-14 2014-05-20 Infineon Technologies Ag Methods for fabricating an integrated circuit arrangement comprising isolating trenches and a field effect transistor
CN100466231C (zh) * 2006-04-24 2009-03-04 联华电子股份有限公司 沟槽电容动态随机存取存储器元件及其制作方法

Also Published As

Publication number Publication date
EP0905783B1 (en) 2006-06-14
DE69834886T2 (de) 2007-05-24
JPH11168203A (ja) 1999-06-22
KR19990030299A (ko) 1999-04-26
EP0905783A1 (en) 1999-03-31
DE69834886D1 (de) 2006-07-27
KR100593566B1 (ko) 2007-08-16

Similar Documents

Publication Publication Date Title
CN1158711C (zh) 存储器单元
CN1103123C (zh) 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺
CN1134845C (zh) 具有隔离轴环的沟槽电容器
CN1223000C (zh) 带有外延隐埋层的瓶形沟槽式电容器
KR100338462B1 (ko) 자기증폭다이나믹mos트랜지스터메모리셀을포함하는장치제조방법
CN1222999C (zh) 带有外延隐埋层的沟槽式电容器
US7626223B2 (en) Memory structure for reduced floating body effect
CN1145214C (zh) 具有外延掩埋层的沟槽电容器
US7445988B2 (en) Trench memory
CN1213857A (zh) 减小器件制备中的氧化应力
CN101814492A (zh) 具有金属栅极堆叠的集成电路与其形成方法
CN1983638A (zh) 晶体管、存储单元、存储单元阵列及其形成方法
CN1274025C (zh) 半导体器件及其制造方法
CN1213167A (zh) 减小器件制备中的氧化应力
US6414347B1 (en) Vertical MOSFET
JPH0653436A (ja) アクセストランジスタチャネル領域へのリン拡散の問題を解決する改良されたスタックド−トレンチ型ｄｒａｍセル
EP1717852A2 (en) Manufacturing method for a trench capacitor for use in a semiconductor memory cell
EP4243074A1 (en) Semiconductor structure and manufacturing method therefor
CN108010882A (zh) 制造存储器件的方法
CN1819208A (zh) 半导体存储装置
CN1202012A (zh) 纵向晶体管
US20080073730A1 (en) Semiconductor device and method for formimg the same
CN1216863A (zh) 纵向晶体管
KR100517219B1 (ko) 동적이득메모리셀을갖는dram셀장치및그의제조방법
TWI806672B (zh) 半導體結構及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication