CN1236484C - 半导体器件的金属接触结构及其形成方法 - Google Patents
半导体器件的金属接触结构及其形成方法 Download PDFInfo
- Publication number
- CN1236484C CN1236484C CNB971138192A CN97113819A CN1236484C CN 1236484 C CN1236484 C CN 1236484C CN B971138192 A CNB971138192 A CN B971138192A CN 97113819 A CN97113819 A CN 97113819A CN 1236484 C CN1236484 C CN 1236484C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- contact hole
- insulating barrier
- conductive layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000001413 cellular effect Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 44
- 230000008569 process Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000256844 Apis mellifera Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种制造半导体器件的接触结构的方法，包括：在基片上制备第一导电层；形成第一绝缘层；利用第一掩模，形成第一竖直接触孔，以暴露第一导电层的特定部位，第一竖直接触孔的上部与其下部的宽度相同；沉积一虚设导电膜，以将虚设导电膜与第一导体层电接触；对虚设导电膜构图，以形成经构图的虚设导电层，其中，经构图的虚设导电层具有一延伸部分，位于第一绝缘层的顶表面上；形成一第二绝缘层；利用第二掩模，蚀刻第二绝缘层，以形成第二竖直接触孔，其中第二掩模与第一掩模相同，并且其中第二竖直接触孔的上部与其下部的宽度相同；和沉积第二导电层，以形成一个金属接触。
Description
技术领域
本发明涉及一种半导体器件的金属接触结构，特别涉及一种具有用作半导体器件的金属接触的缓冲多晶硅层的改进的接触结构，及其制造方法。
背景技术
在半导体集成电路的制造技术中，要沉积一薄金属覆层并构图，以形成各个器件间的互连。在硅技术的早期年代采用在接触孔沉积金属膜的接触结构。随着电路密度的增加，接触孔的面积不断减小，而处于沉积金属层和导电层之间的层间绝缘膜的厚度并没有按某一参数比例变化。相对于接触孔面积的减小接触孔的深度没有成比例减小。
因此在靠近垂直台阶处或侧壁处产生了台阶覆盖问题。在这些台阶或侧壁处的薄金属层导致较高的电阻和电子迁移失败的倾向。在现有技术中，为了改进导线金属膜的台阶覆盖情况，曾通过一种湿/干蚀刻工艺来减小接触通孔的侧壁的斜度。
其中披露了一种制造由一个大开口面积通孔和一个小开口面积通孔组成的金属互连接触孔的方法。在上述现有技术中，蚀刻工艺包括两个步骤：各向同性湿蚀刻第一层间绝缘膜，以形成一个具有大开口面积的通孔，和各向异性干蚀刻，以形成一个具有小开口面积的通孔。
在硅集成电路中，铝(Al)被广泛用作相互连接的金属层。然而，Al-Si接触具有一些较差的接触特性。由于在处于450～500℃之间的接触-合金化温度下Al向Si的扩散较高，因此在接触-合金化过程中Al膜吸收接触区的硅和Al原子向硅层扩散。实验数据表明，在合金化过程中Al膜从接合处吸收0.5～1％的硅。如果Al的渗透深度大于接触区之下接合深度，接合点就会产生短路。这种效应叫做接合尖锋(junction spiking)。
为了防止薄扩散层产生接合尖锋，在上面金属层和下面硅扩散层之间形成一个扩散阻挡层。在600℃的温度下沉积的难熔金属氮化物膜曾被用作硅器件的阻挡材料。
参照图1A至1H，其显示了具有叠层电容存储单元的半导体存储器件的金属接触的传统工艺步骤的一项实例。这些传统的工艺步骤已被用来制作具有叠层存储电容单元的半导体存储器件的搭接在中心单元区的字线的金属接触和外围电路区的金属接触。
根据上述现有技术，其工艺步骤如下：首先，在具有导电层11的硅基片上形成一个氧化物层12，见图1A。在该氧化物层12上沉积一个多晶硅层13。为了在动态存储器件的单元(未示出)中形成一个柱状叠层电容器的侧壁，采用各向异性蚀刻法蚀刻多晶硅层13。(侧壁的形成未在图中示出)。在此蚀刻步骤中，字线搭接区和外围区的多晶硅层13被去除，见图1B。
接下来，在氧化物层12上形成一个氧化物层14，作为层间绝缘膜，在氧化物层14上形成一个光致抗蚀剂图形15。
然后，用光致抗蚀剂图形15作为掩模，采用湿氧化物蚀刻工艺把接触区的氧化层各向同性地蚀刻至某一预定厚度，见图1D。
再用光致抗蚀剂图形15作为掩模，采用各向异性干蚀刻工艺把上述氧化物层的剩余部分蚀刻，从而，形成一个完整的接触孔16。
在各蚀刻步骤之后去除光致抗蚀剂图形15。在包括氧化物层12、14和接触孔16在内的整个表面上沉积一个金属阻挡层17，如难熔金属氮化物层，见图1F。
接下来，在金属阻挡层17之上沉积一个用于互连的金属层18，见图1G。
上述接触孔的湿/干两步蚀刻产生了斜侧面，减小了接触孔垂直壁上端角缘处的金属变薄，因此金属层18的台阶覆盖得到改善。
然而，在形成接触孔的传统方法中，在金属层18形成之前应该沉积金属阻挡层17，以防止接合尖峰效应和改善半导体器件的可靠性。
传统的制造方法的缺点是工艺步骤的复杂性。因为接触孔16的深度较深和在接触孔内形成的金属的回流特性不够好，所以在现有技术中半导体器件的金属接触需要上述包括湿/干蚀刻和金属沉积前先形成金属阻挡层在内的复杂工艺。本发明将给出一种形成半导体器件的金属接触的更简单的和更经济有效的工艺。根据本发明的优选实施例，提供了一种制造改进了的半导体器件的金属接触结构的方法。
发明内容
本发明的一个目的是提供一种通过引入一个层间虚设导电膜或缓冲多晶硅层而改进的半导体器件的金属接触结构。
本发明的另一目的是通过减小用于金属互连的有效接触孔的深度，提供一种用于制造半导体金属接触的改进了的方法。
本发明的另一目的是提供一种改进了的用于制造半导体的金属接触的方法，该方法通过省略绝缘层的湿蚀刻和金属阻挡层的形成两个步骤而减少工艺过程的复杂性。
本发明的目的和特征是通过在优选实施例中详细描述的一种改进的金属接触结构及其制造方法而达到的。根据本发明的一个方面，一种半导体器件的接触结构包括：一个第一导电层；一个设置在上述第一导电层上的第一绝缘层；一个连接至上述第一导电层的第一接触孔；其中上述第一接触孔在上述第一绝缘层内形成；一个在上述第一接触孔内形成的虚设导电图形(dummy conducting patten)，其中导电虚设图形通过上述第一接触孔与第一导电层接触，该虚设膜覆盖上述第一接触孔的整个表面和侧壁，并部分覆盖在上述第一绝缘层上；一个布置在上述第一绝缘层上的第二绝缘层；一个第二接触孔，其中该第二接触孔在上述第二绝缘层上形成，并且，第一接触孔和第二接触孔形成一个通孔；和一个布置在上述第二绝缘层上和上述第二接触孔的整个表面上的第二导电层，它通过上述第二导电孔与上述虚设导电层图形接触。
另外，根据本发明的另一个方面，提供一种制造半导体器件的接触结构的方法，包括以下步骤：在一个基片上制备一个第一导电层；在上述基片上形成一个第一绝缘层；在上述第一绝缘层的某个区域开一个第一接触孔；在上述第一绝缘层和第一接触孔的整个结构上沉积一个虚设导电膜，对所述虚设导电膜构图，形成虚设导电图形，其中，该虚设导电图形覆盖上述第一接触孔的整个表面和侧壁并重叠于第一绝缘层的一部分；在上述第一绝缘层和虚设导电图形上形成一第二绝缘层；蚀刻该第二绝缘层，形成一个第二接触孔，其中，上述第一接触孔和第二接触孔形成一个贯通孔；以及沉积一个第二导电层在上述第二绝缘层上和上述第二接触孔的整个表面上，使得所述第二导电层通过上述第二接触孔与上述虚设导电图形接触。
附图说明
本发明的上述以及其它目的、特征和优点及发明本身通过参照附图对优选实施例的详细描述将会得到更好的理解。附图中：
图1A至1G是说明现有技术的形成半导体器件的一个接触结构的制造程序的横截面视图；
图2是根据本发明形成的半导体器件的一个接触结构的截面视图；和
图3A至3G是根据本发明形成一个半导体器件接触结构的制造程序的一系列截面视图。
具体实施方式
下面结合附图来详述本发明的优选实施例。
图2是本发明的一个优选实施例的截面视图。该优选实施例的半导体器件的一个接触结构包括：一个导电层21，一个布置在上述导电层21上的绝缘层22，一个形成于导电层21上且穿过绝缘层22的导电孔，一些部分覆盖于绝缘层22的虚设导电层图形23A，其中虚设导电图形23A通过接触孔26与导电层21接触，一个布置在绝缘层22上的绝缘层24，一个形成于上述虚设导电图形23A上且穿过绝缘层24的接触孔27，其中接触孔26和接触孔27基本上形成一个贯通孔，和一个布置在绝缘层24上且通过接触孔27与缓冲导电图形23A接触的导电层28。
导电层21优选是一个掺杂多晶层，用于在半导体存储芯片中作为位线，或一个高度掺杂的扩散结，用作半导体集成电路器件的一个电极。
下面将详述采用改进的工艺形成半导体器件的接触结构的方法。图3A至3G图示了形成优选实施例的金属接触结构的工艺流程。
参考图3A，一个硅基片(未图示)具有一个诸如重掺杂接合面或一个掺杂多晶硅层的导电层21。一个绝缘层22，如一个二氧化硅层或氮化硅层，采用已知的技术如化学气相沉积法(CVD)形成于上述导电层21上。采用已知的光刻工艺界定一个接触孔26的区域，并用光致抗蚀剂图形(未图示)作掩模选择性地去除绝缘层22以形成接触孔26。
见图3B，在绝缘层22上表面和接触孔26侧面沉积一个导电膜23。在本优选实施例中，导电膜23是用化学气相沉积工艺形成的掺杂多晶硅层。
见图3C，在上述导电层上形成一个光致抗蚀剂图形25以对导电膜23构图。
见图3D，用蚀刻工艺形成虚设导电图形23A并去除光致抗蚀剂图形25。该虚设导电图形23A覆盖接触孔26的整个表面和侧面以及绝缘层22的部分表面。
应用虚设导电图形23A的重要特点是应当填充导线金属的接触孔26的有效深度减小了。虚设导电图形23A的另一重要作用是提供一处缓冲层，以防止Al-Si接触的接合尖蜂。因此，Al膜和Si层之间不再需要一个阻挡金属膜。
见图3E，在绝缘层22表面和虚设导电图形23A上沉积一绝缘层24，之后，形成光致抗蚀剂图形25′以界定一个第二接触孔的区域。
见图3F，以光致抗蚀剂图形25′作为掩模，采用各向异性干蚀刻方法，如反应离子蚀刻或等离子蚀刻选择性地去除绝缘层24，形成第二接触孔27。
见图3G，干蚀刻步骤之后去除光致抗蚀剂图形25′。接触孔27形成以后，一导电层28，如Al膜或掺杂Si的Al层，沉积在绝缘层24上和接触孔27的整个表面。在这一步骤，虚设导电图形23A与金属层28接触。
显然，在不背离本发明精神和范围的情况下，可以在一个很大的范围内形成各种不同的可行实施例。例如，当本发明的工艺步骤用于制造具有圆柱形DRAM单元的动态存储器件时，上述虚设导电图形23A可以是多晶硅层，以形成圆柱形DRAM单元的侧面间隔层。因此，本发明不限于上述具体的实施例。
Claims (7)
1.一种半导体器件的金属接触结构，包括：
一个第一导电层；
一个布置在上述第一导电层上的第一绝缘层；
一个连接至上述第一导电层的第一接触孔，其中上述第一接触孔形成于上述第一绝缘层内；
形成于上述第一接触孔内的虚设导电图形，其中，上述虚设导电图形通过上述第一接触孔与上述第一导电层接触，且上述虚设导电图形覆盖上述第一接触孔的整个表面和侧壁，并部分覆盖在上述第一绝缘层上；
一个布置在上述第一绝缘层上的第二绝缘层；
一个第二接触孔，其中，该第二接触孔形成于上述第二绝缘层内，且第一接触孔和第二接触孔形成一个贯通孔；和
一个布置于上述第二绝缘层上和上述第二接触孔的整个表面上的第二导电层，其通过上述第二接触孔与上述虚设导电图形接触。
2.根据权利要求1所述的半导体器件的金属接触结构，其中，所述第一导电层为半导体基片上的掺杂扩散层或掺杂多晶硅膜。
3.根据权利要求1所述的半导体器件的金属接触结构，其中，上述金属接触结构用于集成电路中心单元区的字线的金属接触或半导体存储芯片周边电路的金属接触。
4.一种制造半导体器件的接触结构的方法，其步骤包括：
在一个基片上制备一个第一导电层；在上述基片上形成一个第一绝缘层；
在上述第一绝缘层的特定部位开一个第一接触孔；
在上述第一绝缘层和上述第一接触孔的整个表面上沉积一虚设导电膜；
对上述虚设导电膜构图，以形成虚设导电图形，其中，该虚设导电图形覆盖上述第一接触孔的全部表面和侧壁并重叠于第一绝缘层的一部分；
在上述第一绝缘层和上述虚设导电图形之上形成一第二绝缘层；
蚀刻上述第二绝缘层，以形成一个第二接触孔，其中上述第一接触孔和第二接触孔形成一个贯通孔；和
沉积一个第二导电层在所述第二绝缘层上和所述第二接触孔的整个表面上，使得所述第二导电层通过上述第二接触孔与上述虚设导电图形接触。
5.根据权利要求4所述的方法，其中，上述第一导电层是半导体存储器件的一条字线。
6.根据权利要求4所述的方法，其中上述第一绝缘层和第二绝缘层是由二氧化硅或氮化硅膜构成的电介质层。
7.根据权利要求5所述的方法，其中，上述第一导电层是多晶硅层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026552A KR100206404B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 장치의 금속콘택구조 및 그 제조방법 |
| KR26552/96 | 1996-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1170962A CN1170962A (zh) | 1998-01-21 |
| CN1236484C true CN1236484C (zh) | 2006-01-11 |
Family
ID=19465219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB971138192A Expired - Fee Related CN1236484C (zh) | 1996-06-29 | 1997-06-23 | 半导体器件的金属接触结构及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5851914A (zh) |
| KR (1) | KR100206404B1 (zh) |
| CN (1) | CN1236484C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637481A (en) * | 1993-02-01 | 1997-06-10 | Bristol-Myers Squibb Company | Expression vectors encoding bispecific fusion proteins and methods of producing biologically active bispecific fusion proteins in a mammalian cell |
| JP2800788B2 (ja) * | 1996-06-27 | 1998-09-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6618638B1 (en) * | 2001-04-30 | 2003-09-09 | Lam Research Corporation | Method for scaling processes between different etching chambers and wafer sizes |
| WO2011129763A1 (en) * | 2010-04-13 | 2011-10-20 | Agency For Science, Technology And Research | An interconnect structure and a method of forming the same |
| CN102339793A (zh) * | 2011-10-29 | 2012-02-01 | 上海华力微电子有限公司 | 一种半导体器件制作方法 |
| CN107994018B (zh) * | 2017-12-27 | 2024-03-29 | 长鑫存储技术有限公司 | 半导体存储器件结构及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
| JP2545154B2 (ja) * | 1990-06-04 | 1996-10-16 | 松下電器産業株式会社 | コンタクト構造の形成方法 |
| US5258096A (en) * | 1992-08-20 | 1993-11-02 | Micron Semiconductor, Inc. | Method of forming local etch stop landing pads for simultaneous, self-aligned dry etching of contact vias with various depths |
| US5525552A (en) * | 1995-06-08 | 1996-06-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a MOSFET device with a buried contact |
-
1996
- 1996-06-29 KR KR1019960026552A patent/KR100206404B1/ko not_active IP Right Cessation
-
1997
- 1997-04-23 US US08/842,038 patent/US5851914A/en not_active Expired - Fee Related
- 1997-06-23 CN CNB971138192A patent/CN1236484C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5851914A (en) | 1998-12-22 |
| CN1170962A (zh) | 1998-01-21 |
| KR980005912A (ko) | 1998-03-30 |
| KR100206404B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517729A (en) | Method for fabricating MOS device with self-aligned contacts | |
| US6162737A (en) | Films doped with carbon for use in integrated circuit technology | |
| JP2825245B2 (ja) | スタックトキャパシタｄｒａｍセル及びその製造方法 | |
| EP0700080A2 (en) | Method of producing self-aligned contacts on semiconductor devices and self-aligned contact structure | |
| EP0348046A2 (en) | Method of producing a semiconductor device | |
| US5498561A (en) | Method of fabricating memory cell for semiconductor integrated circuit | |
| CN2731721Y (zh) | 集成电路元件 | |
| CN1244727A (zh) | 形成自对准接触的方法 | |
| CN1236484C (zh) | 半导体器件的金属接触结构及其形成方法 | |
| US6476489B1 (en) | Apparatus and manufacturing method for semiconductor device adopting NA interlayer contact structure | |
| JP2684978B2 (ja) | 半導体装置 | |
| US5604659A (en) | Microelectronic device with centered storage capacitor cavity sized less than feature size | |
| US5907774A (en) | Corrugated post capacitor and method of fabricating using selective silicon deposition | |
| US4884121A (en) | Semiconductor device | |
| CN1277307C (zh) | 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JP3257801B2 (ja) | 半導体装置の製造方法 | |
| CN1241030A (zh) | 高电介质电容器及其制造方法 | |
| JPH0399473A (ja) | 半導体記憶装置およびその製造方法 | |
| KR0165501B1 (ko) | 반도체소자의 접촉창 형성방법 | |
| JP3182168B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR920000384B1 (ko) | 반도체 기억장치의 제조방법 및 그 소자 | |
| KR100792393B1 (ko) | 반도체소자의 제조방법 | |
| CN1227406A (zh) | 半导体器件及其制造方法 | |
| KR940006678B1 (ko) | 다결정실리콘 스페이서를 이용한 서랍장형 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |