JPS61208869A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS61208869A
JPS61208869A JP60050911A JP5091185A JPS61208869A JP S61208869 A JPS61208869 A JP S61208869A JP 60050911 A JP60050911 A JP 60050911A JP 5091185 A JP5091185 A JP 5091185A JP S61208869 A JPS61208869 A JP S61208869A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
polysilicon
melting point
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60050911A
Other languages
English (en)
Inventor
Masahiko Nakamae
正彦 中前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60050911A priority Critical patent/JPS61208869A/ja
Priority to US06/840,317 priority patent/US4800177A/en
Publication of JPS61208869A publication Critical patent/JPS61208869A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １１ユ９μ月分！ 本発明は、浅い接合を有する半導体装置の電極構造に関
し、特に素子上の全ての微細コンタクトにおいて極めて
安定した低いコンタクト抵抗を有し、かつ耐熱性の優れ
た電極構造及びその製造方法に関する。
従来の技術 従来、半導体装置の電極構造は、単結晶面、或いはポリ
シリコン面に高融点金属を直接被着し、続いて熱処理を
施す事により高融点金属シリサイドを形成し、その上に
バリア膜として高融点金属を設け、さらにその上に主電
極材料となるアルミ系の膜が設けられていた。このよう
に高融点金属シリサイド、バリア膜及び電極材料という
３層構造を採用しているのは、次の理由である。まず、
シリサイドを設ける理由は、シリサイドが多結晶シリコ
ンなどに比較して電気抵抗が１桁小さく、半導体領′域
との間にＰＮ接合をつくることなく低い配線抵抗を実現
できることである。また、バリア層を設ける理由は、電
極材料に一般的に使用されるアルミニウムに対して、コ
ンタクトを形成する熱処理温度程度におけるシリコンあ
固溶限界が大きいので、熱処理によりアルミニウムにシ
リコンが溶は込み、シリコン基板が食われ、その結果、
シリコン基板にピットが生じ、浅い接合が破壊されてし
まうため、それを防止するためである。
そのような３層電極構造の中で、ＡＩ／Ｔｉ−Ｗ／Ｐｔ
Ｓｉ構造が良く知られている。第３図は、そのＡ１／Ｔ
ｉ　−Ｗ　／ＰｔＳｉ　３層電極構造を有する半導体装
置の１例を示す概略図である。次に、その第３図を参照
して、その製造工程を述べながら半導体装置の構造を説
明する。
第３図の半導体装置は、Ｐ型基板１０を有し、その主表
面には、選択的にＮ型不純物例えばヒ素が高濃度に埋込
まれたＮ＋型コレクタ領域１１が形成されており、更に
、そのＮ＋領域１１には、Ｎ型エピタキシャル層１２が
形成されている。そして、各半導体素子を分離するため
に、選択的に絶縁分離酸化膜１３が形成され、その絶縁
分離酸化膜１３で分離された島内の領域１２に、既知の
イオン注入法によりＮ型不純物がドープされて、Ｎ＋型
コレクタ領域１５が形成され、また、Ｐ型不純物がドー
プされて、Ｐ型ベース領域１６が形成され、そして、そ
のＰ型ベース領域１６に更にＰ型不純物がドープされて
、Ｐ“型グラフトベース領域１７が形成される。
次いで、半導体基板の主面全面に表面保護酸化膜１４が
形成され、その表面保護酸化膜１４に選択的に開口部１
４Ａ、１４Ｂ、１４Ｃを設けた後、ポリシリコン膜を被
着し、更に、そのポリシリコン膜が開口Ｒ１４Ａ、１４
Ｂ、１４Ｃの外側に例えば約１μｍの重なりを有するよ
うにポリシリコン膜を選択的にエツチングする。そして
、開口部１４Ａと１４Ｂとを介してそれら開口部内のポ
リシリコン膜１９Δ及び１９Ｂの部分に選択的に例えば
ヒ素をイオン注入し、また、開口部１４Ｃ内のポリシリ
コン膜１９Ｃに選択的に例えばボロンをイオン注入した
後、９５０℃の熱処理を行う。この処理により、各ポリ
シリコン膜中の不純物が活性化されると同時に、エミッ
タ拡散領域１８を形成され、更にコレクタ領域１５、グ
ラフトベース領域１７、エミッタ領域１８とポリシリコ
ン膜１９Ａ、１９Ｂ、１９Ｃとのオーミック接触を確実
なものにする。
この後、表面に第２表面保護酸化膜２０が被着され、そ
の第２表面保護酸化膜２０の各ポリシリコン膜上に選択
的にコンタクト開口部２１Ａ、２１Ｂ、２１Ｃが設けら
れる。このコンタクト開口部２１Ａ、２１Ｂ。
２１ＣにＰｔＳ　ｉ膜２２Ａ、２２Ｂ、２２Ｃと、その
上のＴｉ　−Ｗ合金膜２３と、さらにその上のへｌ膜２
４との積層電極構造を形成していた。それらＰｔＳｉ膜
２２Ａ、２２Ｂ。
２２Ｃは、従来は、ポリシリコン膜１９Ａ、１９Ｂ、１
９Ｃのコンタクト表面にｐｔをスパッタ法等で被着し、
５００℃程度の熱処理を施すことにより形成していた。
以上のような半導体装置の電極構造において、ベースコ
ンタクト部の電極構造は、半導体装置の製造工程中及び
使用時、比較的安定したものであるが、そのベースコン
タクト部の電極構造に右けるＰｔＳｉ膜２２Ｃに比べ、
コレクタコンタクト部及びエミッタコンタクト部におけ
るＰｔＳｉ膜２２Ｂ１及び２２Ａの膜厚及び均質性は極
めて不充分なために、半導体装置の製造工程中及び使用
時にコンタクト不良が発生した。
この問題を、次に第４図を参照して、詳細に説明する。
なお、第４図は、簡略化のためにエミッタコンタクト部
のみを図示している。第４図（ａ）において、Ｎ型エピ
タキシャル層１２の表面に選択的にＰ型ベース領域１６
が形成され、その上に第１表面保護酸化膜１４が形成さ
れ、その第１表面保護酸化膜１４に選択的に開口１４Ｂ
が設けられた後、ポリシリコン膜１９Ｂが被着され、次
いで、開口部の外側に１μｍの重なりを持ってポリシリ
コン膜１９Ｂが選択的に残される。このポリシリコン膜
１９Ｂにヒ素をポリシリコン膜中にＩ　Ｘ１０１６ｃｍ
−２のドーズ量でイオン注入する。続いて９５０℃で１
５分の熱処理を行い、極めて浅いエミッタ拡散領域１８
を形成する。この後、表面に第２表面保護酸化膜２０を
被着した後、その第２表面保護酸化膜２０に選択的にコ
ンタクト開口２１Ｂを設けてポリシリコン膜１９Ｂの表
面を露出する。その後、そのポリシリコン膜１９Ｂ上に
Ｐｔ膜２５を３００人程鹿の厚さでスパッタにて被着す
る。
次に、第４図（ｂ）に示すように、５００℃で熱処理を
施してｐｔをポリシリコンと反応させてＰｔＳ　ｉ膜２
２Ｂを形成する。この時エミッタ領域１８上のポリシリ
コン膜１９Ｂ上に形成されたＰｔＳ　ｉ膜２２Ｂの膜厚
は極めて薄く、また均質性も一様ではなかった。その後
、Ｔｉ−Ｗ合金のバリア膜２３を約１００ＯＡの膜厚で
スパッタにて被着し、更に、その表面に約１μｍの膜厚
でアルミニウム膜２４Ｂを被着した後、選択的にエツチ
ングして電極配線を形成する。
上記のような製造方法によって形成されたエミッタ上の
ＰｔＳｉ膜２２Ｂの膜厚が不充分で、かつ均質性が悪い
ため、続いて行なわれるアロイ等のウェハープロセスで
の熱処理中、或いは組立工程での熱処理中、及び半導体
装置として実使用中に、このＰｔＳｉ膜２２Ｂの局部的
に薄い所又は膜質の悪い部分から上下にあるバリア層２
３のＴｉ−Ｗとポリシリコン１９Ｂとの反応が進行し、
ＷＳｉｚ等の新たなシリサイドが形成される。Ｔｉ−Ｗ
膜はＡＩに対する良好なバリア膜であるが、一旦Ｗ　Ｓ
　１２が形成されてしまうと、この中をＡＩ原子は容易
に拡散して行き、ポリシリコン膜と盛んに反応していく
。さらには基板のエミッタ拡散領域にまで反応が進み、
第４図（Ｃ）に示すように、いわゆるアロイスパイク２
６ができる。この問題は、接合の位置が深ければさほど
ではないが、接合が浅いと第４図（Ｃ）に示すようにア
ロイスパインがその接合を突き抜け、半導体装置が機能
不良を起す。
以上、ＡＩ　／Ｔｉ　−Ｗ　／ＰｔＳｉ　３層電極構造
の場合について説明したが、上記した問題は、シリサイ
ドを形成し且つ電極材料にアルミニウムを使用する３層
電極構造に共通している。
発■が解決しようとする問題点 上述したように、従来の電極構造では素子の種々のコン
タクトにより、その表面に形成されたシリサイド層の膜
厚或いは均質性が異なっていた。
そのため、シリサイド層の膜厚が十分でなく均質性が悪
い電極部分が、ウェハープロセスでの熱処理中、或いは
組立工程での熱処理中、及び半導体装置として実使用中
に、不良を起こし、半導体装置が正常機能しな（なる。
そこで、本発明は、ウェハープロセスでの熱処理、或い
は組立工程での熱処理、及び半導体装置として実使用中
での発熱に十分耐えることができる安定した耐熱性を有
する半導体装置の電極構造及びその製造方法を提供せん
とするものである。
問題点を解決するための手段 そこで、本発明の発明者は、上記した目的に鑑がみ、シ
リサイド層の膜厚不拘−及び膜質の不均質の原因を種々
研究した。半導体装置の各素子のコンタクト面の表面不
純物の種類及び濃度によってシリサイドの形成状態が異
なっている。例えば、ＰｔＳｉの形成を例に挙げると、
表面不純物濃度が高くなると膜厚、均質性が低下し、１
０１１０ｌ９’以上になると極端に膜厚、均質性が低下
する。このため、例えばバイポーラ型半導体装置におい
ては、低濃度単結晶表面に形成されたショットキーバリ
アダイオードの耐熱性は極めて良好なのに、エミッタ部
のヒ素を高濃度に含んだポリシリコン上の電極の耐熱性
は不充分なものである。
本発明はかかる知見に基づいてなされたものである。
すなわち、本発明を後で述べる実施例にそくして説明す
ると、高不純物表面濃度のコンタクト開口面を少なくと
も一種類有する半導体装置の電極構造において、全ての
コンタクト開口面に設けられ高融点金属以外の不純物の
濃度が低い一様な膜厚の高融点金属シリサイド膜と、該
金属シリサイド膜の表面に設けられた高融点金属を主成
分とするバリア膜と、該バリア膜の表面に設けられたア
ルミニウムを主成分とする電極膜とを有していることを
特徴とする半導体装置が提供される。
更に、上記した半導体装置の電極構造は、本発明により
、素子の全てのコンタクト面に高融点金属を被着する前
に、薄いシリコン膜を被着させ、その後高融点金属を被
着させ、熱処理を施してその薄いシリコン膜をシリサイ
ド化し、シリサイド層を形成することにより実現するこ
とができる。
廊月 以上のような本発明による半導体装置の電極構造は、シ
リサイド膜が一様な厚さと均質性を有しいるので、ウェ
ハープロセスでの熱処理、或いは組立工程での熱処理、
及び半導体装置として実使用中での発熱においても、シ
リサイド膜の上のバリア層の高融点金属と下の半導体材
料とがシリサイド膜を突き抜けて反応することがなく、
層状電極構造が崩れることはない。それ故、本発明によ
る電極構造は耐熱に優れ、コンタクト開口内Ｂ上して充
分に低い安定な半導体装置を実現することができる。
一方、本発明による上記した製造方法によれば、高融点
金属膜は、その高融点金属を被着する前にコンタクト面
上に設けられた薄いシリコン膜と反応する。その薄いシ
リコン膜は、不純物濃度が実質的に零又は低いので、そ
のシリコン膜内の不純物が高融点金属とシリコンとの反
応を阻害することはなく、その薄いシリコン膜全体がシ
リサイド化する。従ってそのシリサイド膜は厚さが均一
でまた均質である。かくして、コンタクト表面の不純物
の種類及び濃度に依存せず全てのコンタクト表面に一様
な膜厚と均質性を有するシリサイド層が形成される。
実施例 以下、添付図面を参照して本発明による半導体装置の電
極構造並びにその製造方法の実施例を説明する。
第１図は、本発明による電極構造を有する半導体装置の
１実施例を示す概略断面図である。なお、第３図に示す
従来の半導体装置の各部に対応する部分には、同一参照
番号を付して説明を省略する。
すなわち、第１図に示す半導体装置は、各コンタクト開
口内のポリシリコン膜１９Ａ、１９Ｂ、１９Ｃ上に形成
されているシリサイド膜すなわちＰｔＳｉ膜２２Ａ、２
２Ｂ、２２Ｃが全て同じ約６００人の膜厚で、かつ材質
も一様な膜であることおよび一導電型の不純物濃度が低
いことを除いて、第３図の半導体装置と同一である。
このような厚さが一様で均質なＰｔＳｉ膜２２Ａ、２２
Ｂ、２２Ｃは、次のようにして形成することができる。
第２図（ａ）〜（６）は、そのような厚さが一様で均質
なＰｔＳｉ膜を製造する工程を、エミッタ電極の場合に
ついて図解したものである。
第２図（ａ）は、半導体基板上に形成されたＮ型エピタ
キシャル層１２０表面にＰ型ベース領域１６を選択的に
形成し、次に表面に第１表面保護酸化膜１４を形成した
後、その第１表面保護酸化膜１４に選択的に開口１４Ｂ
を設け、ポリシリコン膜１９を被着し、ヒ素をｌ　ｘｌ
Ｏ１６ｃｍ−”のドーズ量で膜中にイオン注入し、続い
て９５０℃で１５分の熱処理を施して極めて浅いエミッ
タ拡散領域１８を形成した状態を示している。なお、イ
オン注入法によるシリコンに対するＩ　ＸＩＯ”ａｍ−
’のドーズ量で、その深さ方向の不純物濃度は最高１０
２０〜１０”ｃｌ’程度となる。
次に、そのポリシリコン膜１９上にノンドープの減圧Ｃ
ＶＤ法によりポリシリコン膜２７を３００Ａ程度の膜厚
で被着し、そして、第２図（ｂ）に示すように、開口部
の外側に１μｍの重なりを有して上述の２層になったポ
リシリコン膜を選択的にエツチングして残す。このとき
、他のコレクタ及びベースのコンタクト開口内のドープ
されたポリシリコン膜上にもノンドープのポリシリコン
膜を同じ３００人程鹿の膜厚で被着され、そして、開口
部の外側に１μｍの重なりを有して上述の２層になった
ポリシリコン膜が選択的にエツチングされて残る。
その後、第２表面保護酸化膜２０を被着し、その第２表
面保護酸化膜２０に対して選択的に開口を形成して、上
述のノンドープポリシリコン膜２７の表面上に開口２１
Ｂを設ける。次に、第２図（Ｃ）に示すように、ｐｔ膜
２５を３００Ａ程度の膜厚でスパックにより被着する。
次に、５００℃で１５分の熱処理を行うと約６００人程
度の一様な膜厚のＰｔＳｉ膜２２Ｂが形成される。この
時、Ｐｔ膜は殆んど全てが、ノンドープの微細結晶粒の
ポリシリコン膜２７と反応するために、その反応は低濃
度基板上で行なわれるような均質で充分な反応であり、
その不純物量も小である。その後、第２図（ｄ）に示す
ように、ＰｔＳｉ膜２２膜上２Ｂ上１００ＯＡの膜厚の
Ｔｉ−Ｗ合金バリア膜２３とＡ１電極膜２４とを形成す
る。
以上、本発明による電極構造の１実施例を説明したが、
ＰｔＳｉ膜２２Ｂの厚さは、ポリシリコン膜２７の厚さ
及びその上に被着するｐｔ膜２５の厚さ並びにシリサイ
ド化のための熱処理時間を調整することにより、成る程
度調整可能である。
また、上記実施例は、シリサイド膜としてＰｔＳｉ膜を
使用しているが、ＰｔＳｉに限らず、ＴｉＳｉ、、Ｔａ
Ｓｉ２、ＭｏＳｉ２、ＷＳｉ２など、様々な高融点金属
のシリサイドを使用することができる。そして、シリサ
イド膜を作るポリシリコン膜２７も、ポリシリコンに限
らず、金属と反応してシリサイドを形成することができ
るならば、アモルファスシリコンや単結晶シリコンなど
の他の形態のシリコンの膜でもよい。更に、そのシリコ
ン膜２７は、不純物を実質的に含有していないことが好
ましいが、金属との反応を著しく阻害しない程度の低い
不純物濃度であれば、多少不純物を含有していてもよい
。
上記実施例では、バリア層２３はＴｉ−Ｗ合金で構成さ
れているが、バリア層としては、Ｔｉ−Ｎ、Ｔａ−Ｎな
ど窒化物や、Ｔｉ　−Ｗ、　Ｆｅ　−Ｗ、　Ｎｉ−Ｎｂ
など合金なども使用することができる。
また、半導体装置の各領域及び各層の形成技術は、本発
明の要旨ではなく、上記した例に限らずそれぞれの半導
体装置の製造技術に対応して選択することができる。
発明の効果 以上の説明から明らかなうように、本発明による半導体
装置の電極構造は、半導体のコンタクト面とバリア層と
の間に、所望の膜厚と均質性の優れたシリサイド層を設
けているので、極めてコンタクト抵抗が低く、かつ耐熱
性の優れている。従って、本発明によれば、電極構造の
コンタクト抵抗が低く且つ耐熱性の優れた半導体装置を
実現することができる。
更に、本発明による製造方法は、高融点金属を素子コン
タクト面に被着する前に、不純物濃度の低い薄いシリコ
ン膜を被着し、その後の熱処理において高融点金属をそ
のシリコン膜と反応させてシリサイド層を形成している
。従って、全コンタクト表面上に上記したようなシリサ
イド層を確実且つ容易に形成することができる。それ故
、本発明による製造方法を使用することにより、電極構
造のコンタクト抵抗が低く且つ耐熱性の優れた半導体装
置を確実且つ容易に製造することができる。
【図面の簡単な説明】
第１図は、本発明の実施例による電極構造を有する半導
体装置の概略断面図である。 第２図（ａ）から（６）は、本発明の実施例による電極
構造の製造を工程順に示した断面図である。 第３図は、従来の電極構造を有する半導体装置の概略断
面図である。 第４図（ａ）から（Ｃ）は、従来の電極構造の製造を工
程順に示した図である。 〔主な参照番号〕 １０・・Ｐ型基板、 １１・・Ｎ＋型領領域 １２・・Ｎ型エピタキシャル層、 １３・・絶縁分離酸化膜、 １４．２０・・表面保護酸化膜、 １５・・コレクタ領域、 １７・・グラフトベース領域、 １８・・エミッタ領域、 １９Ａ、１９Ｂ、１９Ｃ・・ポリシリコン膜、２ＬＡ、
２１Ｂ、２１Ｃ・・コンタクト開口、２２Ａ、２２Ｂ、
２２Ｃ・・ＰｔＳ　ｉ膜、２３・・Ｔｉ−Ｗ合金バリア
膜、 ２４・・ＡＩ膜、２５・・Ｐｔ膜、 ２６・・アロイスパイク、 ２７・・ノンドープシリコン膜 特許出願人　　日本電気株式会社 ｌθ・・ＰゼｔｐｌＬ、　　　　　　　　ｔθ・・工ξ
咋タ僧城′、／／−−Ｎ”　ｔ’＃ｄ’、　　　　　　
　　　ｆｌ？Ａ　、Ｒθ、／ｑ（、、木’９＞１／クン
肩ヒ。 １２　・・Ｎ’を工ｔ’９４＞＋ｔＬ４４．　　２／／
４．２１Ｂ、２ｆご一−’：Ｊ＞ｆｆ１−＆！Ｄ１３　
・１種ＲＩＭｌＲＩｔＭ、　　　２ＺＡ　、２２１３−
　Ｚ２Ｃ・・ＰｔＳｒ縦。 １４．２θ・・１ｊし促刺ｏ叱化ＲＩＬ、　　　２３　
・・Ｔｔ’−Ｗｂ＃　／Ｙ’）Ｆｉｌｌ。 ｔｓ−−１１，フタ僧職°、　　　　　２４−　　Ａｔ
１１１．２ｒ−Ｐｔ１ｌ、１７・・γラフＦへ一ス噛６
崎゛。 ２２θ−−ｐｔｓＩ′ｔｎ（。

Claims (3)

    【特許請求の範囲】
  1. （１）一導電型の高不純物表面濃度のコンタクト開口面
    にコンタクトする電極構造を有する半導体装置において
    、該コンタクト開口面上に設けられた該コンタクト面よ
    り低い濃度の前記一導電型の不純物を有する高融点金属
    シリサイド膜と、該金属シリサイド膜の表面に設けられ
    たバリア膜と、該バリア膜の表面に設けられた高導電率
    金属を主成分とする電極膜とを有していることを特徴と
    する半導体装置。
  2. （２）コンタクト開口面の不純物濃度は１０＾１＾９ｃ
    ｍ＾−＾３以上であり、金属シリサイド膜は実質的に不
    純物を含まないシリコン層と高融点金属によって形成さ
    れたものであることを特徴とする特許請求の範囲第（１
    ）項記載の半導体装置。
  3. （３）半導体基板主面上の不純物を含有せる第１のシリ
    コン膜上に実質的に不純物を含有しない第２のシリコン
    膜を被着する工程と、前記第２のシリコン膜表面上に高
    融点金属膜を被着する工程と、熱処理を施して、高融点
    金属シリサイド層を形成する工程と、前記高融点金属シ
    リサイド層上にバリア膜を設ける工程と、該バリア膜上
    に高導電率金属を主成分とする電極膜を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
JP60050911A 1985-03-14 1985-03-14 半導体装置及びその製造方法 Pending JPS61208869A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60050911A JPS61208869A (ja) 1985-03-14 1985-03-14 半導体装置及びその製造方法
US06/840,317 US4800177A (en) 1985-03-14 1986-03-14 Semiconductor device having multilayer silicide contact system and process of fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60050911A JPS61208869A (ja) 1985-03-14 1985-03-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS61208869A true JPS61208869A (ja) 1986-09-17

Family

ID=12871960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60050911A Pending JPS61208869A (ja) 1985-03-14 1985-03-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US4800177A (ja)
JP (1) JPS61208869A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241373A (ja) * 1986-04-11 1987-10-22 Mitsubishi Electric Corp 半導体装置
JPS62298167A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体集積回路装置
US4966868A (en) * 1988-05-16 1990-10-30 Intel Corporation Process for selective contact hole filling including a silicide plug
CN113594303A (zh) * 2021-08-05 2021-11-02 通威太阳能（安徽）有限公司 一种选择性发射极的制作方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
JP2769331B2 (ja) * 1988-09-12 1998-06-25 株式会社日立製作所 半導体集積回路の製造方法
US5198378A (en) * 1988-10-31 1993-03-30 Texas Instruments Incorporated Process of fabricating elevated source/drain transistor
US5104826A (en) * 1989-02-02 1992-04-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor integrated circuit device using an electrode wiring structure
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
US5268329A (en) * 1990-05-31 1993-12-07 At&T Bell Laboratories Method of fabricating an integrated circuit interconnection
JPH0456325A (ja) * 1990-06-26 1992-02-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5296388A (en) * 1990-07-13 1994-03-22 Matsushita Electric Industrial Co., Ltd. Fabrication method for semiconductor devices
KR920005242A (ko) * 1990-08-20 1992-03-28 김광호 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법
US5320971A (en) * 1990-10-05 1994-06-14 Texas Instruments Incorporated Process for obtaining high barrier Schottky diode and local interconnect
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
US5231052A (en) * 1991-02-14 1993-07-27 Industrial Technology Research Institute Process for forming a multilayer polysilicon semiconductor electrode
JPH05198739A (ja) * 1991-09-10 1993-08-06 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
US5474949A (en) * 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
EP0594248B1 (en) * 1992-10-23 2002-02-27 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device whereby a laterally bounded semiconductor zone is formed in a semiconductor body in a self-aligning manner
US5828131A (en) * 1993-10-29 1998-10-27 International Business Machines Corporation Low temperature formation of low resistivity titanium silicide
US5510295A (en) * 1993-10-29 1996-04-23 International Business Machines Corporation Method for lowering the phase transformation temperature of a metal silicide
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
US5480814A (en) * 1994-12-27 1996-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Process of making a polysilicon barrier layer in a self-aligned contact module
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US5707894A (en) * 1995-10-27 1998-01-13 United Microelectronics Corporation Bonding pad structure and method thereof
US5670417A (en) * 1996-03-25 1997-09-23 Motorola, Inc. Method for fabricating self-aligned semiconductor component
KR100206404B1 (ko) * 1996-06-29 1999-07-01 김영환 반도체 장치의 금속콘택구조 및 그 제조방법
DE19632412A1 (de) * 1996-08-05 1998-02-12 Sifu Hu Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
US6444553B1 (en) * 1997-09-15 2002-09-03 University Of Houston Junction formation with diffusion barrier for silicide contacts and method for forming
US6001718A (en) * 1997-09-30 1999-12-14 Kabushiki Kaisha Toshiba Semiconductor device having a ternary compound low resistive electrode
KR100276388B1 (ko) * 1997-10-30 2001-01-15 윤종용 코발트/니오븀 이중 금속층 구조를 이용한 실리사이드 형성 방법
JP3478961B2 (ja) * 1997-12-04 2003-12-15 日本電気株式会社 半導体装置の製造方法
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6121126A (en) 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6110822A (en) * 1998-03-25 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for forming a polysilicon-interconnect contact in a TFT-SRAM
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6423582B1 (en) * 1999-02-25 2002-07-23 Micron Technology, Inc. Use of DAR coating to modulate the efficiency of laser fuse blows
US6586289B1 (en) * 2001-06-15 2003-07-01 International Business Machines Corporation Anti-spacer structure for improved gate activation
US6867135B1 (en) * 2002-04-19 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via bottom copper/barrier interface improvement to resolve via electromigration and stress migration
US6787450B2 (en) * 2002-05-29 2004-09-07 Micron Technology, Inc. High aspect ratio fill method and resulting structure
JP5344205B2 (ja) * 2006-03-22 2013-11-20 Ｎｌｔテクノロジー株式会社 積層配線、該積層配線を用いた半導体装置及びその製造方法
JP4811437B2 (ja) * 2008-08-11 2011-11-09 日本テキサス・インスツルメンツ株式会社 Ｉｃチップ上への電子部品の実装
US20120299187A1 (en) * 2011-05-27 2012-11-29 Broadcom Corporation Aluminum Bond Pad With Trench Thinning for Fine Pitch Ultra-Thick Aluminum Products

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753774A (en) * 1971-04-05 1973-08-21 Rca Corp Method for making an intermetallic contact to a semiconductor device
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4436582A (en) * 1980-10-28 1984-03-13 Saxena Arjun N Multilevel metallization process for integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241373A (ja) * 1986-04-11 1987-10-22 Mitsubishi Electric Corp 半導体装置
JPS62298167A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体集積回路装置
US4966868A (en) * 1988-05-16 1990-10-30 Intel Corporation Process for selective contact hole filling including a silicide plug
CN113594303A (zh) * 2021-08-05 2021-11-02 通威太阳能（安徽）有限公司 一种选择性发射极的制作方法
CN113594303B (zh) * 2021-08-05 2024-05-28 通威太阳能（安徽）有限公司 一种选择性发射极的制作方法

Also Published As

Publication number Publication date
US4800177A (en) 1989-01-24

Similar Documents

Publication Publication Date Title
JPS61208869A (ja) 半導体装置及びその製造方法
KR100362751B1 (ko) 반도체소자의콘택트홀및그형성방법
US5217923A (en) Method of fabricating a semiconductor device having silicided source/drain regions
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
US5308776A (en) Method of manufacturing SOI semiconductor device
US5059555A (en) Method to fabricate vertical fuse devices and Schottky diodes using thin sacrificial layer
IE52791B1 (en) Semiconductor devices
JPH03110837A (ja) 半導体装置の製造方法
JPH04283914A (ja) 貼り合わせ半導体基板とその製造方法
JP2808965B2 (ja) 半導体装置
JPH0888153A (ja) 積層構造ウェハおよびその形成方法
JPH07130682A (ja) 半導体装置の製造方法
US6027991A (en) Method of making a silicide semiconductor device with junction breakdown prevention
JPH04225568A (ja) 半導体装置のコンタクト構造及びその製造方法
JPH0550129B2 (ja)
JPS62298167A (ja) 半導体集積回路装置
US5084403A (en) Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire
JP2017168684A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPH0582772A (ja) 半導体装置及びその製造方法
US6525401B2 (en) Semiconductor device for integrated injection logic cell and process for fabricating the same
JPH061774B2 (ja) 半導体装置
JPH0387061A (ja) 半導体装置
JP2523489B2 (ja) 半導体装置
JP2910453B2 (ja) バイポーラ型半導体装置
JPH01298717A (ja) 半導体装置の製造方法