JPS62298167A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62298167A JPS62298167A JP61140064A JP14006486A JPS62298167A JP S62298167 A JPS62298167 A JP S62298167A JP 61140064 A JP61140064 A JP 61140064A JP 14006486 A JP14006486 A JP 14006486A JP S62298167 A JPS62298167 A JP S62298167A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- polycrystalline
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- -1 transition-metal nitride Chemical class 0.000 claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims abstract description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000006104 solid solution Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 238000005245 sintering Methods 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 238000005275 alloying Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910018523 Al—S Inorganic materials 0.000 description 1
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に、電極の引
き出しに半導体膜を用いた場合における電極形成に適用
して有効な技術に関するものである。
き出しに半導体膜を用いた場合における電極形成に適用
して有効な技術に関するものである。
例えばＳ Ｉ ＣＯＳ （Ｓｉｄｅ Ｗａｌｌ Ｂａ５
ｅ Ｃｏｎｔ、ａｃｔＳシｒｕｃｔｕｒｅ）構造のバイ
ポーラＬＳＩにおいては。
ｅ Ｃｏｎｔ、ａｃｔＳシｒｕｃｔｕｒｅ）構造のバイ
ポーラＬＳＩにおいては。
バイポーラトランジスタのベース引き出しをホウ素をド
ープした多結晶Ｓｉ （シリコン）膜により行い、この
多結晶Ｓｉ膜上にＡｌ合金電極を形成している（例えば
、特開昭５６−１５５６号公報）。
ープした多結晶Ｓｉ （シリコン）膜により行い、この
多結晶Ｓｉ膜上にＡｌ合金電極を形成している（例えば
、特開昭５６−１５５６号公報）。
本発明者は、前記多結晶Ｓｉ膜への電極形成について検
討した。以下は公知とされた技術ではないが、本発明者
によって検討された技術であり、その概要は次のとおり
である。
討した。以下は公知とされた技術ではないが、本発明者
によって検討された技術であり、その概要は次のとおり
である。
すなわち、本発明者による実験結果によれば、ホウ素を
ドープした多結晶５ｉ膜は、ヒ素やリンをドープした多
結晶Ｓｉ膜に比べてその結・品位の成長が著しく起こり
にくく、ＬＳＩの製造工程においてはほとんど結晶粒成
長が起きない。このため、ホウ素をドープした多結晶Ｓ
ｉ膜は、膜自体が粒界エネルギーを多く菩わえた不安定
な状態になっているので、このホウ素をドープした多結
晶Ｓ１膜上にＡｌ合金膜から成る電極を直接形成した場
合には、電極形成時に電極が多結晶Ｓｉ膜と合金化して
不良を生ずるという問題がある。
ドープした多結晶５ｉ膜は、ヒ素やリンをドープした多
結晶Ｓｉ膜に比べてその結・品位の成長が著しく起こり
にくく、ＬＳＩの製造工程においてはほとんど結晶粒成
長が起きない。このため、ホウ素をドープした多結晶Ｓ
ｉ膜は、膜自体が粒界エネルギーを多く菩わえた不安定
な状態になっているので、このホウ素をドープした多結
晶Ｓ１膜上にＡｌ合金膜から成る電極を直接形成した場
合には、電極形成時に電極が多結晶Ｓｉ膜と合金化して
不良を生ずるという問題がある。
このような理由により、ホウ素をドープした多結晶Ｓｉ
膜でベース引き出しを行うバイポーラＬＳＩにおいては
、前記多結晶Ｓｉ膜を形成した後、この多結晶Ｓｉ膜上
に白金ケイ化物（ＰｔＳｉ）膜を介してＡｌ合金膜から
成る電極を形成している。
膜でベース引き出しを行うバイポーラＬＳＩにおいては
、前記多結晶Ｓｉ膜を形成した後、この多結晶Ｓｉ膜上
に白金ケイ化物（ＰｔＳｉ）膜を介してＡｌ合金膜から
成る電極を形成している。
しかしながら、上述のように白金ケイ化物膜を介してＡ
ｌ−Ｓｉ合金膜から成る電極を多結晶Ｓｉ膜上に形成し
た場合においても、電極の耐熱性は十分でなく、このた
め前記Ａｌ合金電極の形成時に電極と多結晶Ｓｉ膜との
合金化が生じやすいことを本発明者は見い出した。さら
に、前記白金ケイ化物膜の代わりに、ＷｌＭｏ、 Ｔｉ
Ｗのような遷移金属又はそれらの合金を用いた場合には
、これら自身がＳｉと反応してケイ化物を形成しやすい
性質を有するため、耐熱性はやはり十分でない。
ｌ−Ｓｉ合金膜から成る電極を多結晶Ｓｉ膜上に形成し
た場合においても、電極の耐熱性は十分でなく、このた
め前記Ａｌ合金電極の形成時に電極と多結晶Ｓｉ膜との
合金化が生じやすいことを本発明者は見い出した。さら
に、前記白金ケイ化物膜の代わりに、ＷｌＭｏ、 Ｔｉ
Ｗのような遷移金属又はそれらの合金を用いた場合には
、これら自身がＳｉと反応してケイ化物を形成しやすい
性質を有するため、耐熱性はやはり十分でない。
本発明の目的は、電極の耐熱性の向上が可能な技術を提
供することにある６ 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
供することにある６ 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、半導体膜上に金属ケイ化物膜及び透電性を有
する遷移金属窒化物膜を順次設け、この遷移金属窒化物
膜上に電極を設けている。
する遷移金属窒化物膜を順次設け、この遷移金属窒化物
膜上に電極を設けている。
（作 用〕
上記した手段によれば、特に遷移金属窒化物膜により半
導体膜と電極との合金化が効果的に防止され、このため
電極の耐熱性の向上を図ることができる。また、金属ケ
イ化物膜により電極の接触抵抗の安定化を図ることがで
きる。
導体膜と電極との合金化が効果的に防止され、このため
電極の耐熱性の向上を図ることができる。また、金属ケ
イ化物膜により電極の接触抵抗の安定化を図ることがで
きる。
以下１本発明の構成について、一実施例に基づき図面を
参照しながら説明する。
参照しながら説明する。
第１図に示すように、本実施例によるＳＩＣ○Ｓ構造の
バイポーラＬＳＩにおいては、例えばＰ型Ｓｉ基板のよ
うな半導体基板１にｎ゛型の埋め込み層２が設けられて
いる。前記半導体基板１上には。
バイポーラＬＳＩにおいては、例えばＰ型Ｓｉ基板のよ
うな半導体基板１にｎ゛型の埋め込み層２が設けられて
いる。前記半導体基板１上には。
例えばに型のＳｉエピタキシャル層３が設けられている
。前記埋め込み層２の一端部の上のＳｉエピタキシャル
層３は、メサエッチングにより台地状の形状と成され、
この部分にｎ型のベース領域４が設けられ、さらにこの
ベース領域４中にに型のエミッタ領域５が設けられてい
る。そして、このエミッタ領域５の上に、後述の金属ケ
イ化物膜１３及び遷移金属窒化物膜１４を介して例えば
Ａｌ−Ｓｉ合金膜から成るエミッタ用の電極６が設けら
れている。なお、ベース領域４と埋め込みＭ２との間に
おけるＳｉエピタキシャル層３によりｎ型のコレクタ領
域が構成されている。また、符号７は埋め込み層２と接
続されているｎ゛型の電極取り出し領域であって、この
電極取り出し領域７の上に、後述の金属ケイ化物ｖｊ４
１３及び遷移金属窒化物膜１４を介して例えばＡｌ−Ｓ
ｉ合金膜から成るコレクタ用の電極８が設けられている
。
。前記埋め込み層２の一端部の上のＳｉエピタキシャル
層３は、メサエッチングにより台地状の形状と成され、
この部分にｎ型のベース領域４が設けられ、さらにこの
ベース領域４中にに型のエミッタ領域５が設けられてい
る。そして、このエミッタ領域５の上に、後述の金属ケ
イ化物膜１３及び遷移金属窒化物膜１４を介して例えば
Ａｌ−Ｓｉ合金膜から成るエミッタ用の電極６が設けら
れている。なお、ベース領域４と埋め込みＭ２との間に
おけるＳｉエピタキシャル層３によりｎ型のコレクタ領
域が構成されている。また、符号７は埋め込み層２と接
続されているｎ゛型の電極取り出し領域であって、この
電極取り出し領域７の上に、後述の金属ケイ化物ｖｊ４
１３及び遷移金属窒化物膜１４を介して例えばＡｌ−Ｓ
ｉ合金膜から成るコレクタ用の電極８が設けられている
。
一方、前記台地状の部分におけるＳｉエピタキシャル層
３の周囲には、例えばＳｉＯ２膜のようなフイールド絶
縁膜９が設けられ、これにより素子分離が行われている
。なお、このフィールド絶縁膜９の下方には、Ｐ０型の
チャネルストッパ領域１０が設けられ、これによって寄
生チャネルの発生が防止さ銭ている。また、このフィー
ルド絶縁膜９の上には、例えばホウ素を高濃度にドープ
したＰ′″型の多結晶Ｓｉ膜１１が前記ベース領域４と
接続されて設けられ、これによってベース引き出しが行
われている。この多結晶Ｓｉ膜１１の表面には１例えば
この多結晶Ｓｉ膜１１を熱酸化することにより形成され
た例えばＳｉＯ２膜のような絶縁膜１２が前記フィール
ド絶縁膜９に連なって設けられている。
３の周囲には、例えばＳｉＯ２膜のようなフイールド絶
縁膜９が設けられ、これにより素子分離が行われている
。なお、このフィールド絶縁膜９の下方には、Ｐ０型の
チャネルストッパ領域１０が設けられ、これによって寄
生チャネルの発生が防止さ銭ている。また、このフィー
ルド絶縁膜９の上には、例えばホウ素を高濃度にドープ
したＰ′″型の多結晶Ｓｉ膜１１が前記ベース領域４と
接続されて設けられ、これによってベース引き出しが行
われている。この多結晶Ｓｉ膜１１の表面には１例えば
この多結晶Ｓｉ膜１１を熱酸化することにより形成され
た例えばＳｉＯ２膜のような絶縁膜１２が前記フィール
ド絶縁膜９に連なって設けられている。
この絶縁膜１２の前記多結晶Ｓｉ膜１１の一端に対応す
る部分にはコンタクトホール１２ａが設けられ、このコ
ンタクトホール１２ａを通じて、多結晶Ｓｉ膜１１の上
に例えば膜厚２００人程鹿の白金ケイ化物膜やパラジウ
ムケイ化物膜のような金属ケイ化物膜１３及び例えば膜
厚１０００Ａ程度の窒化チタン（ＴｉＮ）膜のような遷
移全屈窒化物の遷移金属窒化物膜１４の上に例えばＡｌ
−Ｓｉ合金膜から成るベース用の電極１５が設けられて
いる。
る部分にはコンタクトホール１２ａが設けられ、このコ
ンタクトホール１２ａを通じて、多結晶Ｓｉ膜１１の上
に例えば膜厚２００人程鹿の白金ケイ化物膜やパラジウ
ムケイ化物膜のような金属ケイ化物膜１３及び例えば膜
厚１０００Ａ程度の窒化チタン（ＴｉＮ）膜のような遷
移全屈窒化物の遷移金属窒化物膜１４の上に例えばＡｌ
−Ｓｉ合金膜から成るベース用の電極１５が設けられて
いる。
前記遷移金属窒化物膜１４は導電性を有するセラミック
スであり、熱的に極めて安定で耐熱性に優れているのみ
ならず、Ｓｉとの反応性も低いので、前記電極１５の形
成時に多結晶Ｓｉ膜１・１との合金化が生ずるのを効果
的に防止することができ、このため電極の耐熱性の向上
を図ることができる。
スであり、熱的に極めて安定で耐熱性に優れているのみ
ならず、Ｓｉとの反応性も低いので、前記電極１５の形
成時に多結晶Ｓｉ膜１・１との合金化が生ずるのを効果
的に防止することができ、このため電極の耐熱性の向上
を図ることができる。
従って、電極の信頼性の向上を図ることができる。
さらに、前記金属ケイ化物膜１３によって、多結晶Ｓｉ
膜１１に対する電極１５の接触抵抗の安定化を図ること
ができる。
膜１１に対する電極１５の接触抵抗の安定化を図ること
ができる。
次に本実施例によるバイポーラＬＳＩの製造方法につい
て説明する。
て説明する。
まず図面に示すように、埋め込み層２、Ｓｉエピタキシ
ャル層３、フィールド絶縁膜９、チャネルストッパ領域
１０及びホウ素をドープした多結晶Ｓｉ膜１１を形成し
た後、前記Ｓｉエピタキシャル層３の表面を例えばＳｉ
３Ｎ４膜のような酸化防止膜（図示せず）で覆った状態
で熱酸化を行うことにより、この多結晶Ｓｉ膜１１の表
面に絶縁膜１２を形成する０次に前記Ｓｉエピタキシャ
ル層３中に例えばリンの選択拡散により電極取り出し領
域７を形成した後、例えばＰ型不純物及びｎ型不純物を
順次イオン打ち込みすることにより、前記Ｓｉエピタキ
シャル層３中にベース領域４及びエミッタ領域５を順次
形成する０次に前記絶縁膜１２の所定部分をエツチング
除去してコンタクトホール１２ａを形成する０次に例え
ば蒸着により全面に例えば白金膜やパラジウム膜のよう
な金属膜を形成し、次いで所定の熱処理によりシンタリ
ングを行った後、未反応の前記金属膜を例えば王水によ
りエツチング除去することにより、前記コンタクトホー
ル１２ａの部分における前記多結晶Ｓｉ膜１１、エミッ
タ領域５及び電極取り出し領域７の上に白金ケイ化物膜
やパラジウムケイ化物膜のような金属ケイ化物膜１３を
形成する０次に例えばスパッタリングにより全面に例え
ば窒化チタン膜のような遷移金属窒化物膜１４を形成し
た後、この遷移金属窒化物膜１４の全面にさらに例えば
Ａｌ−Ｓｉ合金膜を形成し、これらを例えばドライエツ
チングにより順次所定形状にパターンニングすることに
より電＄１６．８．１５を形成して、図面に示すように
目的とするバイポーラＬＳＩを完成させる。
ャル層３、フィールド絶縁膜９、チャネルストッパ領域
１０及びホウ素をドープした多結晶Ｓｉ膜１１を形成し
た後、前記Ｓｉエピタキシャル層３の表面を例えばＳｉ
３Ｎ４膜のような酸化防止膜（図示せず）で覆った状態
で熱酸化を行うことにより、この多結晶Ｓｉ膜１１の表
面に絶縁膜１２を形成する０次に前記Ｓｉエピタキシャ
ル層３中に例えばリンの選択拡散により電極取り出し領
域７を形成した後、例えばＰ型不純物及びｎ型不純物を
順次イオン打ち込みすることにより、前記Ｓｉエピタキ
シャル層３中にベース領域４及びエミッタ領域５を順次
形成する０次に前記絶縁膜１２の所定部分をエツチング
除去してコンタクトホール１２ａを形成する０次に例え
ば蒸着により全面に例えば白金膜やパラジウム膜のよう
な金属膜を形成し、次いで所定の熱処理によりシンタリ
ングを行った後、未反応の前記金属膜を例えば王水によ
りエツチング除去することにより、前記コンタクトホー
ル１２ａの部分における前記多結晶Ｓｉ膜１１、エミッ
タ領域５及び電極取り出し領域７の上に白金ケイ化物膜
やパラジウムケイ化物膜のような金属ケイ化物膜１３を
形成する０次に例えばスパッタリングにより全面に例え
ば窒化チタン膜のような遷移金属窒化物膜１４を形成し
た後、この遷移金属窒化物膜１４の全面にさらに例えば
Ａｌ−Ｓｉ合金膜を形成し、これらを例えばドライエツ
チングにより順次所定形状にパターンニングすることに
より電＄１６．８．１５を形成して、図面に示すように
目的とするバイポーラＬＳＩを完成させる。
以上１本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変形し得ることは勿論である。
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変形し得ることは勿論である。
例えば、上述の実施例においては、ベース引き出し用に
ホウ素をドープした多結晶Ｓ１膜１１を用いたバイポー
ラＬＳＩに本発明を適用した場合につき説明したが、次
のような場合にも本発明を適用することができる。すな
わち、既述のようにリンやヒ素をドープした多結晶Ｓ１
膜はホウ素をドープした多結晶Ｓｉ膜に比べて結晶粒の
成長が起きやすいが、例えばこのリンやヒ素をドープし
た多結晶Ｓｉ膜を抵抗素子として用いるためにそのドー
プ量をＳｉへの固溶限度以下に少なくした場合には、ホ
ウ素をドープした多結晶Ｓｉ膜と同様に結晶粒の成長は
起きに＜＜、その結晶粒径は例えば多結晶Ｓｉ膜の膜厚
よりも小さい値である場合がある。このような固溶限度
以下のリンやヒ素をドープした多結晶Ｓｉ膜上に電極を
形成する場合においても、本発明を適用することができ
、これによって電極の耐熱性の向上を図ることができる
。
ホウ素をドープした多結晶Ｓ１膜１１を用いたバイポー
ラＬＳＩに本発明を適用した場合につき説明したが、次
のような場合にも本発明を適用することができる。すな
わち、既述のようにリンやヒ素をドープした多結晶Ｓ１
膜はホウ素をドープした多結晶Ｓｉ膜に比べて結晶粒の
成長が起きやすいが、例えばこのリンやヒ素をドープし
た多結晶Ｓｉ膜を抵抗素子として用いるためにそのドー
プ量をＳｉへの固溶限度以下に少なくした場合には、ホ
ウ素をドープした多結晶Ｓｉ膜と同様に結晶粒の成長は
起きに＜＜、その結晶粒径は例えば多結晶Ｓｉ膜の膜厚
よりも小さい値である場合がある。このような固溶限度
以下のリンやヒ素をドープした多結晶Ｓｉ膜上に電極を
形成する場合においても、本発明を適用することができ
、これによって電極の耐熱性の向上を図ることができる
。
また本発明は、５ＩＣＯ８構造以外のバイポーラＬＳＩ
は勿論、バイポーラＬＳＩ以外の各種半導体集積回路装
置に適用することが可能である。
は勿論、バイポーラＬＳＩ以外の各種半導体集積回路装
置に適用することが可能である。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば。
って得られる効果を簡単に説明すれば。
下記のとおりである。
すなわち、電極の耐熱性の向上を図ることができる。
第１図は１本発明の一実施例による５ＩＣＯ３構造のバ
イポーラＬＳＩを示す断面図である。 図中、１・・・半導体基板、２・・・埋め込み層、３・
・・Ｓｉエピタキシャル層、４・・・ベース領域、５・
・・エミッタ領域、６．８．１５・・・電極、９・・・
フィールド絶縁膜、１１・・・多結晶Ｓｉ膜、１３・・
・金属ケイ化物膜、１４・・・遷移金属窒化物膜である
。 ・−） 代理人 弁理士 小川置方 ′、 二
イポーラＬＳＩを示す断面図である。 図中、１・・・半導体基板、２・・・埋め込み層、３・
・・Ｓｉエピタキシャル層、４・・・ベース領域、５・
・・エミッタ領域、６．８．１５・・・電極、９・・・
フィールド絶縁膜、１１・・・多結晶Ｓｉ膜、１３・・
・金属ケイ化物膜、１４・・・遷移金属窒化物膜である
。 ・−） 代理人 弁理士 小川置方 ′、 二
Claims (1)
- 【特許請求の範囲】 １、半導体膜上に設けられた電極を有する半導体集積回
路装置であって、前記半導体膜上に金属ケイ化物膜及び
導電性を有する遷移金属窒化物膜を順次設け、この遷移
金属窒化物膜上に前記電極を設けたことを特徴とする半
導体集積回路装置。 ２、前記電極がＡｌ合金膜から成ることを特徴とする特
許請求の範囲第１項記載の半導体集積回路装置。 ３、前記金属ケイ化物膜が白金又はパラジウムのケイ化
物膜であることを特徴とする特許請求の範囲第１項又は
第２項記載の半導体集積回路装置。 ４、前記遷移金属窒化物膜が窒化チタン膜であることを
特徴とする特許請求の範囲第１項〜第３項のいずれか一
項記載の半導体集積回路装置。 ５、前記半導体膜が多結晶Ｓｉ膜であることを特徴とす
る特許請求の範囲第１項〜第４項のいずれか一項記載の
半導体集積回路装置。 ６、前記多結晶Ｓｉ膜がホウ素をドープした多結晶Ｓｉ
膜であることを特徴とする特許請求の範囲第５項記載の
半導体集積回路装置。 ７、前記多結晶Ｓｉ膜中に固溶限度以下のヒ素又はリン
を含むことを特徴とする特許請求の範囲第第５項記載の
半導体集積回路装置。 ８、前記多結晶Ｓｉ膜中の結晶粒径がその膜厚よりも小
さいことを特徴とする特許請求の範囲第５項〜第７項の
いずれか一項記載の半導体集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61140064A JP2741854B2 (ja) | 1986-06-18 | 1986-06-18 | 半導体集積回路装置 |
| KR870005765A KR880001049A (ko) | 1986-06-18 | 1987-06-08 | 반도체 장치 |
| EP87108781A EP0254035A1 (en) | 1986-06-18 | 1987-06-19 | Electrodes for semiconductor devices |
| US07/396,687 US5068710A (en) | 1986-06-18 | 1989-08-22 | Semiconductor device with multilayer base contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61140064A JP2741854B2 (ja) | 1986-06-18 | 1986-06-18 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62298167A true JPS62298167A (ja) | 1987-12-25 |
| JP2741854B2 JP2741854B2 (ja) | 1998-04-22 |
Family
ID=15260136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61140064A Expired - Fee Related JP2741854B2 (ja) | 1986-06-18 | 1986-06-18 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5068710A (ja) |
| EP (1) | EP0254035A1 (ja) |
| JP (1) | JP2741854B2 (ja) |
| KR (1) | KR880001049A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834374A (en) * | 1994-09-30 | 1998-11-10 | International Business Machines Corporation | Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates |
| CN100415125C (zh) * | 2003-05-06 | 2008-09-03 | 日本烟草产业株式会社 | 再生烟草材料的制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214302A (en) * | 1987-05-13 | 1993-05-25 | Hitachi, Ltd. | Semiconductor integrated circuit device forming on a common substrate MISFETs isolated by a field oxide and bipolar transistors isolated by a groove |
| EP0448763A1 (de) * | 1990-03-30 | 1991-10-02 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen |
| US5478780A (en) * | 1990-03-30 | 1995-12-26 | Siemens Aktiengesellschaft | Method and apparatus for producing conductive layers or structures for VLSI circuits |
| JP2895166B2 (ja) * | 1990-05-31 | 1999-05-24 | キヤノン株式会社 | 半導体装置の製造方法 |
| US6066894A (en) * | 1997-02-07 | 2000-05-23 | United Microelectronics Corporation | Semiconductor device and a method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175726A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61108169A (ja) * | 1984-10-31 | 1986-05-26 | Mitsubishi Electric Corp | 半導体装置 |
| JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477962A (en) * | 1978-05-26 | 1984-10-23 | Rockwell International Corporation | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
| JPS561556A (en) * | 1979-06-18 | 1981-01-09 | Hitachi Ltd | Semiconductor device |
| JPS5745967A (en) * | 1980-09-04 | 1982-03-16 | Toshiba Corp | Semiconductor device |
| FR2508704B1 (fr) * | 1981-06-26 | 1985-06-07 | Thomson Csf | Procede de fabrication de transistors bipolaires integres de tres petites dimensions |
-
1986
- 1986-06-18 JP JP61140064A patent/JP2741854B2/ja not_active Expired - Fee Related
-
1987
- 1987-06-08 KR KR870005765A patent/KR880001049A/ko not_active Application Discontinuation
- 1987-06-19 EP EP87108781A patent/EP0254035A1/en not_active Ceased
-
1989
- 1989-08-22 US US07/396,687 patent/US5068710A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175726A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61108169A (ja) * | 1984-10-31 | 1986-05-26 | Mitsubishi Electric Corp | 半導体装置 |
| JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834374A (en) * | 1994-09-30 | 1998-11-10 | International Business Machines Corporation | Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates |
| US5945737A (en) * | 1994-09-30 | 1999-08-31 | International Business Machines Corporation | Thin film or solder ball including a metal and an oxide, nitride, or carbide precipitate of an expandable or contractible element |
| CN100415125C (zh) * | 2003-05-06 | 2008-09-03 | 日本烟草产业株式会社 | 再生烟草材料的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0254035A1 (en) | 1988-01-27 |
| JP2741854B2 (ja) | 1998-04-22 |
| KR880001049A (ko) | 1988-03-31 |
| US5068710A (en) | 1991-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458410A (en) | Method of forming electrode of semiconductor device | |
| US4800177A (en) | Semiconductor device having multilayer silicide contact system and process of fabrication thereof | |
| JPH06105707B2 (ja) | 半導体装置 | |
| JPS62298167A (ja) | 半導体集積回路装置 | |
| JP3953696B2 (ja) | 半導体装置の製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPH0845878A (ja) | 半導体装置の製造方法 | |
| JPS61102059A (ja) | 半導体装置 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPH0376031B2 (ja) | ||
| JP2621136B2 (ja) | 半導体装置の製造方法 | |
| JPS61224435A (ja) | 半導体装置 | |
| JP2563317B2 (ja) | 半導体装置の製造方法 | |
| JPS63265448A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0318738B2 (ja) | ||
| JP2845044B2 (ja) | 半導体装置 | |
| JP2604550B2 (ja) | 半導体装置 | |
| JPH0562925A (ja) | 半導体集積回路装置 | |
| JPH0536630A (ja) | 半導体集積回路 | |
| JPS60113966A (ja) | 半導体装置 | |
| JPS613470A (ja) | 半導体装置 | |
| JPH06295879A (ja) | 半導体装置の製造方法 | |
| JPH05198789A (ja) | 半導体装置の製造方法 | |
| JPH0652733B2 (ja) | 半導体装置の製造法 | |
| JPS63228752A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |