JPH0536630A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0536630A JPH0536630A JP3188850A JP18885091A JPH0536630A JP H0536630 A JPH0536630 A JP H0536630A JP 3188850 A JP3188850 A JP 3188850A JP 18885091 A JP18885091 A JP 18885091A JP H0536630 A JPH0536630 A JP H0536630A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- region
- type
- material layer
- aluminum material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 45
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical group [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 11
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 8
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical group [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910018523 Al—S Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008938 W—Si Inorganic materials 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 バリアメタルを使用し、且つＰ型領域上に第
２のアルミ材料層を設けることにより、Ｐ型、Ｎ型共に
コンタクト抵抗を低減する。 【構成】 素子を構成する各拡散領域上にコンタクトホ
ールを形成する。Ｐ型領域であるベースコンタクト領域
（１８）にはアルミ−バリアメタル−アルミの３層構造
から成るＰ型コンタクト用電極（２４）を形成し、Ｎ型
領域であるエミッタ領域（１７）とコレクタコンタクト
領域（１９）にはバリアメタル−アルミの２層構造から
成るコンタクト用電極（２７）を形成する。
２のアルミ材料層を設けることにより、Ｐ型、Ｎ型共に
コンタクト抵抗を低減する。 【構成】 素子を構成する各拡散領域上にコンタクトホ
ールを形成する。Ｐ型領域であるベースコンタクト領域
（１８）にはアルミ−バリアメタル−アルミの３層構造
から成るＰ型コンタクト用電極（２４）を形成し、Ｎ型
領域であるエミッタ領域（１７）とコレクタコンタクト
領域（１９）にはバリアメタル−アルミの２層構造から
成るコンタクト用電極（２７）を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、Ｐ型領域、Ｎ型領域共
に良好なオーミックコンタクトが得られる、バリアメタ
ルを有する半導体集積回路に関する。
に良好なオーミックコンタクトが得られる、バリアメタ
ルを有する半導体集積回路に関する。
【０００２】
【従来の技術】従来、半導体集積回路の配線には、アル
ミニウム（Ａｌ）中に１〜２重量％程度のシリコン（Ｓ
ｉ）を含んだアルミ、シリコン（Ａｌ−Ｓｉ）合金が用
いられていた。ところが、デバイスの微細化とともに、
配線と基板との電気的コンタクトをとるコンタクトホー
ル（またはビアホール：Ｖｉａ Ｈｏｌｅ）の微細化が
進み、現在では、２．０μｍ以下のコンタクトホールが
要求されている。そのため、これらのコンタクトホール
を使用したデバイスに従来のＡｌ−Ｓｉ合金を配線材料
として使用した場合には、コンタクトホール内にＡｌ−
Ｓｉ中の過剰Ｓｉがエピタキシャル成長（固相エピタキ
シャル成長）し、コンタクト抵抗が増大する問題があ
る。そこで、例えば特開平０１−３１２８６８号公報に
記載されているように、アルミニウム電極と半導体基板
との間に、いわゆるバリアメタルを介在させ、両者の共
晶化反応を阻止することによって、ＰＮ接合の安定化、
コンタクト抵抗の低減化等を画っている。
ミニウム（Ａｌ）中に１〜２重量％程度のシリコン（Ｓ
ｉ）を含んだアルミ、シリコン（Ａｌ−Ｓｉ）合金が用
いられていた。ところが、デバイスの微細化とともに、
配線と基板との電気的コンタクトをとるコンタクトホー
ル（またはビアホール：Ｖｉａ Ｈｏｌｅ）の微細化が
進み、現在では、２．０μｍ以下のコンタクトホールが
要求されている。そのため、これらのコンタクトホール
を使用したデバイスに従来のＡｌ−Ｓｉ合金を配線材料
として使用した場合には、コンタクトホール内にＡｌ−
Ｓｉ中の過剰Ｓｉがエピタキシャル成長（固相エピタキ
シャル成長）し、コンタクト抵抗が増大する問題があ
る。そこで、例えば特開平０１−３１２８６８号公報に
記載されているように、アルミニウム電極と半導体基板
との間に、いわゆるバリアメタルを介在させ、両者の共
晶化反応を阻止することによって、ＰＮ接合の安定化、
コンタクト抵抗の低減化等を画っている。
【０００３】図７に上記バリアメタルをバイポーラＩＣ
に適用した例を示す。島領域（１）の表面にＰ型ベース
領域（２）、Ｎ+型エミッタ領域（３）、Ｐ+型ベースコ
ンタクト領域（４）、およびＮ+型コレクタコンタクト
領域（５）を形成し、絶縁膜（６）を開孔したコンタク
トホールを介してバリアメタル層（７）とアルミ層
（８）との積層構造から成る電極（９）がコンタクトし
たものである。
に適用した例を示す。島領域（１）の表面にＰ型ベース
領域（２）、Ｎ+型エミッタ領域（３）、Ｐ+型ベースコ
ンタクト領域（４）、およびＮ+型コレクタコンタクト
領域（５）を形成し、絶縁膜（６）を開孔したコンタク
トホールを介してバリアメタル層（７）とアルミ層
（８）との積層構造から成る電極（９）がコンタクトし
たものである。
【０００４】
【発明が解決しようとする課題】しかしながら、モリブ
デンシリサイド（ＭｏＳｉ）等のバリアメタルは、Ｎ型
領域に対して障壁が低く、Ｐ型領域に対しては逆に障壁
が高くなる欠点を有する。そのため、図７の例ではベー
ス電極のコンタクト抵抗が大になる欠点があった。
デンシリサイド（ＭｏＳｉ）等のバリアメタルは、Ｎ型
領域に対して障壁が低く、Ｐ型領域に対しては逆に障壁
が高くなる欠点を有する。そのため、図７の例ではベー
ス電極のコンタクト抵抗が大になる欠点があった。
【０００５】これを回避するため、ベースコンタクト領
域（４）のＰ型不純物のドーズ量を高くする手法が検討
されたが、ベースコンタクト領域（４）形成後にベース
領域（２）とエミッタ領域（３）の熱処理があり、表面
濃度が低下するために、さほど効果が無いことが明らか
になった。コンタクトホール内に不純物を高濃度にイオ
ン注入する手法もあるが、工程が複雑になる。
域（４）のＰ型不純物のドーズ量を高くする手法が検討
されたが、ベースコンタクト領域（４）形成後にベース
領域（２）とエミッタ領域（３）の熱処理があり、表面
濃度が低下するために、さほど効果が無いことが明らか
になった。コンタクトホール内に不純物を高濃度にイオ
ン注入する手法もあるが、工程が複雑になる。
【０００６】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑み成されたもので、Ｐ型の拡散領域にオーミッ
ク接触する電極であって、シリコン表面に接触する第１
のアルミ材料層（２１）と、アルミ材料層（２１）の上
に形成したバリアメタル層（２２）と、バリアメタル層
（２２）の上に形成した第２のアルミ材料層（２３）か
ら成る一方の電極（２４）と、Ｎ型の拡散領域にオーミ
ック接触する電極であって、シリコン表面に接触するバ
リアメタル層（２５）、およびバリアメタル層（２５）
の上に形成したアルミ材料層（２６）から成る他方の電
極（２７）とを具備するものである。
欠点に鑑み成されたもので、Ｐ型の拡散領域にオーミッ
ク接触する電極であって、シリコン表面に接触する第１
のアルミ材料層（２１）と、アルミ材料層（２１）の上
に形成したバリアメタル層（２２）と、バリアメタル層
（２２）の上に形成した第２のアルミ材料層（２３）か
ら成る一方の電極（２４）と、Ｎ型の拡散領域にオーミ
ック接触する電極であって、シリコン表面に接触するバ
リアメタル層（２５）、およびバリアメタル層（２５）
の上に形成したアルミ材料層（２６）から成る他方の電
極（２７）とを具備するものである。
【０００７】
【作用】本発明によれば、ベースコンタクト領域（１
８）等のＰ型拡散領域には下地の第１のアルミ材料層
（２１）がコンタクトするので、障壁の低いオーミック
接触が得られる。また、エミッタ領域（１７）等のＮ型
拡散領域にはバリアメタル層（２５）がコンタクトする
ので、シリコンノジュールの析出を防止できる。
８）等のＰ型拡散領域には下地の第１のアルミ材料層
（２１）がコンタクトするので、障壁の低いオーミック
接触が得られる。また、エミッタ領域（１７）等のＮ型
拡散領域にはバリアメタル層（２５）がコンタクトする
ので、シリコンノジュールの析出を防止できる。
【０００８】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１は本発明手法をバイポーラ型Ｉ
ＣのＮＰＮトランジスタに適用した例である。同図にお
いて、（１１）はＰ型シリコン半導体基板、（１２）は
基板（１１）上にエピタキシャル成長法により形成した
Ｎ型のエピタキシャル層、（１３）は基板（１１）表面
に埋め込んで形成したＮ+型の埋め込み層、（１４）は
エピタキシャル層（１２）を貫通して島領域（１５）を
形成するＰ+型の分離領域、（１６）は島領域（１５）
の表面に形成したＰ型のベース領域、（１７）はベース
領域（１６）の表面に形成したＮ+型のエミッタ領域、
（１８）はベース領域（１６）の一部に重ねて形成した
Ｐ+型のベースコンタクト領域、（１９）はＮ+型のコレ
クタコンタクト領域である。
ら詳細に説明する。図１は本発明手法をバイポーラ型Ｉ
ＣのＮＰＮトランジスタに適用した例である。同図にお
いて、（１１）はＰ型シリコン半導体基板、（１２）は
基板（１１）上にエピタキシャル成長法により形成した
Ｎ型のエピタキシャル層、（１３）は基板（１１）表面
に埋め込んで形成したＮ+型の埋め込み層、（１４）は
エピタキシャル層（１２）を貫通して島領域（１５）を
形成するＰ+型の分離領域、（１６）は島領域（１５）
の表面に形成したＰ型のベース領域、（１７）はベース
領域（１６）の表面に形成したＮ+型のエミッタ領域、
（１８）はベース領域（１６）の一部に重ねて形成した
Ｐ+型のベースコンタクト領域、（１９）はＮ+型のコレ
クタコンタクト領域である。
【０００９】エピタキシャル層（１２）の表面はシリコ
ン酸化膜（２０）によって被覆され、エミッタ領域（１
７）、ベースコンタクト領域（１８）、およびコレクタ
コンタクト領域（１９）の表面には各々コンタクトホー
ルを設ける。エミッタ領域（１７）とコレクタコンタク
ト領域（１９）のコンタクトホールには、リン（Ｐ）又
はヒ素（Ａｓ）が１０20〜１０21ａｔｏｍｓ・ｃｍ-2程
度ドープされたシリコン表面が露出し、ベースコンタク
ト領域（１８）のコンタクトホールには、ボロン（Ｂ）
が１０20ａｔｏｍｓ・ｃｍ-2程度ドープされたシリコン
表面が露出する。
ン酸化膜（２０）によって被覆され、エミッタ領域（１
７）、ベースコンタクト領域（１８）、およびコレクタ
コンタクト領域（１９）の表面には各々コンタクトホー
ルを設ける。エミッタ領域（１７）とコレクタコンタク
ト領域（１９）のコンタクトホールには、リン（Ｐ）又
はヒ素（Ａｓ）が１０20〜１０21ａｔｏｍｓ・ｃｍ-2程
度ドープされたシリコン表面が露出し、ベースコンタク
ト領域（１８）のコンタクトホールには、ボロン（Ｂ）
が１０20ａｔｏｍｓ・ｃｍ-2程度ドープされたシリコン
表面が露出する。
【００１０】そして、ベースコンタクト領域（１８）の
表面には、第１のアルミ材料層（２１）、バリアメタル
層（２２）、および第２のアルミ材料層（２３）から成
る積層構造のＰ型コンタクト用の電極（２４）がオーミ
ック接触し、エミッタ領域（１７）とコレクタコンタク
ト領域（１９）には、バリアメタル層（２５）とアルミ
材料層（２６）との積層構造から成るＮ型コンタクト用
の電極（２７）がオーミック接触する。
表面には、第１のアルミ材料層（２１）、バリアメタル
層（２２）、および第２のアルミ材料層（２３）から成
る積層構造のＰ型コンタクト用の電極（２４）がオーミ
ック接触し、エミッタ領域（１７）とコレクタコンタク
ト領域（１９）には、バリアメタル層（２５）とアルミ
材料層（２６）との積層構造から成るＮ型コンタクト用
の電極（２７）がオーミック接触する。
【００１１】Ｐ型コンタクト用の電極（２４）の第１の
アルミ材料層（２１）は、Ｐ型拡散領域とのバリア障壁
を低減する目的で設けられたものであり、素材は膜厚
０．１〜０．５μのｐｕｒｅ Ａｌ又はＡｌ−Ｓｉから
成る。Ｐ型コンタクト用の電極（２４）のバリアメタル
層（２２）と第２のアルミ材料層（２３）はＮ型コンタ
クト用の電極（２７）の積層構造と同時的に作られ、構
造は同一である。
アルミ材料層（２１）は、Ｐ型拡散領域とのバリア障壁
を低減する目的で設けられたものであり、素材は膜厚
０．１〜０．５μのｐｕｒｅ Ａｌ又はＡｌ−Ｓｉから
成る。Ｐ型コンタクト用の電極（２４）のバリアメタル
層（２２）と第２のアルミ材料層（２３）はＮ型コンタ
クト用の電極（２７）の積層構造と同時的に作られ、構
造は同一である。
【００１２】Ｎ型コンタクト用の電極（２７）のバリア
メタル層（２５）は、Ｎ型拡散領域とのバリア障壁を低
く保ちつつ、シリコンノジュールの析出を防止する目的
で設けられたものであり、素材は膜厚５００〜８００Å
のモリブデンシリサイドである。他にはＷ−Ｓｉ，Ｔｉ
−Ｓｉ等を用いることができる。アルミ材料層（２６）
は、膜厚１．０〜１．５μのＡｌ−Ｓｉから成る。
メタル層（２５）は、Ｎ型拡散領域とのバリア障壁を低
く保ちつつ、シリコンノジュールの析出を防止する目的
で設けられたものであり、素材は膜厚５００〜８００Å
のモリブデンシリサイドである。他にはＷ−Ｓｉ，Ｔｉ
−Ｓｉ等を用いることができる。アルミ材料層（２６）
は、膜厚１．０〜１．５μのＡｌ−Ｓｉから成る。
【００１３】斯る構造と従来例図７の構造のベース電極
およびエミッタ電極のコンタクト抵抗を以下に比較す
る。単位はΩ／□である。 従来例 本発明 ベースコンタクト抵抗（Ｐ型） ９６０ ３２．０ エミッタコンタクト抵抗（Ｎ型） ８．２ １１．９ 膜厚の条件は上述した通りである。このように、エミ
ッタ領域（１７）側のＮ型コンタクト用電極（２７）は
ややコンタクト抵抗が増大するものの、通常のＡｌ−Ｓ
ｉを用いたバリアメタル無しの電極と同程度の実用的範
囲内のコンタクト抵抗が得られる。また、Ｐ型コンタク
ト用電極（２４）は、第１のアルミ材料層（２１）によ
ってバリアメタル無しの電極と同程度のコンタクト抵抗
が得られる。この点に関し、Ｐ型コンタクト用電極（２
４）のバリアメタル層（２２）は何ら影響していないと
推定される。
およびエミッタ電極のコンタクト抵抗を以下に比較す
る。単位はΩ／□である。 従来例 本発明 ベースコンタクト抵抗（Ｐ型） ９６０ ３２．０ エミッタコンタクト抵抗（Ｎ型） ８．２ １１．９ 膜厚の条件は上述した通りである。このように、エミ
ッタ領域（１７）側のＮ型コンタクト用電極（２７）は
ややコンタクト抵抗が増大するものの、通常のＡｌ−Ｓ
ｉを用いたバリアメタル無しの電極と同程度の実用的範
囲内のコンタクト抵抗が得られる。また、Ｐ型コンタク
ト用電極（２４）は、第１のアルミ材料層（２１）によ
ってバリアメタル無しの電極と同程度のコンタクト抵抗
が得られる。この点に関し、Ｐ型コンタクト用電極（２
４）のバリアメタル層（２２）は何ら影響していないと
推定される。
【００１４】Ｐ型コンタクト用電極（２４）に第１のア
ルミ材料層（２１）を設けた結果、危惧されるのがシリ
コンノジュールの析出とアロイスパイクの発生である。
しかしながら、第１のアルミ材料層（２１）はその膜厚
を薄くでき、アルミの総量を少なくできるので、シリコ
ンノジュールの析出量も少なくて済み、コンタクト抵抗
の大幅増までには至らない。さらに、第１のアルミ材料
層（２１）のアルミの総量が少なく、第１のアルミ材料
層（２１）と第２のアルミ材料層（２３）とがバリアメ
タル層（２２）で隔離されているので、コンタクト上の
Ａｌの総量に比例するアロイスパイクの発生が少ない。
従ってＣ−Ｂ間短絡等も回避できる。
ルミ材料層（２１）を設けた結果、危惧されるのがシリ
コンノジュールの析出とアロイスパイクの発生である。
しかしながら、第１のアルミ材料層（２１）はその膜厚
を薄くでき、アルミの総量を少なくできるので、シリコ
ンノジュールの析出量も少なくて済み、コンタクト抵抗
の大幅増までには至らない。さらに、第１のアルミ材料
層（２１）のアルミの総量が少なく、第１のアルミ材料
層（２１）と第２のアルミ材料層（２３）とがバリアメ
タル層（２２）で隔離されているので、コンタクト上の
Ａｌの総量に比例するアロイスパイクの発生が少ない。
従ってＣ−Ｂ間短絡等も回避できる。
【００１５】上記構造の製造方法を図２以降の図面で説
明する。先ず一般的なプロセス技術によって、島領域
（１５）にベースコンタクト領域（１８）とベース領域
（１６）を拡散形成し、エピタキシャル層（１２）を被
覆する酸化膜（２０）に２μｍ×２μｍ程のコンタクト
ホール（３０）を開孔し、ベースコンタクトとなる領域
をレジストマスクで覆い、コンタクトホール（３０）を
通してリン（Ｐ）又はヒ素（Ａｓ）等のＮ型不純物をイ
オン注入し、アニールしてエミッタ領域（１７）とコレ
クタコンタクト領域（１９）を形成し、コンタクトホー
ル（３０）内に形成された酸化膜を全面ライトエッチン
グにより開孔する（図２）。
明する。先ず一般的なプロセス技術によって、島領域
（１５）にベースコンタクト領域（１８）とベース領域
（１６）を拡散形成し、エピタキシャル層（１２）を被
覆する酸化膜（２０）に２μｍ×２μｍ程のコンタクト
ホール（３０）を開孔し、ベースコンタクトとなる領域
をレジストマスクで覆い、コンタクトホール（３０）を
通してリン（Ｐ）又はヒ素（Ａｓ）等のＮ型不純物をイ
オン注入し、アニールしてエミッタ領域（１７）とコレ
クタコンタクト領域（１９）を形成し、コンタクトホー
ル（３０）内に形成された酸化膜を全面ライトエッチン
グにより開孔する（図２）。
【００１６】スパッタ手法により、膜厚０．１〜０．５
μのｐｕｒｅ Ａｌ又はＡｌ−Ｓｉを堆積し、これをフ
ッ酸＋フッ化アンモン溶液のウェット手法でホトエッチ
ングしてＰ型の拡散領域上、即ちベースコンタクト領域
（１８）上に第１のアルミ材料層（２１）を形成する
（図３）。この第１のアルミ材料層（２１）は、Ｐ型拡
散領域上のコンタクトホール（３０）を覆う程度の大き
さに形成され、酸化膜（２０）上を延在することはな
い。
μのｐｕｒｅ Ａｌ又はＡｌ−Ｓｉを堆積し、これをフ
ッ酸＋フッ化アンモン溶液のウェット手法でホトエッチ
ングしてＰ型の拡散領域上、即ちベースコンタクト領域
（１８）上に第１のアルミ材料層（２１）を形成する
（図３）。この第１のアルミ材料層（２１）は、Ｐ型拡
散領域上のコンタクトホール（３０）を覆う程度の大き
さに形成され、酸化膜（２０）上を延在することはな
い。
【００１７】フッ酸緩衝液でエミッタ領域（１７）とコ
レクタコンタクト領域（１９）のシリコン表面に形成さ
れた自然酸化膜を除去した後、スパッタ手法により全面
に膜厚５００〜８００Åのモリブデンシリサイド（３
１）を堆積する（図４）。逆スパッタ法によりモリブデ
ンシリサイド（３１）表面の酸化物を除去し、続いてス
パッタ手法により、全面に膜厚１．０〜２．０μのアル
ミニウムシリコン（３２）を堆積する（図５）。
レクタコンタクト領域（１９）のシリコン表面に形成さ
れた自然酸化膜を除去した後、スパッタ手法により全面
に膜厚５００〜８００Åのモリブデンシリサイド（３
１）を堆積する（図４）。逆スパッタ法によりモリブデ
ンシリサイド（３１）表面の酸化物を除去し、続いてス
パッタ手法により、全面に膜厚１．０〜２．０μのアル
ミニウムシリコン（３２）を堆積する（図５）。
【００１８】ホトエッチングによってアルミニウムシリ
コン（３２）とモリブデンシリサイド（３１）とを同時
にパターニングすることにより、Ｐ型コンタクト電極
（２４）のバリアメタル層（２２）と第２のアルミ材料
層（２３）、およびＮ型コンタクト電極（２７）のバリ
アメタル層（２５）とアルミ材料層（２６）とを形成す
る（図６）。ホトエッチング手法は、Ｃｌ2＋ＢＣｌ3＋
ＳｉＣｌ4＋ＣＨＦ3ガスによるドライエッチングであ
る。
コン（３２）とモリブデンシリサイド（３１）とを同時
にパターニングすることにより、Ｐ型コンタクト電極
（２４）のバリアメタル層（２２）と第２のアルミ材料
層（２３）、およびＮ型コンタクト電極（２７）のバリ
アメタル層（２５）とアルミ材料層（２６）とを形成す
る（図６）。ホトエッチング手法は、Ｃｌ2＋ＢＣｌ3＋
ＳｉＣｌ4＋ＣＨＦ3ガスによるドライエッチングであ
る。
【００１９】この製造方法によれば、第１のアルミ材料
層（２１）のパターニングにウェット手法を用いること
ができるので、エミッタ領域（１７）とコレクタコンタ
クト領域（１９）のコンタクトホール（３０）に露出す
るシリコン表面にダメージを与えずにエッチング加工で
きる。また、バリアメタル層（２２）のホトエッチング
時にも、シリコン（Ｓｉ）表面を露出させずに処理でき
るので、ドライエッチングによるダメージを回避でき
る。さらに、第１のアルミ材料層（２１）は膜厚を薄く
できるので、ウェットエッチングによっても十分微細加
工が行える。
層（２１）のパターニングにウェット手法を用いること
ができるので、エミッタ領域（１７）とコレクタコンタ
クト領域（１９）のコンタクトホール（３０）に露出す
るシリコン表面にダメージを与えずにエッチング加工で
きる。また、バリアメタル層（２２）のホトエッチング
時にも、シリコン（Ｓｉ）表面を露出させずに処理でき
るので、ドライエッチングによるダメージを回避でき
る。さらに、第１のアルミ材料層（２１）は膜厚を薄く
できるので、ウェットエッチングによっても十分微細加
工が行える。
【００２０】上記実施例はバイポーラＩＣについて述べ
たが、本発明はＭＯＳ集積回路にも適用できることは言
うまでもない。
たが、本発明はＭＯＳ集積回路にも適用できることは言
うまでもない。
【００２１】
【発明の効果】以上に説明した通り、本発明によればＰ
型コンタクト用電極（２４）に第１のアルミ材料層（２
１）を形成したので、Ｐ型コンタクト用電極（２４）、
Ｎ型コンタクト用電極（２７）共にコンタクト抵抗を小
とし、且つ両電極共に信頼性の高い微細化コンタクトホ
ールに形成できる利点を有する。
型コンタクト用電極（２４）に第１のアルミ材料層（２
１）を形成したので、Ｐ型コンタクト用電極（２４）、
Ｎ型コンタクト用電極（２７）共にコンタクト抵抗を小
とし、且つ両電極共に信頼性の高い微細化コンタクトホ
ールに形成できる利点を有する。
【図１】本発明を説明するための断面図である。
【図２】製造方法を説明するための第１の断面図であ
る。
る。
【図３】製造方法を説明するための第２の断面図であ
る。
る。
【図４】製造方法を説明するための第３の断面図であ
る。
る。
【図５】製造方法を説明するための第４の断面図であ
る。
る。
【図６】製造方法を説明するための第５の断面図であ
る。
る。
【図７】従来例を説明するための断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 29/73
Claims (4)
- 【請求項１】 半導体デバイスを構成する一導電型の拡
散領域、および逆導電型の拡散領域と、 前記各拡散領域の表面を被覆する絶縁膜に設けたコンタ
クトホールと、 前記一導電型拡散領域の表面にオーミック接触する電極
であって、前記一導電型拡散領域のシリコン表面に接触
する第１のアルミ材料層と、前記第１のアルミ材料層の
上に形成したバリアメタル層と、前記バリアメタル層の
上に形成した第２のアルミ材料層、から成る一方のオー
ミック電極と、 前記逆導電型拡散領域の表面にオーミック接触する電極
であって、前記逆導電型拡散領域のシリコン表面に接触
するバリアメタル層と、前記バリアメタル層の上に形成
したアルミ材料層、から成る他方のオーミック電極とを
具備することを特徴とする半導体集積回路。 - 【請求項２】 前記バリアメタル層がモリブデンシリサ
イド（ＭｏＳｉ）であることを特徴とする請求項１記載
の半導体集積回路。 - 【請求項３】 前記第１のアルミ材料層がアルミニウム
（Ａｌ）、前記第２のアルミ材料層がアルミニウムシリ
コン（Ａｌ−Ｓｉ）であることを特徴とする請求項１記
載の半導体集積回路。 - 【請求項４】 前記第１のアルミ材料層の膜厚が前記第
２のアルミ材料層のものより薄いことを特徴とする請求
項１記載の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188850A JPH0536630A (ja) | 1991-07-29 | 1991-07-29 | 半導体集積回路 |
| KR1019920013482A KR930003261A (ko) | 1991-07-29 | 1992-07-28 | 반도체 집적 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188850A JPH0536630A (ja) | 1991-07-29 | 1991-07-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536630A true JPH0536630A (ja) | 1993-02-12 |
Family
ID=16230937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188850A Pending JPH0536630A (ja) | 1991-07-29 | 1991-07-29 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0536630A (ja) |
| KR (1) | KR930003261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141979A (ja) * | 2014-01-28 | 2015-08-03 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置 |
-
1991
- 1991-07-29 JP JP3188850A patent/JPH0536630A/ja active Pending
-
1992
- 1992-07-28 KR KR1019920013482A patent/KR930003261A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141979A (ja) * | 2014-01-28 | 2015-08-03 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930003261A (ko) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0424861B2 (ja) | ||
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPS6153867B2 (ja) | ||
| US4878105A (en) | Semiconductor device having wiring layer composed of silicon film and aluminum film with improved contact structure thereof | |
| JP2741854B2 (ja) | 半導体集積回路装置 | |
| JPS6097659A (ja) | 半導体集積回路 | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| JPH0536630A (ja) | 半導体集積回路 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JPH0555553A (ja) | 半導体集積回路 | |
| JPH0135505B2 (ja) | ||
| JP3101351B2 (ja) | 半導体集積回路 | |
| JP2782737B2 (ja) | 半導体装置の製造方法 | |
| JPH0254662B2 (ja) | ||
| JPS641064B2 (ja) | ||
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0555483A (ja) | 半導体集積回路の製造方法 | |
| JPH0318738B2 (ja) | ||
| JP3218777B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5968963A (ja) | 半導体装置及びその製造方法 | |
| JPS645472B2 (ja) | ||
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPH0155585B2 (ja) | ||
| JP2661153B2 (ja) | 半導体装置の製造方法 | |
| JPH0437581B2 (ja) |