JPH07321290A - バイポーラ集積回路装置の製造方法 - Google Patents
バイポーラ集積回路装置の製造方法Info
- Publication number
- JPH07321290A JPH07321290A JP11252594A JP11252594A JPH07321290A JP H07321290 A JPH07321290 A JP H07321290A JP 11252594 A JP11252594 A JP 11252594A JP 11252594 A JP11252594 A JP 11252594A JP H07321290 A JPH07321290 A JP H07321290A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- mis
- semiconductor substrate
- type capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 誘電体膜のエッチング残渣の発生を防ぎ、高
歩留りで品質の高いバイポーラ集積回路装置の製造方法
を提供する。 【構成】 Ｎ- 形エピ成長層３を有するＳｉ基板１上に
保護膜として第１のＳｉＯ2 膜５を形成した後、Ｓｉ基
板１にＭＩＳ型容量の下部電極となるＮ+ 形拡散層６を
形成する。Ｓｉ基板１上に絶縁膜としての第２のＳｉＯ
2 膜７を形成した後、第２のＳｉＯ2 膜７に開口部７ａ
を形成する。開口部７ａを含む領域にＭＩＳ型容量の誘
電体となるＳｉ3 Ｎ4 膜８を形成する。Ｓｉ3 Ｎ4 膜８
の上にＰｏｌｙ−Ｓｉ膜パターン１３を形成した後、該
Ｐｏｌｙ−Ｓｉ膜パターン１３をマスクとしてＳｉ3 Ｎ
4 膜８に対して湿式エッチングを行なう。第２のＳｉＯ
2 膜７におけるＮ+ 形拡散層６の上側にコンタクトホー
ル７ｂを形成した後、コンタクトホール７ｂの自然酸化
膜を湿式エッチングにより除去する。Ｓｉ基板１上にＭ
ＩＳ型容量の上部電極となる金属配線１２を形成する。
歩留りで品質の高いバイポーラ集積回路装置の製造方法
を提供する。 【構成】 Ｎ- 形エピ成長層３を有するＳｉ基板１上に
保護膜として第１のＳｉＯ2 膜５を形成した後、Ｓｉ基
板１にＭＩＳ型容量の下部電極となるＮ+ 形拡散層６を
形成する。Ｓｉ基板１上に絶縁膜としての第２のＳｉＯ
2 膜７を形成した後、第２のＳｉＯ2 膜７に開口部７ａ
を形成する。開口部７ａを含む領域にＭＩＳ型容量の誘
電体となるＳｉ3 Ｎ4 膜８を形成する。Ｓｉ3 Ｎ4 膜８
の上にＰｏｌｙ−Ｓｉ膜パターン１３を形成した後、該
Ｐｏｌｙ−Ｓｉ膜パターン１３をマスクとしてＳｉ3 Ｎ
4 膜８に対して湿式エッチングを行なう。第２のＳｉＯ
2 膜７におけるＮ+ 形拡散層６の上側にコンタクトホー
ル７ｂを形成した後、コンタクトホール７ｂの自然酸化
膜を湿式エッチングにより除去する。Ｓｉ基板１上にＭ
ＩＳ型容量の上部電極となる金属配線１２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＳ型容量を有する
バイポーラ集積回路装置の製造方法に関するものであ
る。
バイポーラ集積回路装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】一般に、バイポーラ型の集積回路（以
下、バイポーラＩＣと略す）においては、リニア回路を
構成する容量を実現するために、シリコン窒化膜（以
下、Ｓｉ3Ｎ4 膜と略す）を誘電体とするＭＩＳ（metal
insulator semiconductor ）型容量が広く使われてい
る。
下、バイポーラＩＣと略す）においては、リニア回路を
構成する容量を実現するために、シリコン窒化膜（以
下、Ｓｉ3Ｎ4 膜と略す）を誘電体とするＭＩＳ（metal
insulator semiconductor ）型容量が広く使われてい
る。
【０００３】以下、従来のＭＩＳ型容量を有するバイポ
ーラ集積回路装置の製造方法について図３を参照しなが
ら説明する。
ーラ集積回路装置の製造方法について図３を参照しなが
ら説明する。
【０００４】図３（ａ）〜（ｃ）は、従来のＭＩＳ型容
量を有する半導体集積回路装置の製造方法の各工程の要
部を示す断面図であって、同図において、１はＰ- 形の
単結晶シリコン基板（以下、Ｓｉ基板と略す）、２はＮ
+ 形埋め込み層、３はＮ- 形エピ成長層、４は分離領域
となるＰ+ 形拡散層、５及び７は第１及び第２のシリコ
ン酸化膜（以下、ＳｉＯ2 膜と略す）、６はＭＩＳ型容
量の下部電極となるＮ+ 形拡散層、８は誘電体となるＳ
ｉ3 Ｎ4 膜、１２は上部電極となる金属配線である。
量を有する半導体集積回路装置の製造方法の各工程の要
部を示す断面図であって、同図において、１はＰ- 形の
単結晶シリコン基板（以下、Ｓｉ基板と略す）、２はＮ
+ 形埋め込み層、３はＮ- 形エピ成長層、４は分離領域
となるＰ+ 形拡散層、５及び７は第１及び第２のシリコ
ン酸化膜（以下、ＳｉＯ2 膜と略す）、６はＭＩＳ型容
量の下部電極となるＮ+ 形拡散層、８は誘電体となるＳ
ｉ3 Ｎ4 膜、１２は上部電極となる金属配線である。
【０００５】まず、図３（ａ）に示すように、周知の技
術を用いて、Ｐ- 形のＳｉ基板１上にＮ+ 形埋め込み層
２及びＮ- 形エピ成長層３を順次形成した後、Ｓｉ基板
１の分離領域にＰ+ 形拡散層４を形成し、その後、熱酸
化法によりＳｉ基板１の表面に保護膜としての第１のＳ
ｉＯ2 膜５を形成する。
術を用いて、Ｐ- 形のＳｉ基板１上にＮ+ 形埋め込み層
２及びＮ- 形エピ成長層３を順次形成した後、Ｓｉ基板
１の分離領域にＰ+ 形拡散層４を形成し、その後、熱酸
化法によりＳｉ基板１の表面に保護膜としての第１のＳ
ｉＯ2 膜５を形成する。
【０００６】次に、ＮＰＮＴｒのエミッタ拡散法を用い
て、Ｓｉ基板１の表面部におけるＭＩＳ型容量を形成す
る所定の領域にＮ+ 形拡散層６を形成した後、ＣＶＤ技
術によりＳｉ基板１上に絶縁膜としての第２のＳｉＯ2
膜７を形成する。その後、Ｎ+ 形拡散層６上の第２のＳ
ｉＯ2 膜７にＭＩＳ型容量の誘電体を形成するための開
口部７ａを形成した後、減圧ＣＶＤ技術により第２のＳ
ｉＯ2 膜７上に誘電体となるＳｉ3 Ｎ4 膜８を形成す
る。その後、Ｓｉ3 Ｎ4 膜８上にＭＩＳ型容量の誘電体
を形成するためのレジストパターン９を形成する。
て、Ｓｉ基板１の表面部におけるＭＩＳ型容量を形成す
る所定の領域にＮ+ 形拡散層６を形成した後、ＣＶＤ技
術によりＳｉ基板１上に絶縁膜としての第２のＳｉＯ2
膜７を形成する。その後、Ｎ+ 形拡散層６上の第２のＳ
ｉＯ2 膜７にＭＩＳ型容量の誘電体を形成するための開
口部７ａを形成した後、減圧ＣＶＤ技術により第２のＳ
ｉＯ2 膜７上に誘電体となるＳｉ3 Ｎ4 膜８を形成す
る。その後、Ｓｉ3 Ｎ4 膜８上にＭＩＳ型容量の誘電体
を形成するためのレジストパターン９を形成する。
【０００７】次に、図３（ｂ）に示すように、ドライエ
ッチ技術を用いて、レジストパターン９をマスクとして
Ｓｉ3 Ｎ4 膜８に対してエッチングを行なう。この際、
Ｎ+形拡散層６の端部上つまり第１のＳｉＯ2 膜の端部
上に形成される第２のＳｉＯ2 膜７の段差部がオーバー
ハング状になっているため、前記の段差部に添ってＳｉ
3 Ｎ4 膜８のエッチング残渣１０が発生する。
ッチ技術を用いて、レジストパターン９をマスクとして
Ｓｉ3 Ｎ4 膜８に対してエッチングを行なう。この際、
Ｎ+形拡散層６の端部上つまり第１のＳｉＯ2 膜の端部
上に形成される第２のＳｉＯ2 膜７の段差部がオーバー
ハング状になっているため、前記の段差部に添ってＳｉ
3 Ｎ4 膜８のエッチング残渣１０が発生する。
【０００８】次に、レジストパターン９を除去した後、
ホトエッチ技術を用いて図３（ｃ）に示すように、Ｎ+
形拡散層６上の第２のＳｉＯ2 膜７にコンタクトホール
７ｂを形成し、その後、該コンタクトホール７ｂの自然
酸化膜を除去するため、Ｓｉ基板１を希フッ酸溶液に浸
す。このようにすると、自然酸化膜だけではなく第２の
ＳｉＯ2 膜７の表面もエッチングされるため、前記の段
差部のＳｉ3 Ｎ4 膜のエッチング残渣１０がリフトオフ
されて希フッ酸溶液中を浮遊し、再びＳｉ基板１に付着
してダスト１１になる。その後、周知の技術を用いて、
金属配線となるアルミ合金配線（Ａｌ−Ｓｉ）１２を形
成すると、従来例のＭＩＳ型容量を構成できる。
ホトエッチ技術を用いて図３（ｃ）に示すように、Ｎ+
形拡散層６上の第２のＳｉＯ2 膜７にコンタクトホール
７ｂを形成し、その後、該コンタクトホール７ｂの自然
酸化膜を除去するため、Ｓｉ基板１を希フッ酸溶液に浸
す。このようにすると、自然酸化膜だけではなく第２の
ＳｉＯ2 膜７の表面もエッチングされるため、前記の段
差部のＳｉ3 Ｎ4 膜のエッチング残渣１０がリフトオフ
されて希フッ酸溶液中を浮遊し、再びＳｉ基板１に付着
してダスト１１になる。その後、周知の技術を用いて、
金属配線となるアルミ合金配線（Ａｌ−Ｓｉ）１２を形
成すると、従来例のＭＩＳ型容量を構成できる。
【０００９】以上のように、近時のバイポーラ集積回路
装置においては、ＳｉＯ2 膜よりも誘電率の高いＳｉ3
Ｎ4 膜を用いてＭＩＳ型容量を構成している。
装置においては、ＳｉＯ2 膜よりも誘電率の高いＳｉ3
Ｎ4 膜を用いてＭＩＳ型容量を構成している。
【００１０】
【発明が解決しようとする課題】しかしながら、前記従
来のバイポーラ集積回路装置の製造方法においては、以
下に説明するような問題点を有している。
来のバイポーラ集積回路装置の製造方法においては、以
下に説明するような問題点を有している。
【００１１】一般に、製造工程において発生したダスト
がＳｉ基板の表面に付着すると、パターン欠陥又は不純
物汚染を招くため、バイポーラ集積回路装置の品質及び
歩留りが低下する。
がＳｉ基板の表面に付着すると、パターン欠陥又は不純
物汚染を招くため、バイポーラ集積回路装置の品質及び
歩留りが低下する。
【００１２】従来のバイポーラ集積回路装置の製造方法
の場合、コンタクト開口部の自然酸化膜をＢＨＦ溶液に
より除去する際に、Ｓｉ3 Ｎ4 膜８のエッチング残渣１
０がダスト１１となりＳｉ基板１に再付着する。そし
て、ダスト１１がコンタクトホールに付着すると、Ｎ+
形拡散層６とアルミ合金配線１２との接続が不完全にな
るため、ＩＣの品質が低下するという問題がある。
の場合、コンタクト開口部の自然酸化膜をＢＨＦ溶液に
より除去する際に、Ｓｉ3 Ｎ4 膜８のエッチング残渣１
０がダスト１１となりＳｉ基板１に再付着する。そし
て、ダスト１１がコンタクトホールに付着すると、Ｎ+
形拡散層６とアルミ合金配線１２との接続が不完全にな
るため、ＩＣの品質が低下するという問題がある。
【００１３】一方、Ｓｉ3 Ｎ4 膜８のドライエッチング
においてエッチング残渣１０が発生しないようにオーバ
ーエッチを行なっても、第２のＳｉＯ2 膜７の段差部が
オーバーハング状になっていると、前記の段差部のＳｉ
3 Ｎ4 膜８を完全に除去することができないという問題
がある。
においてエッチング残渣１０が発生しないようにオーバ
ーエッチを行なっても、第２のＳｉＯ2 膜７の段差部が
オーバーハング状になっていると、前記の段差部のＳｉ
3 Ｎ4 膜８を完全に除去することができないという問題
がある。
【００１４】本発明の目的は、前記問題点を解決するも
のであり、簡易な構成により誘電体膜のエッチング残渣
の発生を防止し、これにより、高歩留りで品質の高いバ
イポーラ集積回路装置の製造方法を提供することであ
る。
のであり、簡易な構成により誘電体膜のエッチング残渣
の発生を防止し、これにより、高歩留りで品質の高いバ
イポーラ集積回路装置の製造方法を提供することであ
る。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、シリコン窒化膜に対して湿式エッチング
を行なうことにより、シリコン窒化膜のエッチング残渣
を発生させないものである。
め、本発明は、シリコン窒化膜に対して湿式エッチング
を行なうことにより、シリコン窒化膜のエッチング残渣
を発生させないものである。
【００１６】請求項１の発明は、ＭＩＳ型容量を有する
バイポーラ集積回路装置の製造方法を対象とし、一導電
形の半導体層を有する半導体基板上の所定領域に保護膜
を形成する工程と、前記半導体基板の表面部の所定領域
にＭＩＳ型容量の下部電極となる一導電形の拡散層を形
成する工程と、前記半導体基板上に絶縁膜を形成する工
程と、前記絶縁膜における前記拡散層の上側にＭＩＳ型
容量の誘電体を形成するための開口部を形成する工程
と、前記半導体基板上における前記開口部を含む領域に
ＭＩＳ型容量の誘電体となるシリコン窒化膜を形成する
工程と、前記半導体基板上における前記開口部を含む領
域にＭＩＳ型容量の誘電体を形成するためのマスクとな
る多結晶シリコン膜パターンを形成する工程と、前記多
結晶シリコン膜パターンをマスクとして前記シリコン窒
化膜に対して湿式エッチングを行なう工程と、前記多結
晶シリコン膜パターンを湿式エッチングにより除去する
工程と、前記絶縁膜における前記拡散層の上側にコンタ
クトホールを形成する工程と、前記コンタクトホールの
自然酸化膜を湿式エッチングにより除去する工程と、前
記半導体基板上にＭＩＳ型容量の上部電極となる金属配
線を形成する工程とを備えている構成とするものであ
る。
バイポーラ集積回路装置の製造方法を対象とし、一導電
形の半導体層を有する半導体基板上の所定領域に保護膜
を形成する工程と、前記半導体基板の表面部の所定領域
にＭＩＳ型容量の下部電極となる一導電形の拡散層を形
成する工程と、前記半導体基板上に絶縁膜を形成する工
程と、前記絶縁膜における前記拡散層の上側にＭＩＳ型
容量の誘電体を形成するための開口部を形成する工程
と、前記半導体基板上における前記開口部を含む領域に
ＭＩＳ型容量の誘電体となるシリコン窒化膜を形成する
工程と、前記半導体基板上における前記開口部を含む領
域にＭＩＳ型容量の誘電体を形成するためのマスクとな
る多結晶シリコン膜パターンを形成する工程と、前記多
結晶シリコン膜パターンをマスクとして前記シリコン窒
化膜に対して湿式エッチングを行なう工程と、前記多結
晶シリコン膜パターンを湿式エッチングにより除去する
工程と、前記絶縁膜における前記拡散層の上側にコンタ
クトホールを形成する工程と、前記コンタクトホールの
自然酸化膜を湿式エッチングにより除去する工程と、前
記半導体基板上にＭＩＳ型容量の上部電極となる金属配
線を形成する工程とを備えている構成とするものであ
る。
【００１７】請求項２の発明は、請求項１の構成に、前
記多結晶シリコン膜パターンを形成する工程は、前記半
導体基板上における前記開口部を含む領域に多結晶シリ
コン膜を形成する工程と、前記多結晶シリコン膜に対し
て所定形状のマスクを用いて湿式エッチングを行なうこ
とにより前記多結晶シリコン膜をパターン化する工程と
を備えているという構成を付加するものである。
記多結晶シリコン膜パターンを形成する工程は、前記半
導体基板上における前記開口部を含む領域に多結晶シリ
コン膜を形成する工程と、前記多結晶シリコン膜に対し
て所定形状のマスクを用いて湿式エッチングを行なうこ
とにより前記多結晶シリコン膜をパターン化する工程と
を備えているという構成を付加するものである。
【００１８】請求項３の発明は、ＭＩＳ型容量を有する
バイポーラ集積回路装置の製造方法であって、一導電形
の半導体層を有する半導体基板上の所定領域に保護膜を
形成する工程と、前記半導体基板の表面部の所定領域に
ＭＩＳ型容量の下部電極となる一導電形の拡散層を形成
する工程と、前記半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜における前記拡散層の上側にＭＩＳ型容
量の誘電体を形成するための開口部を形成する工程と、
前記半導体基板上における前記開口部を含む領域にＭＩ
Ｓ型容量の誘電体となるシリコン窒化膜を形成する工程
と、前記半導体基板上における前記開口部を含む領域に
ＭＩＳ型容量の誘電体を形成するためのマスクとなる多
結晶シリコン膜パターンを形成する工程と、前記多結晶
シリコン膜パターンをマスクとして前記シリコン窒化膜
に対して湿式エッチングを行なう工程と、前記絶縁膜に
おける前記拡散層の上側にコンタクトホールを形成する
工程と、前記コンタクトホールの自然酸化膜を湿式エッ
チングにより除去する工程と、前記半導体基板上にＭＩ
Ｓ型容量の上部電極となる、下層の金属シリサイド膜と
中間層のバリアメタル膜と上層の合金膜とからなる３層
構造の金属配線を形成する工程とを備えている。
バイポーラ集積回路装置の製造方法であって、一導電形
の半導体層を有する半導体基板上の所定領域に保護膜を
形成する工程と、前記半導体基板の表面部の所定領域に
ＭＩＳ型容量の下部電極となる一導電形の拡散層を形成
する工程と、前記半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜における前記拡散層の上側にＭＩＳ型容
量の誘電体を形成するための開口部を形成する工程と、
前記半導体基板上における前記開口部を含む領域にＭＩ
Ｓ型容量の誘電体となるシリコン窒化膜を形成する工程
と、前記半導体基板上における前記開口部を含む領域に
ＭＩＳ型容量の誘電体を形成するためのマスクとなる多
結晶シリコン膜パターンを形成する工程と、前記多結晶
シリコン膜パターンをマスクとして前記シリコン窒化膜
に対して湿式エッチングを行なう工程と、前記絶縁膜に
おける前記拡散層の上側にコンタクトホールを形成する
工程と、前記コンタクトホールの自然酸化膜を湿式エッ
チングにより除去する工程と、前記半導体基板上にＭＩ
Ｓ型容量の上部電極となる、下層の金属シリサイド膜と
中間層のバリアメタル膜と上層の合金膜とからなる３層
構造の金属配線を形成する工程とを備えている。
【００１９】請求項４の発明は、請求項３の構成に、前
記金属シリサイド膜はチタニウムと多結晶シリコンとの
合金よりなり、前記バリアメタル膜は窒化チタニウムよ
りなり、前記合金膜はアルミニウム合金よりなるという
構成を付加するものである。
記金属シリサイド膜はチタニウムと多結晶シリコンとの
合金よりなり、前記バリアメタル膜は窒化チタニウムよ
りなり、前記合金膜はアルミニウム合金よりなるという
構成を付加するものである。
【００２０】
【作用】請求項１の構成により、シリコン窒化膜に対し
て多結晶シリコン膜パターンをマスクにして湿式エッチ
ングを施すことにより、シリコン窒化膜よりなる誘電体
を形成するため、絶縁膜における保護膜の端部の上側に
形成される段差部にシリコン窒化膜よりなるエッチング
残渣が発生しないので、コンタクトホールの自然酸化膜
を湿式エッチングにより除去する際に、シリコン窒化膜
よりなるエッチング残渣がコンタクトホールに再付着す
る事態を防止できる。
て多結晶シリコン膜パターンをマスクにして湿式エッチ
ングを施すことにより、シリコン窒化膜よりなる誘電体
を形成するため、絶縁膜における保護膜の端部の上側に
形成される段差部にシリコン窒化膜よりなるエッチング
残渣が発生しないので、コンタクトホールの自然酸化膜
を湿式エッチングにより除去する際に、シリコン窒化膜
よりなるエッチング残渣がコンタクトホールに再付着す
る事態を防止できる。
【００２１】請求項２の構成により、多結晶シリコン膜
パターンを形成する工程は、多結晶シリコン膜に対して
所定形状のマスクを用いて湿式エッチングを行なうこと
により多結晶シリコン膜をパターン化する工程を備えて
いるため、多結晶シリコン膜パターンを形成する工程に
おいて、絶縁膜における保護膜の端部の上側に形成され
る段差部に多結晶シリコン膜よりなるエッチング残渣が
発生しない。
パターンを形成する工程は、多結晶シリコン膜に対して
所定形状のマスクを用いて湿式エッチングを行なうこと
により多結晶シリコン膜をパターン化する工程を備えて
いるため、多結晶シリコン膜パターンを形成する工程に
おいて、絶縁膜における保護膜の端部の上側に形成され
る段差部に多結晶シリコン膜よりなるエッチング残渣が
発生しない。
【００２２】請求項３の構成により、請求項１の構成と
同様に、絶縁膜における保護膜の端部の上側に形成され
る段差部にシリコン窒化膜よりなるエッチング残渣が発
生しない。
同様に、絶縁膜における保護膜の端部の上側に形成され
る段差部にシリコン窒化膜よりなるエッチング残渣が発
生しない。
【００２３】また、マスクとして用いた多結晶シリコン
膜パターンを湿式エッチングにより除去することなく、
下層の金属シリサイド膜と中間層のバリアメタル膜と上
層の合金膜とからなる３層構造の金属配線を形成するた
め、誘電体となるシリコン窒化膜の膜減りがない。
膜パターンを湿式エッチングにより除去することなく、
下層の金属シリサイド膜と中間層のバリアメタル膜と上
層の合金膜とからなる３層構造の金属配線を形成するた
め、誘電体となるシリコン窒化膜の膜減りがない。
【００２４】請求項４の構成により、金属シリサイド膜
はチタニウムと多結晶シリコンとの合金よりなるため、
半導体基板上にＭＩＳ型容量の上部電極となる３層構造
の金属配線を形成したとき、コンタクトホールにおいて
もチタニウムとＳｉ基板を構成するシリコンとの合金が
形成される。
はチタニウムと多結晶シリコンとの合金よりなるため、
半導体基板上にＭＩＳ型容量の上部電極となる３層構造
の金属配線を形成したとき、コンタクトホールにおいて
もチタニウムとＳｉ基板を構成するシリコンとの合金が
形成される。
【００２５】
【実施例】以下、図１（ａ）〜（ｃ）に基づき、本発明
の第１実施例に係るバイポーラ集積回路装置の製造方法
について説明する。
の第１実施例に係るバイポーラ集積回路装置の製造方法
について説明する。
【００２６】図１（ａ）〜（ｃ）は第１実施例に係るバ
イポーラ型のＩＣにおけるＭＩＳ型容量の製造方法の工
程を示す要部の断面図である。図１において、図３と共
通の要素は同じ符号を用いており、１はＰ- 形のＳｉ基
板、２はＮ+ 形埋め込み層、３はＮ- 形エピ成長層、４
は分離領域のＰ+ 形拡散層、５及び７は第１及び第２の
ＳｉＯ2 膜、６はＭＩＳ型容量の下部電極となるＮ+ 形
拡散層、８は誘電体となるＳｉ3 Ｎ4 膜、１２は上部電
極となる金属配線、１３はマスク材となる多結晶シリコ
ン膜（以下、Ｐｏｌｙ−Ｓｉ膜と略す）である。
イポーラ型のＩＣにおけるＭＩＳ型容量の製造方法の工
程を示す要部の断面図である。図１において、図３と共
通の要素は同じ符号を用いており、１はＰ- 形のＳｉ基
板、２はＮ+ 形埋め込み層、３はＮ- 形エピ成長層、４
は分離領域のＰ+ 形拡散層、５及び７は第１及び第２の
ＳｉＯ2 膜、６はＭＩＳ型容量の下部電極となるＮ+ 形
拡散層、８は誘電体となるＳｉ3 Ｎ4 膜、１２は上部電
極となる金属配線、１３はマスク材となる多結晶シリコ
ン膜（以下、Ｐｏｌｙ−Ｓｉ膜と略す）である。
【００２７】まず、図１（ａ）に示すように、周知の技
術を用いて、Ｐ- 形のＳｉ基板１にＮ+ 形埋め込み層２
及び一導電形の半導体層としてのＮ- 形エピ成長層３を
順次形成した後、Ｓｉ基板１の分離領域にＰ+ 形拡散層
４を形成し、その後、熱酸化法によりＳｉ基板１の表面
に保護膜としての第１のＳｉＯ2 膜５を形成する。
術を用いて、Ｐ- 形のＳｉ基板１にＮ+ 形埋め込み層２
及び一導電形の半導体層としてのＮ- 形エピ成長層３を
順次形成した後、Ｓｉ基板１の分離領域にＰ+ 形拡散層
４を形成し、その後、熱酸化法によりＳｉ基板１の表面
に保護膜としての第１のＳｉＯ2 膜５を形成する。
【００２８】次に、ＮＰＮＴｒのエミッタ拡散法を用い
て、Ｓｉ基板１におけるＭＩＳ型容量を形成する所定領
域にＮ+ 形拡散層６を形成した後、ＣＶＤ技術により絶
縁膜としての第２のＳｉＯ2 膜７を形成する。その後、
Ｎ+ 形拡散層６上の第２のＳｉＯ2 膜７に、ＭＩＳ型容
量の誘電体を形成するための開口部７ａを形成した後、
減圧ＣＶＤ技術により第２のＳｉＯ2 膜７の上に誘電体
となるＳｉ3 Ｎ4 膜８及びマスク材となるＰｏｌｙ−Ｓ
ｉ膜１３を順次形成する。そして、Ｐｏｌｙ−Ｓｉ膜１
３上にＭＩＳ型容量の誘電体を形成するためのレジスト
パターン９を形成した後、フッ酸と硝酸との混合溶液を
用いて、Ｐｏｌｙ−Ｓｉ膜１３に対して湿式エッチング
を行なうことにより、Ｐｏｌｙ−Ｓｉ膜１３をパターン
化し、その後、レジストパターン９を除去する。
て、Ｓｉ基板１におけるＭＩＳ型容量を形成する所定領
域にＮ+ 形拡散層６を形成した後、ＣＶＤ技術により絶
縁膜としての第２のＳｉＯ2 膜７を形成する。その後、
Ｎ+ 形拡散層６上の第２のＳｉＯ2 膜７に、ＭＩＳ型容
量の誘電体を形成するための開口部７ａを形成した後、
減圧ＣＶＤ技術により第２のＳｉＯ2 膜７の上に誘電体
となるＳｉ3 Ｎ4 膜８及びマスク材となるＰｏｌｙ−Ｓ
ｉ膜１３を順次形成する。そして、Ｐｏｌｙ−Ｓｉ膜１
３上にＭＩＳ型容量の誘電体を形成するためのレジスト
パターン９を形成した後、フッ酸と硝酸との混合溶液を
用いて、Ｐｏｌｙ−Ｓｉ膜１３に対して湿式エッチング
を行なうことにより、Ｐｏｌｙ−Ｓｉ膜１３をパターン
化し、その後、レジストパターン９を除去する。
【００２９】次に、図１（ｂ）に示すように、熱リン酸
溶液（約１５０℃）を用いて、Ｐｏｌｙ−Ｓｉ膜パター
ン１３をマスクにしてＳｉ3 Ｎ4 膜８に対してエッチン
グを行なう。この場合、Ｓｉ3 Ｎ4 膜８に対して湿式エ
ッチングを行なうため、第２のＳｉＯ2 膜７の段差部が
オーバーハング状になっていても、熱リン酸溶液が十分
に回り込みＳｉ3 Ｎ4 膜８を確実にエッチングするの
で、前記段差部にＳｉ3Ｎ4 膜８のエッチング残渣は発
生しない。
溶液（約１５０℃）を用いて、Ｐｏｌｙ−Ｓｉ膜パター
ン１３をマスクにしてＳｉ3 Ｎ4 膜８に対してエッチン
グを行なう。この場合、Ｓｉ3 Ｎ4 膜８に対して湿式エ
ッチングを行なうため、第２のＳｉＯ2 膜７の段差部が
オーバーハング状になっていても、熱リン酸溶液が十分
に回り込みＳｉ3 Ｎ4 膜８を確実にエッチングするの
で、前記段差部にＳｉ3Ｎ4 膜８のエッチング残渣は発
生しない。
【００３０】次に、再びフッ酸と硝酸との混合溶液を用
いて、Ｐｏｌｙ−Ｓｉ膜パターン１３を湿式エッチング
により除去する。この際、下地のＳｉ3 Ｎ4 膜８が若干
膜減りするので、この点を考慮して所望の容量値を得ら
れるようにＳｉ3 Ｎ4 膜８の膜厚を設定しておく。
いて、Ｐｏｌｙ−Ｓｉ膜パターン１３を湿式エッチング
により除去する。この際、下地のＳｉ3 Ｎ4 膜８が若干
膜減りするので、この点を考慮して所望の容量値を得ら
れるようにＳｉ3 Ｎ4 膜８の膜厚を設定しておく。
【００３１】次に、図１（ｃ）に示すように、ホトエッ
チ技術を用いて、Ｎ+ 形拡散層６上のＳｉＯ2 膜７にコ
ンタクトホール７ｂを形成した後、該コンタクトホール
７ｂの自然酸化膜を除去するために、Ｓｉ基板１を希フ
ッ酸溶液に浸す。その後、周知の技術を用いて、金属配
線になるアルミ合金配線（Ａｌ−Ｓｉ）１２を形成し
て、ＭＩＳ型容量を有するバイポーラ集積回路装置を得
ることができる。
チ技術を用いて、Ｎ+ 形拡散層６上のＳｉＯ2 膜７にコ
ンタクトホール７ｂを形成した後、該コンタクトホール
７ｂの自然酸化膜を除去するために、Ｓｉ基板１を希フ
ッ酸溶液に浸す。その後、周知の技術を用いて、金属配
線になるアルミ合金配線（Ａｌ−Ｓｉ）１２を形成し
て、ＭＩＳ型容量を有するバイポーラ集積回路装置を得
ることができる。
【００３２】以上のように、第１実施例によると、誘電
体となるＳｉ3 Ｎ4 膜８上に容量形成用パターンとして
のＰｏｌｙ−Ｓｉ膜パターン１３を形成し、該Ｐｏｌｙ
−Ｓｉ膜パターン１３をマスクとして湿式エッチングを
行なってＳｉ3 Ｎ4 膜８を除去するので、第２のＳｉＯ
2 膜７の段差部にエッチング残渣が発生することはな
い。従って、コンタクトホール７ｂの自然酸化膜を除去
するためにＳｉ基板１を希フッ酸溶液に浸しても、Ｓｉ
3 Ｎ4 膜８のエッチング残渣によるダストがＳｉ基板１
に再付着することがないので、Ｓｉ3 Ｎ4 膜８を誘電体
とするＭＩＳ型容量を有するバイポーラ集成機回路装置
の品質や歩留りが低下することはない。
体となるＳｉ3 Ｎ4 膜８上に容量形成用パターンとして
のＰｏｌｙ−Ｓｉ膜パターン１３を形成し、該Ｐｏｌｙ
−Ｓｉ膜パターン１３をマスクとして湿式エッチングを
行なってＳｉ3 Ｎ4 膜８を除去するので、第２のＳｉＯ
2 膜７の段差部にエッチング残渣が発生することはな
い。従って、コンタクトホール７ｂの自然酸化膜を除去
するためにＳｉ基板１を希フッ酸溶液に浸しても、Ｓｉ
3 Ｎ4 膜８のエッチング残渣によるダストがＳｉ基板１
に再付着することがないので、Ｓｉ3 Ｎ4 膜８を誘電体
とするＭＩＳ型容量を有するバイポーラ集成機回路装置
の品質や歩留りが低下することはない。
【００３３】尚、前記第１実施例においては、Ｐｏｌｙ
−Ｓｉ膜１３をフッ酸と硝酸との混合溶液を用いて湿式
エッチングしたが、通常のドライエッチングを用いても
よい。この場合には、前記の段差部にＰｏｌｙ−Ｓｉ膜
１３のエッチング残渣が発生するが、該エッチング残渣
は次工程のＳｉ3 Ｎ4 膜８に対する湿式エッチングによ
りリフトオフされる。このため、Ｐｏｌｙ−Ｓｉ膜１３
のエッチング残渣よりなるダストがＳｉ基板１に付着し
ても、次工程においてＰｏｌｙ−Ｓｉ膜１３を湿式エッ
チングにより除去する際に、Ｐｏｌｙ−Ｓｉよりなるダ
ストも除去できるので、前記第１実施例の効果が得られ
るのは言うまでもない。
−Ｓｉ膜１３をフッ酸と硝酸との混合溶液を用いて湿式
エッチングしたが、通常のドライエッチングを用いても
よい。この場合には、前記の段差部にＰｏｌｙ−Ｓｉ膜
１３のエッチング残渣が発生するが、該エッチング残渣
は次工程のＳｉ3 Ｎ4 膜８に対する湿式エッチングによ
りリフトオフされる。このため、Ｐｏｌｙ−Ｓｉ膜１３
のエッチング残渣よりなるダストがＳｉ基板１に付着し
ても、次工程においてＰｏｌｙ−Ｓｉ膜１３を湿式エッ
チングにより除去する際に、Ｐｏｌｙ−Ｓｉよりなるダ
ストも除去できるので、前記第１実施例の効果が得られ
るのは言うまでもない。
【００３４】以下、図２（ａ）〜（ｃ）に基づき、本発
明の第２実施例に係るバイポーラ集積回路装置の製造方
法について説明する。
明の第２実施例に係るバイポーラ集積回路装置の製造方
法について説明する。
【００３５】図２（ａ）〜（ｃ）は第２実施例に係るＭ
ＩＳ型容量を有するバイポーラトランジスタ集積回路装
置の製造方法の各工程を示す要部の断面図である。図２
において、図３と共通の要素は同じ符号を用いており、
１はＰ- 形のＳｉ基板、２はＮ+ 形埋め込み層、３はＮ
- 形エピ成長層、４は分離領域のＰ+ 形拡散層、５及び
７は第１及び第２のＳｉＯ2 膜、６はＭＩＳ型容量の下
部電極となるＮ+ 形拡散層、８は誘電体となるＳｉ3 Ｎ
4 膜、１２は上部電極及び金属配線の主体となる上層の
アルミニウム・シリコン合金膜（以下、Ａｌ−Ｓｉ膜と
略す）、１３はマスク材になると共に上部電極の一部と
なるＰｏｌｙ−Ｓｉ膜、１５は上部電極の一部になると
共に金属配線のバリアメタルとなる中間層の窒化チタニ
ウム膜（以下、ＴｉＮ膜と略す）、１６はチタニウムと
Ｐｏｌｙ−Ｓｉ膜１３を構成するシリコンとの合金より
なり上部電極の一部となる下層のチタンシリサイド膜
（以下、ＴｉＳｉ2 膜と略す）である。
ＩＳ型容量を有するバイポーラトランジスタ集積回路装
置の製造方法の各工程を示す要部の断面図である。図２
において、図３と共通の要素は同じ符号を用いており、
１はＰ- 形のＳｉ基板、２はＮ+ 形埋め込み層、３はＮ
- 形エピ成長層、４は分離領域のＰ+ 形拡散層、５及び
７は第１及び第２のＳｉＯ2 膜、６はＭＩＳ型容量の下
部電極となるＮ+ 形拡散層、８は誘電体となるＳｉ3 Ｎ
4 膜、１２は上部電極及び金属配線の主体となる上層の
アルミニウム・シリコン合金膜（以下、Ａｌ−Ｓｉ膜と
略す）、１３はマスク材になると共に上部電極の一部と
なるＰｏｌｙ−Ｓｉ膜、１５は上部電極の一部になると
共に金属配線のバリアメタルとなる中間層の窒化チタニ
ウム膜（以下、ＴｉＮ膜と略す）、１６はチタニウムと
Ｐｏｌｙ−Ｓｉ膜１３を構成するシリコンとの合金より
なり上部電極の一部となる下層のチタンシリサイド膜
（以下、ＴｉＳｉ2 膜と略す）である。
【００３６】まず、図２（ａ）に示すように、周知の技
術を用いて、Ｐ- 形のＳｉ基板１上に、Ｎ+ 形埋め込み
層２及び半導体層としてのＮ- 形エピ成長層３を順次形
成した後、Ｓｉ基板１の分離領域にＰ+ 形拡散層４を形
成し、その後、熱酸化法によりＳｉ基板１の表面に保護
膜としての第１のＳｉＯ2 膜５を形成する。
術を用いて、Ｐ- 形のＳｉ基板１上に、Ｎ+ 形埋め込み
層２及び半導体層としてのＮ- 形エピ成長層３を順次形
成した後、Ｓｉ基板１の分離領域にＰ+ 形拡散層４を形
成し、その後、熱酸化法によりＳｉ基板１の表面に保護
膜としての第１のＳｉＯ2 膜５を形成する。
【００３７】次に、ＮＰＮＴｒのエミッタ拡散法を用い
て、Ｓｉ基板１上におけるＭＩＳ型容量を形成する所定
領域にＮ+ 形拡散層６を形成した後、ＣＶＤ技術により
絶縁膜としての第２のＳｉＯ2 膜７を形成する。その
後、Ｎ+ 形拡散層６上の第２のＳｉＯ2 膜７にＭＩＳ型
容量の誘電体を形成するための開口部７ａを形成した
後、減圧ＣＶＤ技術により第２のＳｉＯ2 膜７上に誘電
体となるＳｉ3 Ｎ4 膜８及びマスク材であるＰｏｌｙ−
Ｓｉ膜１３を順次形成する。そして、Ｐｏｌｙ−Ｓｉ膜
１３上にＭＩＳ型容量の誘電体を形成するためのレジス
トパターン９を形成した後、フッ酸と硝酸との混合溶液
を用いてＰｏｌｙ−Ｓｉ膜１３に対して湿式エッチング
を施してパターン化し、その後、レジストパターン９を
除去する。
て、Ｓｉ基板１上におけるＭＩＳ型容量を形成する所定
領域にＮ+ 形拡散層６を形成した後、ＣＶＤ技術により
絶縁膜としての第２のＳｉＯ2 膜７を形成する。その
後、Ｎ+ 形拡散層６上の第２のＳｉＯ2 膜７にＭＩＳ型
容量の誘電体を形成するための開口部７ａを形成した
後、減圧ＣＶＤ技術により第２のＳｉＯ2 膜７上に誘電
体となるＳｉ3 Ｎ4 膜８及びマスク材であるＰｏｌｙ−
Ｓｉ膜１３を順次形成する。そして、Ｐｏｌｙ−Ｓｉ膜
１３上にＭＩＳ型容量の誘電体を形成するためのレジス
トパターン９を形成した後、フッ酸と硝酸との混合溶液
を用いてＰｏｌｙ−Ｓｉ膜１３に対して湿式エッチング
を施してパターン化し、その後、レジストパターン９を
除去する。
【００３８】次に、図２（ｂ）に示すように、熱リン酸
溶液（約１５０℃）を用いて、Ｐｏｌｙ−Ｓｉ膜パター
ン１３をマスクにしてＳｉ3 Ｎ4 膜８に対してエッチン
グを施す。この場合、Ｓｉ3 Ｎ4 膜８に対して湿式エッ
チングを施すため、第２のＳｉＯ2 膜７の段差部がオー
バーハング状になっていても、熱リン酸溶液が十分に回
り込みエッチングするので、該段差部にＳｉ3 Ｎ4 膜８
のエッチング残渣は発生しない。
溶液（約１５０℃）を用いて、Ｐｏｌｙ−Ｓｉ膜パター
ン１３をマスクにしてＳｉ3 Ｎ4 膜８に対してエッチン
グを施す。この場合、Ｓｉ3 Ｎ4 膜８に対して湿式エッ
チングを施すため、第２のＳｉＯ2 膜７の段差部がオー
バーハング状になっていても、熱リン酸溶液が十分に回
り込みエッチングするので、該段差部にＳｉ3 Ｎ4 膜８
のエッチング残渣は発生しない。
【００３９】次に、図２（ｃ）に示すように、ホトエッ
チ技術を用いて、Ｎ+ 形拡散層６上の第２のＳｉＯ2 膜
７にコンタクトホール７ｂを開口した後、該コンタクト
ホール７ｂの自然酸化膜を除去するため、Ｓｉ基板１を
希フッ酸溶液に浸す。その後、金属スパッタ技術を用い
て、Ｓｉ基板１上に、下層のＴｉ膜と中間層のＴｉＮ膜
１５と上層のＡｌ−Ｓｉ膜１２とからなる３層膜を形成
する。その後、周知のホトエッチ技術を用いて、前記の
３層膜からなる金属配線を形成した後、該金属配線のオ
ーミック接続を図るため、熱処理（シンター）を施す。
チ技術を用いて、Ｎ+ 形拡散層６上の第２のＳｉＯ2 膜
７にコンタクトホール７ｂを開口した後、該コンタクト
ホール７ｂの自然酸化膜を除去するため、Ｓｉ基板１を
希フッ酸溶液に浸す。その後、金属スパッタ技術を用い
て、Ｓｉ基板１上に、下層のＴｉ膜と中間層のＴｉＮ膜
１５と上層のＡｌ−Ｓｉ膜１２とからなる３層膜を形成
する。その後、周知のホトエッチ技術を用いて、前記の
３層膜からなる金属配線を形成した後、該金属配線のオ
ーミック接続を図るため、熱処理（シンター）を施す。
【００４０】このようにすると、Ｓｉ基板１上のコンタ
クトホール７ｂにおいては、ＴｉとＳｉとの合金層であ
るＴｉＳｉ2 層が形成されるので、金属配線の中間層に
バリアメタルであるＴｉＮ膜１５を用いても微細なコン
タクトホール７ｂにおいて安定したコンタクト抵抗が得
られる。この場合、Ｓｉ3 Ｎ4 膜８上でもＰｏｌｙ−Ｓ
ｉ膜１３を構成するＳｉと下層のＴｉ膜を構成するＴｉ
との合金膜であるＴｉＳｉ2 膜１６が形成されるので、
下層のＴｉＳｉ2 膜１６と中間層のＴｉＮ膜１５と上層
のＡｌ−Ｓｉ膜１２との３層膜からなる上部電極として
の金属配線が形成され、ＭＩＳ型容量を有するバイポー
ラ集積回路装置を得ることができる。
クトホール７ｂにおいては、ＴｉとＳｉとの合金層であ
るＴｉＳｉ2 層が形成されるので、金属配線の中間層に
バリアメタルであるＴｉＮ膜１５を用いても微細なコン
タクトホール７ｂにおいて安定したコンタクト抵抗が得
られる。この場合、Ｓｉ3 Ｎ4 膜８上でもＰｏｌｙ−Ｓ
ｉ膜１３を構成するＳｉと下層のＴｉ膜を構成するＴｉ
との合金膜であるＴｉＳｉ2 膜１６が形成されるので、
下層のＴｉＳｉ2 膜１６と中間層のＴｉＮ膜１５と上層
のＡｌ−Ｓｉ膜１２との３層膜からなる上部電極として
の金属配線が形成され、ＭＩＳ型容量を有するバイポー
ラ集積回路装置を得ることができる。
【００４１】以上のように、第２実施例によると、誘電
体となるＳｉ3 Ｎ4 膜８上に容量形成用パターンとして
のＰｏｌｙ−Ｓｉ膜パターン１３を形成し、該Ｐｏｌｙ
−Ｓｉ膜パターン１３をマスクとしてＳｉ3 Ｎ4 膜８に
対して湿式エッチングを施すので、第２のＳｉＯ2 膜７
の段差部にエッチング残渣が発生することはない。従っ
て、コンタクトホール７ｂの自然酸化膜を除去するため
にＳｉ基板１を希フッ酸溶液に浸しても、Ｓｉ3 Ｎ4 膜
８のエッチング残渣によるダストがＳｉ基板１に付着す
ることはないので、Ｓｉ3 Ｎ4 膜８を誘電体とするＭＩ
Ｓ型容量を有するバイポーラ集積回路装置の品質や歩留
りが低下することはない。
体となるＳｉ3 Ｎ4 膜８上に容量形成用パターンとして
のＰｏｌｙ−Ｓｉ膜パターン１３を形成し、該Ｐｏｌｙ
−Ｓｉ膜パターン１３をマスクとしてＳｉ3 Ｎ4 膜８に
対して湿式エッチングを施すので、第２のＳｉＯ2 膜７
の段差部にエッチング残渣が発生することはない。従っ
て、コンタクトホール７ｂの自然酸化膜を除去するため
にＳｉ基板１を希フッ酸溶液に浸しても、Ｓｉ3 Ｎ4 膜
８のエッチング残渣によるダストがＳｉ基板１に付着す
ることはないので、Ｓｉ3 Ｎ4 膜８を誘電体とするＭＩ
Ｓ型容量を有するバイポーラ集積回路装置の品質や歩留
りが低下することはない。
【００４２】また、マスク材に用いたＰｏｌｙ−Ｓｉ膜
１３を構成するＳｉと金属配線の一部である下層のＴｉ
膜を構成するＴｉとが合金膜であるＴｉＳｉ2 膜１６を
形成して、上部電極となる金属配線を構成するので、Ｐ
ｏｌｙ−Ｓｉ膜１３を除去する必要はない。このため、
第１実施例のようなＰｏｌｙ−Ｓｉ膜１３を湿式エッチ
ングにより除去する際に発生するＳｉ3 Ｎ4 膜８の膜減
りは生じないので、ＭＩＳ型容量の容量値の変動を防止
できると共に、工程の簡便化を図ることができる。
１３を構成するＳｉと金属配線の一部である下層のＴｉ
膜を構成するＴｉとが合金膜であるＴｉＳｉ2 膜１６を
形成して、上部電極となる金属配線を構成するので、Ｐ
ｏｌｙ−Ｓｉ膜１３を除去する必要はない。このため、
第１実施例のようなＰｏｌｙ−Ｓｉ膜１３を湿式エッチ
ングにより除去する際に発生するＳｉ3 Ｎ4 膜８の膜減
りは生じないので、ＭＩＳ型容量の容量値の変動を防止
できると共に、工程の簡便化を図ることができる。
【００４３】尚、第２実施例においては、合金膜を形成
するために下層のＴｉ膜を用いたが、これに代えて、他
の金属シリサイドを形成するタングステン（Ｗ）、モリ
ブデン（Ｍｏ）等を用いても第２実施例の効果が得られ
るのは言うまでもない。
するために下層のＴｉ膜を用いたが、これに代えて、他
の金属シリサイドを形成するタングステン（Ｗ）、モリ
ブデン（Ｍｏ）等を用いても第２実施例の効果が得られ
るのは言うまでもない。
【００４４】
【発明の効果】請求項１の発明に係るバイポーラ集積回
路装置の製造方法によると、シリコン窒化膜に対して多
結晶シリコン膜パターンをマスクにして湿式エッチング
を施してシリコン窒化膜よりなる誘電体を形成するた
め、絶縁膜における保護膜端部の上側の段差部にシリコ
ン窒化膜よりなるエッチング残渣が発生しないので、コ
ンタクトホールの自然酸化膜を湿式エッチングにより除
去する際に、エッチング残渣がコンタクトホールに再付
着する事態を防止できる。
路装置の製造方法によると、シリコン窒化膜に対して多
結晶シリコン膜パターンをマスクにして湿式エッチング
を施してシリコン窒化膜よりなる誘電体を形成するた
め、絶縁膜における保護膜端部の上側の段差部にシリコ
ン窒化膜よりなるエッチング残渣が発生しないので、コ
ンタクトホールの自然酸化膜を湿式エッチングにより除
去する際に、エッチング残渣がコンタクトホールに再付
着する事態を防止できる。
【００４５】このため、請求項１の発明によると、高歩
留りで品質の高いバイポーラ集積回路装置を製造するこ
とができる。
留りで品質の高いバイポーラ集積回路装置を製造するこ
とができる。
【００４６】請求項２の発明に係るバイポーラ集積回路
装置の製造方法によると、多結晶シリコン膜に対して所
定形状のマスクを用いて湿式エッチングを行なうことに
より多結晶シリコン膜をパターン化する工程を備えてい
るため、多結晶シリコン膜パターンを形成する工程にお
いて、絶縁膜における保護膜の端部の上側に形成される
段差部に多結晶シリコン膜よりなるエッチング残渣が発
生することがない。
装置の製造方法によると、多結晶シリコン膜に対して所
定形状のマスクを用いて湿式エッチングを行なうことに
より多結晶シリコン膜をパターン化する工程を備えてい
るため、多結晶シリコン膜パターンを形成する工程にお
いて、絶縁膜における保護膜の端部の上側に形成される
段差部に多結晶シリコン膜よりなるエッチング残渣が発
生することがない。
【００４７】請求項３の発明に係るバイポーラ集積回路
装置の製造方法によると、請求項１の発明と同様に、絶
縁膜における保護膜の端部の上側に形成される段差部に
シリコン窒化膜よりなるエッチング残渣が発生しないの
で、コンタクトホールの自然酸化膜を湿式エッチングに
より除去する際にエッチング残渣がコンタクトホールに
再付着する事態を防止できると共に、マスクとして用い
た多結晶シリコン膜パターンを湿式エッチングにより除
去しないため誘電体となるシリコン窒化膜の膜減りがな
く、ＭＩＳ型容量の容量値の変動を防止できる。
装置の製造方法によると、請求項１の発明と同様に、絶
縁膜における保護膜の端部の上側に形成される段差部に
シリコン窒化膜よりなるエッチング残渣が発生しないの
で、コンタクトホールの自然酸化膜を湿式エッチングに
より除去する際にエッチング残渣がコンタクトホールに
再付着する事態を防止できると共に、マスクとして用い
た多結晶シリコン膜パターンを湿式エッチングにより除
去しないため誘電体となるシリコン窒化膜の膜減りがな
く、ＭＩＳ型容量の容量値の変動を防止できる。
【００４８】このため、請求項３の発明によると、いっ
そう高歩留りで品質の高いバイポーラ集積回路装置を製
造することができる。
そう高歩留りで品質の高いバイポーラ集積回路装置を製
造することができる。
【００４９】請求項４の発明に係るバイポーラ集積回路
装置の製造方法によると、金属シリサイド膜はチタニウ
ムと多結晶シリコンとの合金よりなるため、半導体基板
上にＭＩＳ型容量の上部電極となる３層構造の金属配線
を形成したとき、コンタクトホールにおいてもＳｉ基板
を構成するＳｉとチタニウムとの合金が形成されるの
で、金属配線の中間層にバリアメタルを用いても安定し
たコンタクト抵抗が得られる。
装置の製造方法によると、金属シリサイド膜はチタニウ
ムと多結晶シリコンとの合金よりなるため、半導体基板
上にＭＩＳ型容量の上部電極となる３層構造の金属配線
を形成したとき、コンタクトホールにおいてもＳｉ基板
を構成するＳｉとチタニウムとの合金が形成されるの
で、金属配線の中間層にバリアメタルを用いても安定し
たコンタクト抵抗が得られる。
【図１】本発明の第１実施例に係るバイポーラ集積回路
装置の製造方法の各工程を示す要部の断面図である。
装置の製造方法の各工程を示す要部の断面図である。
【図２】本発明の第２実施例に係るバイポーラ集積回路
装置の製造方法の各工程を示す要部の断面図である。
装置の製造方法の各工程を示す要部の断面図である。
【図３】従来のバイポーラ集積回路装置の製造方法の各
工程を示す要部の断面図である。
工程を示す要部の断面図である。
１ Ｐ- 形のＳｉ基板（半導体基板） ２ Ｎ+ 型埋め込み層 ３ Ｎ- 形エピ成長層（一導電形の半導体層） ５ 第１のＳｉＯ2 膜（保護膜） ６ Ｎ+ 形拡散層（一導電形の拡散層） ７ 第２のＳｉＯ2 膜（絶縁膜） ７ａ 開口部 ７ｂ コンタクトホール ８ Ｓｉ3 Ｎ4 膜 ９ レジストパターン １２ 金属配線 １３ Ｐｏｌｙ−Ｓｉ膜 １５ ＴｉＮ膜 １６ ＴｉＳｉ2 膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 Ｔ 21/318 Ｂ 21/8222 27/06
Claims (4)
- 【請求項１】 ＭＩＳ型容量を有するバイポーラ集積回
路装置の製造方法であって、一導電形の半導体層を有す
る半導体基板上の所定領域に保護膜を形成する工程と、
前記半導体基板の表面部の所定領域にＭＩＳ型容量の下
部電極となる一導電形の拡散層を形成する工程と、前記
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に
おける前記拡散層の上側にＭＩＳ型容量の誘電体を形成
するための開口部を形成する工程と、前記半導体基板上
における前記開口部を含む領域にＭＩＳ型容量の誘電体
となるシリコン窒化膜を形成する工程と、前記半導体基
板上における前記開口部を含む領域にＭＩＳ型容量の誘
電体を形成するためのマスクとなる多結晶シリコン膜パ
ターンを形成する工程と、前記多結晶シリコン膜パター
ンをマスクとして前記シリコン窒化膜に対して湿式エッ
チングを行なう工程と、前記多結晶シリコン膜パターン
を湿式エッチングにより除去する工程と、前記絶縁膜に
おける前記拡散層の上側にコンタクトホールを形成する
工程と、前記コンタクトホールの自然酸化膜を湿式エッ
チングにより除去する工程と、前記半導体基板上にＭＩ
Ｓ型容量の上部電極となる金属配線を形成する工程とを
備えていることを特徴とするバイポーラ集積回路装置の
製造方法。 - 【請求項２】 前記多結晶シリコン膜パターンを形成す
る工程は、前記半導体基板上における前記開口部を含む
領域に多結晶シリコン膜を形成する工程と、前記多結晶
シリコン膜に対して所定形状のマスクを用いて湿式エッ
チングを行なうことにより前記多結晶シリコン膜をパタ
ーン化する工程とを備えていることを特徴とする請求項
１に記載のバイポーラ集積回路装置の製造方法。 - 【請求項３】 ＭＩＳ型容量を有するバイポーラ集積回
路装置の製造方法であって、一導電形の半導体層を有す
る半導体基板上の所定領域に保護膜を形成する工程と、
前記半導体基板の表面部の所定領域にＭＩＳ型容量の下
部電極となる一導電形の拡散層を形成する工程と、前記
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に
おける前記拡散層の上側にＭＩＳ型容量の誘電体を形成
するための開口部を形成する工程と、前記半導体基板上
における前記開口部を含む領域にＭＩＳ型容量の誘電体
となるシリコン窒化膜を形成する工程と、前記半導体基
板上における前記開口部を含む領域にＭＩＳ型容量の誘
電体を形成するためのマスクとなる多結晶シリコン膜パ
ターンを形成する工程と、前記多結晶シリコン膜パター
ンをマスクとして前記シリコン窒化膜に対して湿式エッ
チングを行なう工程と、前記絶縁膜における前記拡散層
の上側にコンタクトホールを形成する工程と、前記コン
タクトホールの自然酸化膜を湿式エッチングにより除去
する工程と、前記半導体基板上にＭＩＳ型容量の上部電
極となる、下層の金属シリサイド膜と中間層のバリアメ
タル膜と上層の合金膜とからなる３層構造の金属配線を
形成する工程とを備えていることを特徴とするバイポー
ラ集積回路装置の製造方法。 - 【請求項４】 前記金属シリサイド膜はチタニウムと多
結晶シリコンとの合金よりなり、前記バリアメタル膜は
窒化チタニウムよりなり、前記合金膜はアルミニウム合
金よりなることを特徴とする請求項３に記載のバイポー
ラ集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11252594A JPH07321290A (ja) | 1994-05-26 | 1994-05-26 | バイポーラ集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11252594A JPH07321290A (ja) | 1994-05-26 | 1994-05-26 | バイポーラ集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321290A true JPH07321290A (ja) | 1995-12-08 |
Family
ID=14588833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11252594A Withdrawn JPH07321290A (ja) | 1994-05-26 | 1994-05-26 | バイポーラ集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321290A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127715A (en) * | 1995-07-24 | 2000-10-03 | Sharp Kabushiki Kaisha | Photodetector element containing circuit element and manufacturing method thereof |
| US6869874B2 (en) | 2002-05-18 | 2005-03-22 | Hynix Semiconductor Inc. | Method for fabricating contact plug with low contact resistance |
| CN103426750A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种无金属线切口问题的金属湿法蚀刻方法 |
-
1994
- 1994-05-26 JP JP11252594A patent/JPH07321290A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127715A (en) * | 1995-07-24 | 2000-10-03 | Sharp Kabushiki Kaisha | Photodetector element containing circuit element and manufacturing method thereof |
| US6869874B2 (en) | 2002-05-18 | 2005-03-22 | Hynix Semiconductor Inc. | Method for fabricating contact plug with low contact resistance |
| CN103426750A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种无金属线切口问题的金属湿法蚀刻方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPS609159A (ja) | 半導体装置 | |
| JPH0135505B2 (ja) | ||
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JP3466543B2 (ja) | ショットキーバリア型半導体装置とその製造方法 | |
| JPS641064B2 (ja) | ||
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JPH0254568A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0437581B2 (ja) | ||
| JPH0318738B2 (ja) | ||
| JPS5823745B2 (ja) | Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ | |
| JP2778605B2 (ja) | 容量素子 | |
| JPS645472B2 (ja) | ||
| JPH05109644A (ja) | 半導体装置の製造方法 | |
| JPH07263554A (ja) | 半導体装置及びその製造方法 | |
| JPH0130310B2 (ja) | ||
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPS643068B2 (ja) | ||
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JP2002016077A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002050747A (ja) | 半導体装置の製造方法 | |
| JPS63228752A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |