JP3466543B2 - ショットキーバリア型半導体装置とその製造方法 - Google Patents
ショットキーバリア型半導体装置とその製造方法Info
- Publication number
- JP3466543B2 JP3466543B2 JP2000183420A JP2000183420A JP3466543B2 JP 3466543 B2 JP3466543 B2 JP 3466543B2 JP 2000183420 A JP2000183420 A JP 2000183420A JP 2000183420 A JP2000183420 A JP 2000183420A JP 3466543 B2 JP3466543 B2 JP 3466543B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- insulating layer
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体層とショ
ットキーバリアメタル（以下単に「バリアメタル」とい
う。）とからなるショットキー接合を有するショットキ
ーバリア型半導体装置に関する。
ットキーバリアメタル（以下単に「バリアメタル」とい
う。）とからなるショットキー接合を有するショットキ
ーバリア型半導体装置に関する。
【０００２】
【従来の技術】半導体層上に金属層（バリアメタル）を
設けたショットキーバリア型半導体装置は、逆回復特性
が優れている点と順方向電圧降下が小さい点を特徴と
し、高速スイッチングや、電池の逆接防止などの電力損
失に敏感な用途に多く利用されている。従来の一般的な
ショットキーバリア型半導体装置では、空乏層の終端処
理のため、図１３（ａ）、（ｂ）に示す構造を採用して
いた。図１３において、符号１０１はシリコン基板、１
０２はエピタキシャル層、１０３、１０８は絶縁層、１
０５はバリアメタル、１０６、１０７は電極、１０４は
エピタキシャル層１０２とは異なる導電型を有するガー
ドリング領域である。すなわち、図１３（ａ）のショッ
トキーバリア型半導体装置１００のように、ショットキ
ー接合の周縁部にＰＮ接合を設けたガードリング構造を
採用したり、図１３（ｂ）のショットキーバリア型半導
体装置１１０のようにエピタキシャル層１０２上の絶縁
層１０８の端部をテーパー状に形成し、かつショットキ
ー接合部分だけでなく、絶縁層１０８上にまでバリアメ
タル１０５を設けたフィールドプレート構造を採用して
いた。
設けたショットキーバリア型半導体装置は、逆回復特性
が優れている点と順方向電圧降下が小さい点を特徴と
し、高速スイッチングや、電池の逆接防止などの電力損
失に敏感な用途に多く利用されている。従来の一般的な
ショットキーバリア型半導体装置では、空乏層の終端処
理のため、図１３（ａ）、（ｂ）に示す構造を採用して
いた。図１３において、符号１０１はシリコン基板、１
０２はエピタキシャル層、１０３、１０８は絶縁層、１
０５はバリアメタル、１０６、１０７は電極、１０４は
エピタキシャル層１０２とは異なる導電型を有するガー
ドリング領域である。すなわち、図１３（ａ）のショッ
トキーバリア型半導体装置１００のように、ショットキ
ー接合の周縁部にＰＮ接合を設けたガードリング構造を
採用したり、図１３（ｂ）のショットキーバリア型半導
体装置１１０のようにエピタキシャル層１０２上の絶縁
層１０８の端部をテーパー状に形成し、かつショットキ
ー接合部分だけでなく、絶縁層１０８上にまでバリアメ
タル１０５を設けたフィールドプレート構造を採用して
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記ガ
ードリング構造を採用すると、ＰＮ接合からの少数キャ
リアの注入が起きたり、ＰＮ接合の深さ分シリコン半導
体層を厚くしなければならず、これにより抵抗が大きく
なり順方向電圧降下が増大し、特性の低下を招く。また
フィールドプレート構造の場合、バリアメタル、例えば
モリブデン、バナジウム、チタン、タングステン等のバ
リアメタルは、絶縁層との接着力が弱いため、かえって
終端処理が不完全になり逆耐圧波形が不安定になった
り、信頼性が低下してしまう。
ードリング構造を採用すると、ＰＮ接合からの少数キャ
リアの注入が起きたり、ＰＮ接合の深さ分シリコン半導
体層を厚くしなければならず、これにより抵抗が大きく
なり順方向電圧降下が増大し、特性の低下を招く。また
フィールドプレート構造の場合、バリアメタル、例えば
モリブデン、バナジウム、チタン、タングステン等のバ
リアメタルは、絶縁層との接着力が弱いため、かえって
終端処理が不完全になり逆耐圧波形が不安定になった
り、信頼性が低下してしまう。
【０００４】そこで、バリアメタルと絶縁層間の接着力
を向上させる方法として、バリアメタルと絶縁層（酸化
膜）との間に半導体層を設けることが、特開昭６１−２
３４０７４号公報、特開昭６１−２４０６７９号公報、
特開昭６１−２８５７６３号公報などに記載されてい
る。これら公報の構造を採用すれば、半導体層はバリア
メタルと絶縁層双方との接着力が良好なため、バリアメ
タルは剥がれにくくなる。しかし、上記公報では、絶縁
層のテーパー部には半導体層が設けられていないため、
その部分においては絶縁層にバリアメタルが直接接触し
ており、そこからバリアメタルが剥がれてしまうという
課題があった。
を向上させる方法として、バリアメタルと絶縁層（酸化
膜）との間に半導体層を設けることが、特開昭６１−２
３４０７４号公報、特開昭６１−２４０６７９号公報、
特開昭６１−２８５７６３号公報などに記載されてい
る。これら公報の構造を採用すれば、半導体層はバリア
メタルと絶縁層双方との接着力が良好なため、バリアメ
タルは剥がれにくくなる。しかし、上記公報では、絶縁
層のテーパー部には半導体層が設けられていないため、
その部分においては絶縁層にバリアメタルが直接接触し
ており、そこからバリアメタルが剥がれてしまうという
課題があった。
【０００５】本発明の課題は、フィールドプレート構造
を利用して空乏層の終端処理が施されたショットキーバ
リア型半導体装置とその製造方法において、バリアメタ
ルが剥がれない構造を提供することにある。
を利用して空乏層の終端処理が施されたショットキーバ
リア型半導体装置とその製造方法において、バリアメタ
ルが剥がれない構造を提供することにある。
【０００６】
【課題を解決するための手段】以上の課題を解決するた
め、請求項１に記載の発明は、例えば図３、図６、図７
に示すように、一導電型の半導体基板（シリコン基板
１）上に同じ導電型を有する第１の半導体層（エピ層
２）が形成され、第１の半導体層上に、開口部（７、２
１）を有し、かつ、開口部側の端部が最も薄くなるよう
に形成された絶縁層（６、１２）が設けられ、前記端部
上面上を含めて前記絶縁層の上面上に第２の半導体層
（ポリシリコン層９）が形成され、開口部に第３の半導
体層（半導体層１０）が形成され、第３の半導体層及び
第２の半導体層の上面にバリアメタル（１５）が設けら
れ、半導体基板の下面とバリアメタルの上面のそれぞれ
に電極金属膜（１７、１６）が形成されていることを特
徴とするショットキーバリア型半導体装置（ショットキ
ーバリアダイオード５０、６０、５０ａ、６０ａ）であ
る。
め、請求項１に記載の発明は、例えば図３、図６、図７
に示すように、一導電型の半導体基板（シリコン基板
１）上に同じ導電型を有する第１の半導体層（エピ層
２）が形成され、第１の半導体層上に、開口部（７、２
１）を有し、かつ、開口部側の端部が最も薄くなるよう
に形成された絶縁層（６、１２）が設けられ、前記端部
上面上を含めて前記絶縁層の上面上に第２の半導体層
（ポリシリコン層９）が形成され、開口部に第３の半導
体層（半導体層１０）が形成され、第３の半導体層及び
第２の半導体層の上面にバリアメタル（１５）が設けら
れ、半導体基板の下面とバリアメタルの上面のそれぞれ
に電極金属膜（１７、１６）が形成されていることを特
徴とするショットキーバリア型半導体装置（ショットキ
ーバリアダイオード５０、６０、５０ａ、６０ａ）であ
る。
【０００７】また、請求項２に記載の発明は、例えば図
９、図１２（ａ）に示すように、一導電型の半導体基板
（シリコン基板１）上に同じ導電型を有する第１の半導
体層（エピ層２）が形成され、第１の半導体層上に、開
口部（３０）を有し、かつ、開口部側の端部が最も薄く
なるように形成された絶縁層（１４）が設けられ、前記
端部上面上を含めて前記絶縁層の上面上に第２の半導体
層（ポリシリコン層９）が形成され、開口部の第１の半
導体層及び第２の半導体層の上面にバリアメタル（１
５）が設けられ、半導体基板の下面とバリアメタルの上
面のそれぞれに電極金属膜（１７、１６）が形成されて
いることを特徴とするショットキーバリア型半導体装置
（ショットキーバリアダイオード７０、７０ａ）であ
る。
９、図１２（ａ）に示すように、一導電型の半導体基板
（シリコン基板１）上に同じ導電型を有する第１の半導
体層（エピ層２）が形成され、第１の半導体層上に、開
口部（３０）を有し、かつ、開口部側の端部が最も薄く
なるように形成された絶縁層（１４）が設けられ、前記
端部上面上を含めて前記絶縁層の上面上に第２の半導体
層（ポリシリコン層９）が形成され、開口部の第１の半
導体層及び第２の半導体層の上面にバリアメタル（１
５）が設けられ、半導体基板の下面とバリアメタルの上
面のそれぞれに電極金属膜（１７、１６）が形成されて
いることを特徴とするショットキーバリア型半導体装置
（ショットキーバリアダイオード７０、７０ａ）であ
る。
【０００８】請求項１および請求項２に記載の発明によ
れば、絶縁層の開口部側の端部上面上を含めて前記絶縁
層の上面上に第２の半導体層が形成され、第２の半導体
層の上面にバリアメタルが形成されていることから、絶
縁層とバリアメタルの間に第２の半導体層が介在する。
半導体層と絶縁層間の接着力は強く、また半導体層とバ
リアメタル間の接着力も強い。したがって、絶縁層の端
部の薄く形成された部分も含めて、絶縁層とバリアメタ
ルは半導体層を介して強固に接着するようになり、バリ
アメタルの剥がれが生じることはほとんどない。ここ
で、「開口部側の端部が最も薄くなるように」とは、断
面テーパ状に徐々に薄くなるように形成されていてもよ
いし、１段以上の階段状に薄くなる形状でもよいし、テ
ーパと階段形状を合わせた形状でもよい。
れば、絶縁層の開口部側の端部上面上を含めて前記絶縁
層の上面上に第２の半導体層が形成され、第２の半導体
層の上面にバリアメタルが形成されていることから、絶
縁層とバリアメタルの間に第２の半導体層が介在する。
半導体層と絶縁層間の接着力は強く、また半導体層とバ
リアメタル間の接着力も強い。したがって、絶縁層の端
部の薄く形成された部分も含めて、絶縁層とバリアメタ
ルは半導体層を介して強固に接着するようになり、バリ
アメタルの剥がれが生じることはほとんどない。ここ
で、「開口部側の端部が最も薄くなるように」とは、断
面テーパ状に徐々に薄くなるように形成されていてもよ
いし、１段以上の階段状に薄くなる形状でもよいし、テ
ーパと階段形状を合わせた形状でもよい。
【０００９】請求項３に記載の発明は、請求項２に記載
のショットキーバリア型半導体装置において、例えば図
１０、図１１、図１２（ｂ）、（ｃ）に示すように、前
記第２の半導体層は、絶縁層の上面から前記端部を被
い、さらに第１の半導体層にまで及んでいることを特徴
とする。請求項３に記載の発明によれば、第２の半導体
層は、絶縁層の上面から端部を被い、さらに第１の半導
体層にまで及んでいることから、つまり、絶縁層の開口
部側の端部は第２の半導体層によって完全に被われてい
る状態でありより一層バリアメタルは剥がれにくくな
る。
のショットキーバリア型半導体装置において、例えば図
１０、図１１、図１２（ｂ）、（ｃ）に示すように、前
記第２の半導体層は、絶縁層の上面から前記端部を被
い、さらに第１の半導体層にまで及んでいることを特徴
とする。請求項３に記載の発明によれば、第２の半導体
層は、絶縁層の上面から端部を被い、さらに第１の半導
体層にまで及んでいることから、つまり、絶縁層の開口
部側の端部は第２の半導体層によって完全に被われてい
る状態でありより一層バリアメタルは剥がれにくくな
る。
【００１０】請求項１〜３のいずれか記載のショットキ
ーバリア型半導体装置において、請求項４に記載の発明
（例えば図７、図９、図１０、図１１）のように、第２
の半導体層の外周縁は、絶縁層の外周縁まで及んでいて
もよい。このような構造を採用することで、第２の半導
体層の外周縁部分のエッチングが不要になり、その分工
程が少なくなり製造工程上有利となる。
ーバリア型半導体装置において、請求項４に記載の発明
（例えば図７、図９、図１０、図１１）のように、第２
の半導体層の外周縁は、絶縁層の外周縁まで及んでいて
もよい。このような構造を採用することで、第２の半導
体層の外周縁部分のエッチングが不要になり、その分工
程が少なくなり製造工程上有利となる。
【００１１】請求項１〜４のいずれか記載のショットキ
ーバリア型半導体装置において、具体的には請求項５に
記載の発明が挙げられる。すなわち、請求項５に記載の
発明は、半導体基板は、シリコン基板であり、第１の半
導体層は、シリコンからなるエピタキシャル層であり、
絶縁層は、シリコン酸化膜であり、第２の半導体層は、
ポリシリコン、アモルファスシリコン、ポリシリコン及
びアモルファスシリコンの混合物のいずれかであること
を特徴とする。
ーバリア型半導体装置において、具体的には請求項５に
記載の発明が挙げられる。すなわち、請求項５に記載の
発明は、半導体基板は、シリコン基板であり、第１の半
導体層は、シリコンからなるエピタキシャル層であり、
絶縁層は、シリコン酸化膜であり、第２の半導体層は、
ポリシリコン、アモルファスシリコン、ポリシリコン及
びアモルファスシリコンの混合物のいずれかであること
を特徴とする。
【００１２】請求項６に記載の発明は、例えば図１〜図
３に示すように、一導電型の半導体基板（シリコン基板
１）上に同じ導電型を有する第１の半導体層（エピ層
２）を形成する工程（図１（ａ））と、第１の半導体層
上に所定のエッチング液に対して上方ほどエッチング速
度が速い絶縁層（第１酸化膜３、第２酸化膜４）を形成
する工程（図１（ｂ）、（ｃ））と、次いで、前記所定
のエッチング液により絶縁層をエッチングすることで、
絶縁層に開口部（７）を形成し第１の半導体層を露出さ
せ、かつ絶縁層の開口部側の端部が最も薄くなるような
形状に加工する工程（図２（ａ））と、絶縁層上及び開
口部の第１の半導体層上に、第２の半導体層（ポリシリ
コン層９）を形成する工程（図２（ｂ））と、第１の半
導体層上の第２の半導体層を固相エピタキシャル成長さ
せ第３の半導体層（半導体層１０）を形成する工程（図
２（ｃ））と、第３の半導体層と第２の半導体層の上に
バリアメタル（１５）を形成する工程（図３（ａ））
と、半導体基板の下面とバリアメタルの上面のそれぞれ
に電極金属膜（１７、１６）を形成する工程（図３
（ｂ））を含むことを特徴とするショットキーバリア型
半導体装置の製造方法（第１の製造方法）である。
３に示すように、一導電型の半導体基板（シリコン基板
１）上に同じ導電型を有する第１の半導体層（エピ層
２）を形成する工程（図１（ａ））と、第１の半導体層
上に所定のエッチング液に対して上方ほどエッチング速
度が速い絶縁層（第１酸化膜３、第２酸化膜４）を形成
する工程（図１（ｂ）、（ｃ））と、次いで、前記所定
のエッチング液により絶縁層をエッチングすることで、
絶縁層に開口部（７）を形成し第１の半導体層を露出さ
せ、かつ絶縁層の開口部側の端部が最も薄くなるような
形状に加工する工程（図２（ａ））と、絶縁層上及び開
口部の第１の半導体層上に、第２の半導体層（ポリシリ
コン層９）を形成する工程（図２（ｂ））と、第１の半
導体層上の第２の半導体層を固相エピタキシャル成長さ
せ第３の半導体層（半導体層１０）を形成する工程（図
２（ｃ））と、第３の半導体層と第２の半導体層の上に
バリアメタル（１５）を形成する工程（図３（ａ））
と、半導体基板の下面とバリアメタルの上面のそれぞれ
に電極金属膜（１７、１６）を形成する工程（図３
（ｂ））を含むことを特徴とするショットキーバリア型
半導体装置の製造方法（第１の製造方法）である。
【００１３】請求項６に記載の発明によれば、請求項１
に記載のショットキーバリア型ダイオードを製造でき
る。また、請求項６では、第２の半導体層について、固
相エピタキシャル成長することで、バリアメタルとのシ
ョットキー接合に利用している。仮に、第１の半導体層
上にバリアメタルを形成しようとすると、開口部の第２
の半導体層をエッチングにより除去する工程を要する。
エッチングするには、エッチング前にレジスト膜の塗布
及び露光・現像の工程を要する。これに比して、固相エ
ピタキシャル成長であれば熱処理工程のみで済み、工程
数が少なくなり、工業的には有利である。
に記載のショットキーバリア型ダイオードを製造でき
る。また、請求項６では、第２の半導体層について、固
相エピタキシャル成長することで、バリアメタルとのシ
ョットキー接合に利用している。仮に、第１の半導体層
上にバリアメタルを形成しようとすると、開口部の第２
の半導体層をエッチングにより除去する工程を要する。
エッチングするには、エッチング前にレジスト膜の塗布
及び露光・現像の工程を要する。これに比して、固相エ
ピタキシャル成長であれば熱処理工程のみで済み、工程
数が少なくなり、工業的には有利である。
【００１４】請求項７に記載の発明は、例えば図１
（ａ）、（ｂ）、図４〜図６に示すように、一導電型の
半導体基板（シリコン基板１）上に同じ導電型を有する
第１の半導体層（エピ層２）を形成する工程（図１
（ａ））と、第１の半導体層上に第１の絶縁層（第１酸
化膜３）を形成する工程（図１（ｂ））と、第１の絶縁
層を、エッチングして第１の開口部（第１開口部２０）
を形成し第１の半導体層を露出させる工程（図４
（ａ））と、第１の絶縁層上及び第１の開口部の第１の
半導体層の上に、第２の絶縁層（第２酸化膜１１）を形
成する工程（図４（ｂ））と、第２の絶縁層を、エッチ
ング液によりエッチングして、前記第１の開口部よりも
内側に第２の開口部（第２開口部２１）を形成し第１の
半導体層を露出させる工程（図４（ｃ））と、第２の絶
縁層上及び第２の開口部の第１の半導体層上に、第２の
半導体層（ポリシリコン層９）を形成する工程（図５
（ａ））と、第１の半導体層上の第２の半導体層を固相
エピタキシャル成長させ第３の半導体層（半導体層１
０）を形成する工程（図５（ｂ））と、第３の半導体層
と第２の半導体層の上にバリアメタル（１５）を形成す
る工程（図６（ａ））と、半導体基板の下面とバリアメ
タルの上面のそれぞれに電極金属膜（１７、１６）を形
成する工程（図６（ｂ））とを含むことを特徴とするシ
ョットキーバリア型半導体装置の製造方法（第２の製造
方法）である。
（ａ）、（ｂ）、図４〜図６に示すように、一導電型の
半導体基板（シリコン基板１）上に同じ導電型を有する
第１の半導体層（エピ層２）を形成する工程（図１
（ａ））と、第１の半導体層上に第１の絶縁層（第１酸
化膜３）を形成する工程（図１（ｂ））と、第１の絶縁
層を、エッチングして第１の開口部（第１開口部２０）
を形成し第１の半導体層を露出させる工程（図４
（ａ））と、第１の絶縁層上及び第１の開口部の第１の
半導体層の上に、第２の絶縁層（第２酸化膜１１）を形
成する工程（図４（ｂ））と、第２の絶縁層を、エッチ
ング液によりエッチングして、前記第１の開口部よりも
内側に第２の開口部（第２開口部２１）を形成し第１の
半導体層を露出させる工程（図４（ｃ））と、第２の絶
縁層上及び第２の開口部の第１の半導体層上に、第２の
半導体層（ポリシリコン層９）を形成する工程（図５
（ａ））と、第１の半導体層上の第２の半導体層を固相
エピタキシャル成長させ第３の半導体層（半導体層１
０）を形成する工程（図５（ｂ））と、第３の半導体層
と第２の半導体層の上にバリアメタル（１５）を形成す
る工程（図６（ａ））と、半導体基板の下面とバリアメ
タルの上面のそれぞれに電極金属膜（１７、１６）を形
成する工程（図６（ｂ））とを含むことを特徴とするシ
ョットキーバリア型半導体装置の製造方法（第２の製造
方法）である。
【００１５】請求項７に記載の発明によれば、請求項１
に記載のショットキーバリア型ダイオードを製造でき
る。請求項７に記載の発明によれば、第２の半導体層に
ついて、固相エピタキシャル成長することで、バリアメ
タルとのショットキー接合に利用している。仮に、第１
の半導体層上にバリアメタルを形成しようとすると、開
口部の第２の半導体層をエッチングにより除去する工程
を要する。エッチングするには、エッチング前にレジス
ト膜の塗布及び露光・現像の工程を要する。これに比し
て、固相エピタキシャル成長であれば熱処理工程のみで
済み、工程数が少なくなり、工業的には有利である。
に記載のショットキーバリア型ダイオードを製造でき
る。請求項７に記載の発明によれば、第２の半導体層に
ついて、固相エピタキシャル成長することで、バリアメ
タルとのショットキー接合に利用している。仮に、第１
の半導体層上にバリアメタルを形成しようとすると、開
口部の第２の半導体層をエッチングにより除去する工程
を要する。エッチングするには、エッチング前にレジス
ト膜の塗布及び露光・現像の工程を要する。これに比し
て、固相エピタキシャル成長であれば熱処理工程のみで
済み、工程数が少なくなり、工業的には有利である。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。以下の実施例では本発
明に係るショットキーバリア型半導体装置としてのショ
ットキーバリアダイオードについて説明する。
て図面を参照しながら説明する。以下の実施例では本発
明に係るショットキーバリア型半導体装置としてのショ
ットキーバリアダイオードについて説明する。
【００１７】＜第１の製造方法＞図１〜図３に本発明の
ショットキーバリアダイオードの製造方法の一例を示
す。まず、図１（ａ）において、符号１はシリコン基板
であり、該シリコン基板１はシリコンのバルク結晶に不
純物としてリン、ヒ素やアンチモン等を特定濃度含有さ
せて製造したｎ型の半導体基板（一導電型の半導体基
板）であり、０．００１〜０．００６Ω・ｃｍの抵抗率
を有する。このシリコン基板１の上に、エピタキシャル
成長によって、たとえば３〜１０ミクロン膜厚のシリコ
ンからなるエピ層２を形成する。エピ層２は、シリコン
基板１と同様の不純物を含有するｎ型の半導体層（第１
の半導体層）である。不純物濃度は、０．３〜１．５Ω
・ｃｍである。
ショットキーバリアダイオードの製造方法の一例を示
す。まず、図１（ａ）において、符号１はシリコン基板
であり、該シリコン基板１はシリコンのバルク結晶に不
純物としてリン、ヒ素やアンチモン等を特定濃度含有さ
せて製造したｎ型の半導体基板（一導電型の半導体基
板）であり、０．００１〜０．００６Ω・ｃｍの抵抗率
を有する。このシリコン基板１の上に、エピタキシャル
成長によって、たとえば３〜１０ミクロン膜厚のシリコ
ンからなるエピ層２を形成する。エピ層２は、シリコン
基板１と同様の不純物を含有するｎ型の半導体層（第１
の半導体層）である。不純物濃度は、０．３〜１．５Ω
・ｃｍである。
【００１８】次いで、図１（ｂ）に示すように、エピ層
２の上部に、厚さ０．８μｍの第１酸化膜３を形成す
る。第１酸化膜３は周知の方法で形成すればよく、例え
ば熱酸化法やＣＶＤ（chemical vapor deposition）法
を用いることができる。次ぎに第１酸化膜３上にＣＶＤ
法により、５重量％のリンを含むシリコン酸化膜である
第２酸化膜４を形成する。
２の上部に、厚さ０．８μｍの第１酸化膜３を形成す
る。第１酸化膜３は周知の方法で形成すればよく、例え
ば熱酸化法やＣＶＤ（chemical vapor deposition）法
を用いることができる。次ぎに第１酸化膜３上にＣＶＤ
法により、５重量％のリンを含むシリコン酸化膜である
第２酸化膜４を形成する。
【００１９】第１酸化膜３と第２酸化膜４は同じシリコ
ン酸化膜であるのでフッ酸（ＨＦ）系のエッチング液で
エッチングすることができるが、不純物を含む第２酸化
膜４の方が第１酸化膜３よりもエッチング速度が速くな
る。このエッチング速度の差を利用して次ぎのようにエ
ッチングを行う。まず、第２酸化膜４上にフォトレジス
ト（図示せず）を塗布し、露光・現像することによっ
て、フォトレジストを所定のパターンに形成する。次ぎ
に、第１酸化膜３と第２酸化膜４をＢＯＥ（バッファー
ド オキサイド エッチャー）液に漬け、フォトレジス
トが形成されていない部分の酸化膜をエッチングする
と、前記エッチング速度の差により、図２（ａ）に示す
ようにテーパ５と開口部７を有する、酸化膜３、４を由
来とする絶縁層６を形成することができる。開口部７を
形成したことによりエピ層２の中央部２ａが露出する。
その後レジスト剥離液でレジストを除去する。
ン酸化膜であるのでフッ酸（ＨＦ）系のエッチング液で
エッチングすることができるが、不純物を含む第２酸化
膜４の方が第１酸化膜３よりもエッチング速度が速くな
る。このエッチング速度の差を利用して次ぎのようにエ
ッチングを行う。まず、第２酸化膜４上にフォトレジス
ト（図示せず）を塗布し、露光・現像することによっ
て、フォトレジストを所定のパターンに形成する。次ぎ
に、第１酸化膜３と第２酸化膜４をＢＯＥ（バッファー
ド オキサイド エッチャー）液に漬け、フォトレジス
トが形成されていない部分の酸化膜をエッチングする
と、前記エッチング速度の差により、図２（ａ）に示す
ようにテーパ５と開口部７を有する、酸化膜３、４を由
来とする絶縁層６を形成することができる。開口部７を
形成したことによりエピ層２の中央部２ａが露出する。
その後レジスト剥離液でレジストを除去する。
【００２０】次いで、図２（ｂ）に示すように、絶縁層
６およびエピ層２の中央部２ａの上に、減圧ＣＶＤ法に
よりポリシリコン層（第２の半導体層）９を堆積させ、
外周縁部（図２（ｂ）の仮想線で囲んだ部分Ｘ）につい
てはエッチングにより削る。このポリシリコン層９の形
成時、原料としてＳｉＨ4のみ使い不純物を添加せず高
抵抗な膜を得る。ポリシリコン層９は、１００Å（オン
グストローム）以下の極薄膜でもよいが、５００Å程度
が好ましい。次いで、１０００℃前後で熱処理を行うこ
とで、中央部２ａ上に堆積されたポリシリコン部分が、
固相エピタキシャル成長により単結晶化し、図２（ｃ）
に示すように半導体層（第３の半導体層）１０となる。
この固相エピタキシャル成長時、エピ層２から不純物の
リンが供給され、半導体層１０はエピ層２と同じ濃度の
シリコン半導体となる。この固相エピタキシャル成長
時、絶縁層６上のポリシリコン層９は熱処理しても単結
晶化したりエピ層２からの不純物の供給はなく、高抵抗
のポリシリコン層９のまま残る。但し、熱処理により粒
径は変化する。
６およびエピ層２の中央部２ａの上に、減圧ＣＶＤ法に
よりポリシリコン層（第２の半導体層）９を堆積させ、
外周縁部（図２（ｂ）の仮想線で囲んだ部分Ｘ）につい
てはエッチングにより削る。このポリシリコン層９の形
成時、原料としてＳｉＨ4のみ使い不純物を添加せず高
抵抗な膜を得る。ポリシリコン層９は、１００Å（オン
グストローム）以下の極薄膜でもよいが、５００Å程度
が好ましい。次いで、１０００℃前後で熱処理を行うこ
とで、中央部２ａ上に堆積されたポリシリコン部分が、
固相エピタキシャル成長により単結晶化し、図２（ｃ）
に示すように半導体層（第３の半導体層）１０となる。
この固相エピタキシャル成長時、エピ層２から不純物の
リンが供給され、半導体層１０はエピ層２と同じ濃度の
シリコン半導体となる。この固相エピタキシャル成長
時、絶縁層６上のポリシリコン層９は熱処理しても単結
晶化したりエピ層２からの不純物の供給はなく、高抵抗
のポリシリコン層９のまま残る。但し、熱処理により粒
径は変化する。
【００２１】次に、半導体層１０及びポリシリコン層９
の上面に、蒸着法やスパッタ法などの周知の方法によ
り、モリブデンなどの金属でバリアメタル１５を形成す
る（図３（ａ））。さらに、図３（ｂ）に示すように、
バリアメタル１５上に電極金属膜１６を、またシリコン
基板１下面に電極金属膜１７を形成する。これら電極金
属膜１６、１７は例えばアルミニウムからなる。このよ
うにして、図３（ｂ）に示すショットキーバリアダイオ
ード（ＳＢＤ）５０が製造される。
の上面に、蒸着法やスパッタ法などの周知の方法によ
り、モリブデンなどの金属でバリアメタル１５を形成す
る（図３（ａ））。さらに、図３（ｂ）に示すように、
バリアメタル１５上に電極金属膜１６を、またシリコン
基板１下面に電極金属膜１７を形成する。これら電極金
属膜１６、１７は例えばアルミニウムからなる。このよ
うにして、図３（ｂ）に示すショットキーバリアダイオ
ード（ＳＢＤ）５０が製造される。
【００２２】上記ＳＢＤ５０の構造によれば、絶縁層６
のテーパ部５も含めてその上面にポリシリコン層９が形
成され、このポリシリコン層９上にバリアメタル１５が
形成されていることから、絶縁層６とバリアメタル１５
の間にポリシリコン層９が介在している。ポリシリコン
層９は、絶縁層６及びバリアメタル１５の双方に対して
良好な接着性を有することから、この構造であればバリ
アメタル１５が剥がれることはほとんどない。
のテーパ部５も含めてその上面にポリシリコン層９が形
成され、このポリシリコン層９上にバリアメタル１５が
形成されていることから、絶縁層６とバリアメタル１５
の間にポリシリコン層９が介在している。ポリシリコン
層９は、絶縁層６及びバリアメタル１５の双方に対して
良好な接着性を有することから、この構造であればバリ
アメタル１５が剥がれることはほとんどない。
【００２３】＜第２の製造方法＞図４〜図６に第２の製
造方法を示し、第１の製造方法と同じ部分については同
符号を付し、説明は簡略化する。第２の製造方法では、
まず前記図１（ａ）、（ｂ）と全く同様にシリコン基板
（一導電型の半導体基板）１上にエピ層（第１の半導体
層）２、第１酸化膜３を形成する。次いで、第１酸化膜
３上にフォトレジスト（図示せず）を塗布し、露光・現
像することによって、フォトレジストを所定のパターン
に形成する。その後、第１酸化膜３をＢＯＥ液に漬け、
フォトレジストが形成されていない部分をエッチング
し、図４（ａ）に示すように、第１開口部２０を形成す
る。これによりエピ層２の中央部２ａを露出させる。そ
の後レジスト剥離液でレジストを除去する。
造方法を示し、第１の製造方法と同じ部分については同
符号を付し、説明は簡略化する。第２の製造方法では、
まず前記図１（ａ）、（ｂ）と全く同様にシリコン基板
（一導電型の半導体基板）１上にエピ層（第１の半導体
層）２、第１酸化膜３を形成する。次いで、第１酸化膜
３上にフォトレジスト（図示せず）を塗布し、露光・現
像することによって、フォトレジストを所定のパターン
に形成する。その後、第１酸化膜３をＢＯＥ液に漬け、
フォトレジストが形成されていない部分をエッチング
し、図４（ａ）に示すように、第１開口部２０を形成す
る。これによりエピ層２の中央部２ａを露出させる。そ
の後レジスト剥離液でレジストを除去する。
【００２４】次いで、熱酸化法又はＣＶＤ法などにより
第１酸化膜３及び中央部２ａ上に、第１酸化膜３よりも
薄い（例えば１０００Å）第２酸化膜１１を形成する。
その後、第２酸化膜１１を、周知のフォトリソグラフィ
工程を利用してエッチングし、第１酸化膜３の内側の範
囲を除去し、第１開口部２０よりも内側に第２開口部２
１を形成する。これにより、再びエピ層２の中央部２ａ
は露出する。また、第２酸化膜１１と連なる第１酸化膜
３は一体とみなすことができるので、ここでは第１酸化
膜３及び第２酸化膜１１を合わせて絶縁層１２とする。
第１酸化膜３及び中央部２ａ上に、第１酸化膜３よりも
薄い（例えば１０００Å）第２酸化膜１１を形成する。
その後、第２酸化膜１１を、周知のフォトリソグラフィ
工程を利用してエッチングし、第１酸化膜３の内側の範
囲を除去し、第１開口部２０よりも内側に第２開口部２
１を形成する。これにより、再びエピ層２の中央部２ａ
は露出する。また、第２酸化膜１１と連なる第１酸化膜
３は一体とみなすことができるので、ここでは第１酸化
膜３及び第２酸化膜１１を合わせて絶縁層１２とする。
【００２５】以後は、第１の製造方法の図２（ｂ）以後
と全く同様である。すなわち、絶縁層１２およびエピ層
２の中央部２ａの上に、ポリシリコン層９（第２の半導
体層）を堆積させ、外周縁部についてはエッチングによ
り削る（図５（ａ））。次いで、１０００℃前後で熱処
理を行うことで、中央部２ａ上に堆積されたポリシリコ
ン層９が、固相エピタキシャル成長により単結晶化し、
図５（ｂ）に示すように半導体層（第３の半導体層）１
０となる。
と全く同様である。すなわち、絶縁層１２およびエピ層
２の中央部２ａの上に、ポリシリコン層９（第２の半導
体層）を堆積させ、外周縁部についてはエッチングによ
り削る（図５（ａ））。次いで、１０００℃前後で熱処
理を行うことで、中央部２ａ上に堆積されたポリシリコ
ン層９が、固相エピタキシャル成長により単結晶化し、
図５（ｂ）に示すように半導体層（第３の半導体層）１
０となる。
【００２６】次に、図６（ａ）に示すように、ポリシリ
コン層９及び半導体層１０の上にバリアメタル１５を形
成する。さらに、図６（ｂ）に示すように、バリアメタ
ル１５上に電極金属膜１６を、またシリコン基板１下面
に電極金属膜１７を形成する。このようにして、本発明
の一例としての図６（ｂ）に示すショットキーバリアダ
イオード（ＳＢＤ）６０が製造される。
コン層９及び半導体層１０の上にバリアメタル１５を形
成する。さらに、図６（ｂ）に示すように、バリアメタ
ル１５上に電極金属膜１６を、またシリコン基板１下面
に電極金属膜１７を形成する。このようにして、本発明
の一例としての図６（ｂ）に示すショットキーバリアダ
イオード（ＳＢＤ）６０が製造される。
【００２７】上記ＳＢＤ６０の構造によれば、絶縁層１
２は、第２の酸化膜１１由来の薄い部分も含めて、ポリ
シリコン層９によって被われていることから、絶縁層１
２とバリアメタル１５の間にポリシリコン層９が介在し
ている。ポリシリコン層９は、絶縁層１２及びバリアメ
タル１５の双方に対して良好な接着性を有することか
ら、この構造であればバリアメタル１５が剥がれること
はほとんどない。
２は、第２の酸化膜１１由来の薄い部分も含めて、ポリ
シリコン層９によって被われていることから、絶縁層１
２とバリアメタル１５の間にポリシリコン層９が介在し
ている。ポリシリコン層９は、絶縁層１２及びバリアメ
タル１５の双方に対して良好な接着性を有することか
ら、この構造であればバリアメタル１５が剥がれること
はほとんどない。
【００２８】また、第１および第２の製造方法におい
て、固相エピタキシャル成長により、ポリシリコン層９
を単結晶化させて半導体層１０を形成し、半導体層１０
とバリアメタル１５間にショットキー接合を形成してい
る。もし固相エピタキシャル成長をせずにエピ層２の上
にバリアメタルを形成しようとすると、図５（ａ）の工
程後、エピ層２上のポリシリコン層９をエッチングによ
り除去する工程を要する。エッチングを行うには、レジ
スト膜の塗布及び露光・現像の工程を要する。これに比
して、固相エピタキシャル成長であれば熱処理工程のみ
で済み、工程数が少なくなり、工業的には有利である。
て、固相エピタキシャル成長により、ポリシリコン層９
を単結晶化させて半導体層１０を形成し、半導体層１０
とバリアメタル１５間にショットキー接合を形成してい
る。もし固相エピタキシャル成長をせずにエピ層２の上
にバリアメタルを形成しようとすると、図５（ａ）の工
程後、エピ層２上のポリシリコン層９をエッチングによ
り除去する工程を要する。エッチングを行うには、レジ
スト膜の塗布及び露光・現像の工程を要する。これに比
して、固相エピタキシャル成長であれば熱処理工程のみ
で済み、工程数が少なくなり、工業的には有利である。
【００２９】さらに、第１の製造方法及び第２の製造方
法では、ポリシリコン層９の形成後、別工程で固相エピ
タキシャル成長を行ったが、ポリシリコン層９の形成と
同時に単結晶成長を行わせてもよい。その場合、第１及
び第２の製造方法よりもポリシリコン成膜温度を高く
し、ポリシリコン層９の堆積する厚さを薄く（５００Å
（オングストローム）程度）とすれば、ポリシリコン膜
堆積時に、エピ層上ではシリコンの堆積と同時に単結晶
成長が進む。この方法によれば、ポリシリコン膜の形成
後の熱処理が不要であるので、その分工程が簡単にな
る。なお、半導体層１０は、その下部のエピ層２の比
べ、不純物濃度・結晶構造に違いがないため、ショット
キー接合の電気特性には、半導体層１０なしにエピ層２
に直接バリアメタルを形成した場合と違いはない。
法では、ポリシリコン層９の形成後、別工程で固相エピ
タキシャル成長を行ったが、ポリシリコン層９の形成と
同時に単結晶成長を行わせてもよい。その場合、第１及
び第２の製造方法よりもポリシリコン成膜温度を高く
し、ポリシリコン層９の堆積する厚さを薄く（５００Å
（オングストローム）程度）とすれば、ポリシリコン膜
堆積時に、エピ層上ではシリコンの堆積と同時に単結晶
成長が進む。この方法によれば、ポリシリコン膜の形成
後の熱処理が不要であるので、その分工程が簡単にな
る。なお、半導体層１０は、その下部のエピ層２の比
べ、不純物濃度・結晶構造に違いがないため、ショット
キー接合の電気特性には、半導体層１０なしにエピ層２
に直接バリアメタルを形成した場合と違いはない。
【００３０】さらに、第１及び第２の製造方法では、ポ
リシリコン層９の堆積後、その外周縁部をエッチングに
より削ったが、必ずしもエッチングしなくてもよい。エ
ッチングしない場合には、第１の製造方法であれば図７
（ａ）に示すＳＢＤ５０ａ、第２の製造方法であれば図
７（ｂ）に示すＳＢＤ６０ａに示す構造となる。このよ
うにポリシリコン層９の外周縁部をエッチングしない製
造方法であれば、その分工程を減らすことができる。外
周縁部をエッチングするかしないかは、ＳＢＤ素子を搭
載するデバイス組み立てによって適宜選択すればよい。
リシリコン層９の堆積後、その外周縁部をエッチングに
より削ったが、必ずしもエッチングしなくてもよい。エ
ッチングしない場合には、第１の製造方法であれば図７
（ａ）に示すＳＢＤ５０ａ、第２の製造方法であれば図
７（ｂ）に示すＳＢＤ６０ａに示す構造となる。このよ
うにポリシリコン層９の外周縁部をエッチングしない製
造方法であれば、その分工程を減らすことができる。外
周縁部をエッチングするかしないかは、ＳＢＤ素子を搭
載するデバイス組み立てによって適宜選択すればよい。
【００３１】＜第３の製造方法＞図８、図９に第３の製
造方法を示し、第１の製造方法と同じ部分については同
符号を付し説明は簡略化する。第３の製造方法では、ま
ず前記図１（ａ）〜（ｃ）、図２（ａ）と全く同様にシ
リコン基板（一導電型の半導体基板）１上にエピ層（第
１の半導体層）２を形成し、次いで、テーパ部５と開口
部７を有する絶縁層６を形成する。
造方法を示し、第１の製造方法と同じ部分については同
符号を付し説明は簡略化する。第３の製造方法では、ま
ず前記図１（ａ）〜（ｃ）、図２（ａ）と全く同様にシ
リコン基板（一導電型の半導体基板）１上にエピ層（第
１の半導体層）２を形成し、次いで、テーパ部５と開口
部７を有する絶縁層６を形成する。
【００３２】次いで、図８（ａ）に示すように、テーパ
部５と開口部７を有する面にＣＶＤ法などにより約２０
０Åの酸化膜１３を形成する。ここで酸化膜の厚みは、
２００Åに限定する必要はなくこれよりも厚くても薄く
てもよい。酸化膜１３は、絶縁層６のテーパ部５の形状
に沿うように形成され、テーパ部１３ａを有する。その
後、前述の図２（ｂ）と全く同様に、酸化膜１３上に減
圧ＣＶＤ法によりポリシリコン層（第２の半導体層）９
を堆積させる（図８（ｂ））。
部５と開口部７を有する面にＣＶＤ法などにより約２０
０Åの酸化膜１３を形成する。ここで酸化膜の厚みは、
２００Åに限定する必要はなくこれよりも厚くても薄く
てもよい。酸化膜１３は、絶縁層６のテーパ部５の形状
に沿うように形成され、テーパ部１３ａを有する。その
後、前述の図２（ｂ）と全く同様に、酸化膜１３上に減
圧ＣＶＤ法によりポリシリコン層（第２の半導体層）９
を堆積させる（図８（ｂ））。
【００３３】次ぎに、ポリシリコン層９上にフォトレジ
ストを所定のパターンで形成する（図示せず）。そし
て、フォトレジストでカバーされていない部分のポリシ
リコン層９を周知のプラズマエッチング等の方法で除去
し、レジスト剥離液でレジストを除去する。さらに、ポ
リシリコン層９をマスクにして、Ｂ．Ｏ．Ｅ．液でポリ
シリコン層９を除去した部分の酸化膜１３を除去し、図
９（ａ）に示すように、開口部３０を形成し、エピ層２
の中央部２ａを露出させる。なお、図９（ａ）におい
て、酸化膜１３と絶縁層６は、一体となって中央部２ａ
の周囲を囲む絶縁層として機能するので、合わせて絶縁
層１４とする。
ストを所定のパターンで形成する（図示せず）。そし
て、フォトレジストでカバーされていない部分のポリシ
リコン層９を周知のプラズマエッチング等の方法で除去
し、レジスト剥離液でレジストを除去する。さらに、ポ
リシリコン層９をマスクにして、Ｂ．Ｏ．Ｅ．液でポリ
シリコン層９を除去した部分の酸化膜１３を除去し、図
９（ａ）に示すように、開口部３０を形成し、エピ層２
の中央部２ａを露出させる。なお、図９（ａ）におい
て、酸化膜１３と絶縁層６は、一体となって中央部２ａ
の周囲を囲む絶縁層として機能するので、合わせて絶縁
層１４とする。
【００３４】以後は、第１の製造方法の図３（ａ）以後
と全く同様である。すなわち、蒸着法やスパッタ法など
によりバリアメタル１５を形成し（図９（ｂ））、その
後図９（ｃ）に示すように、バリアメタル１５上に電極
金属膜１６を、またシリコン基板１下面に電極金属膜１
７を形成する。このようにして、本発明の一例としての
図９（ｃ）に示すショットキーバリアダイオード（ＳＢ
Ｄ）７０が製造される。
と全く同様である。すなわち、蒸着法やスパッタ法など
によりバリアメタル１５を形成し（図９（ｂ））、その
後図９（ｃ）に示すように、バリアメタル１５上に電極
金属膜１６を、またシリコン基板１下面に電極金属膜１
７を形成する。このようにして、本発明の一例としての
図９（ｃ）に示すショットキーバリアダイオード（ＳＢ
Ｄ）７０が製造される。
【００３５】上記ＳＢＤ７０の構造によれば、絶縁層１
４は、酸化膜１３由来の薄い部分を含めて、ポリシリコ
ン層９によって被われていることから、絶縁層１４とバ
リアメタル１５の間にポリシリコン層９が介在してい
る。ポリシリコン層９は、絶縁層１４及びバリアメタル
１５の双方に対して良好な接着性を有することから、こ
の構造であればバリアメタル１５が剥がれることはほと
んどない。
４は、酸化膜１３由来の薄い部分を含めて、ポリシリコ
ン層９によって被われていることから、絶縁層１４とバ
リアメタル１５の間にポリシリコン層９が介在してい
る。ポリシリコン層９は、絶縁層１４及びバリアメタル
１５の双方に対して良好な接着性を有することから、こ
の構造であればバリアメタル１５が剥がれることはほと
んどない。
【００３６】また、露出したエピ層２ａ上に薄い酸化膜
１３を形成することで、ポリシリコン層９と酸化膜１３
のエッチングによりエピ層２が削れてしまうことを防止
できる。すなわち、ポリシリコン層９とエピ層２はどち
らもシリコンであるのでエッチングの性質上は差がな
く、エピ層２はポリシリコン層９と同じエッチング条件
で削られてしまう。しかし、上記製造方法では、ポリシ
リコン層９のエッチング時には、エピ層２の上面は酸化
膜１３で被われており保護されているのでエッチングさ
れない。次ぎの酸化膜１３のエッチング時、エピ層２は
酸化膜１３のエッチング条件ではエッチングされること
はない。このように、エピ層２をエッチング工程で削っ
てしまうことを防止できる。
１３を形成することで、ポリシリコン層９と酸化膜１３
のエッチングによりエピ層２が削れてしまうことを防止
できる。すなわち、ポリシリコン層９とエピ層２はどち
らもシリコンであるのでエッチングの性質上は差がな
く、エピ層２はポリシリコン層９と同じエッチング条件
で削られてしまう。しかし、上記製造方法では、ポリシ
リコン層９のエッチング時には、エピ層２の上面は酸化
膜１３で被われており保護されているのでエッチングさ
れない。次ぎの酸化膜１３のエッチング時、エピ層２は
酸化膜１３のエッチング条件ではエッチングされること
はない。このように、エピ層２をエッチング工程で削っ
てしまうことを防止できる。
【００３７】＜第４の製造方法＞図１０には、第４の製
造方法を示した。第３の製造方法との違いは、酸化膜１
３を形成しない点だけであり、その他の点について全く
同様である。すなわち、図１０（ａ）に示すように、テ
ーパ部５を有する絶縁層６上にポリシリコン層９を形成
し、次いで図１０（ｂ）に示すように、ポリシリコン層
９について絶縁層６のテーパ部５よりも内側の範囲でエ
ッチングし、開口部４０を形成しエピ層２の中央部２ａ
を露出させる。次いで、図１０（ｃ）に示すように、ポ
リシリコン層９および開口部４０の中央部２ａ上にバリ
アメタル１５を形成する。その後、バリアメタル１５上
と、シリコン基板１の下にそれぞれに、電極金属膜１
６、１７を形成し、本発明の一例としてショットキーバ
リアダイオード（ＳＢＤ）８０を製造した。
造方法を示した。第３の製造方法との違いは、酸化膜１
３を形成しない点だけであり、その他の点について全く
同様である。すなわち、図１０（ａ）に示すように、テ
ーパ部５を有する絶縁層６上にポリシリコン層９を形成
し、次いで図１０（ｂ）に示すように、ポリシリコン層
９について絶縁層６のテーパ部５よりも内側の範囲でエ
ッチングし、開口部４０を形成しエピ層２の中央部２ａ
を露出させる。次いで、図１０（ｃ）に示すように、ポ
リシリコン層９および開口部４０の中央部２ａ上にバリ
アメタル１５を形成する。その後、バリアメタル１５上
と、シリコン基板１の下にそれぞれに、電極金属膜１
６、１７を形成し、本発明の一例としてショットキーバ
リアダイオード（ＳＢＤ）８０を製造した。
【００３８】上記ＳＢＤ８０の構造によれば、絶縁層６
とバリアメタル１５は、直接接触せず、これらの間にポ
リシリコン層９が介在している。特に、この構造では、
ポリシリコン層９はエピ層２にまで及んでいることから
絶縁層６を完全に被っており、絶縁層６は、バリアメタ
ル１５と全く接することはない。ポリシリコン層９は、
絶縁層６及びバリアメタル１５の双方に対して良好な接
着性を有することから、この構造であればバリアメタル
１５が剥がれることはない。
とバリアメタル１５は、直接接触せず、これらの間にポ
リシリコン層９が介在している。特に、この構造では、
ポリシリコン層９はエピ層２にまで及んでいることから
絶縁層６を完全に被っており、絶縁層６は、バリアメタ
ル１５と全く接することはない。ポリシリコン層９は、
絶縁層６及びバリアメタル１５の双方に対して良好な接
着性を有することから、この構造であればバリアメタル
１５が剥がれることはない。
【００３９】＜第５の製造方法＞図１１には第５の製造
方法を示した。第５の製造方法は、第２の製造方法とほ
ぼ同様であり、ポリシリコン層９の固相エピタキシャル
成長を行わずエッチングを行う点のみ異なり、その他の
点は全く同様である。図５（ａ）までの工程は第２の製
造方法同様である。すなわち、シリコン基板１上にエピ
層２を形成し、さらにその上に中央に開口部２１を有す
る絶縁層１２を形成する。絶縁層１２の上にポリシリコ
ン層９を形成する。
方法を示した。第５の製造方法は、第２の製造方法とほ
ぼ同様であり、ポリシリコン層９の固相エピタキシャル
成長を行わずエッチングを行う点のみ異なり、その他の
点は全く同様である。図５（ａ）までの工程は第２の製
造方法同様である。すなわち、シリコン基板１上にエピ
層２を形成し、さらにその上に中央に開口部２１を有す
る絶縁層１２を形成する。絶縁層１２の上にポリシリコ
ン層９を形成する。
【００４０】次いで、図１１（ａ）に示すように、ポリ
シリコン層９について、絶縁層１２の開口側周縁部より
も内側の範囲までをエッチングし、開口部４５を形成し
エピ層２の中央部２ａを露出させる。次いで、図１１
（ｂ）に示すように、ポリシリコン層９およびエピ層２
の中央部２ａ上にバリアメタル１５を形成する。その
後、バリアメタル１５上と、シリコン基板１の下にそれ
ぞれに、電極金属膜１６、１７を形成し、本発明の一例
としてのショットキーバリアダイオード（ＳＢＤ）９０
を製造した。
シリコン層９について、絶縁層１２の開口側周縁部より
も内側の範囲までをエッチングし、開口部４５を形成し
エピ層２の中央部２ａを露出させる。次いで、図１１
（ｂ）に示すように、ポリシリコン層９およびエピ層２
の中央部２ａ上にバリアメタル１５を形成する。その
後、バリアメタル１５上と、シリコン基板１の下にそれ
ぞれに、電極金属膜１６、１７を形成し、本発明の一例
としてのショットキーバリアダイオード（ＳＢＤ）９０
を製造した。
【００４１】上記ＳＢＤ９０の構造によれば、絶縁層１
２とバリアメタル１５は、直接接触せず、これらの間に
ポリシリコン層９が介在している。特に、この構造で
は、ポリシリコン層９はエピ層２にまで及んでいること
から絶縁層１２を完全に被い、絶縁層１２は、バリアメ
タル１５と全く接することはない。ポリシリコン層９
は、絶縁層１２及びバリアメタル１５の双方に対して良
好な接着性を有することから、この構造であればバリア
メタル１５が剥がれることはない。
２とバリアメタル１５は、直接接触せず、これらの間に
ポリシリコン層９が介在している。特に、この構造で
は、ポリシリコン層９はエピ層２にまで及んでいること
から絶縁層１２を完全に被い、絶縁層１２は、バリアメ
タル１５と全く接することはない。ポリシリコン層９
は、絶縁層１２及びバリアメタル１５の双方に対して良
好な接着性を有することから、この構造であればバリア
メタル１５が剥がれることはない。
【００４２】上記第３、第４、第５の製造方法におい
て、ポリシリコン層９をエッチングする際に、外周縁部
も合わせてエッチングしてもよい。このように外周縁部
もエッチングすることで、第３の製造方法であれば図１
２（ａ）に示すＳＢＤ７０ａが、第４の製造方法であれ
ば図１２（ｂ）に示すＳＢＤ８０ａが、第５の製造方法
であれば図１２（ｃ）に示すＳＢＤ９０ａが得られる。
て、ポリシリコン層９をエッチングする際に、外周縁部
も合わせてエッチングしてもよい。このように外周縁部
もエッチングすることで、第３の製造方法であれば図１
２（ａ）に示すＳＢＤ７０ａが、第４の製造方法であれ
ば図１２（ｂ）に示すＳＢＤ８０ａが、第５の製造方法
であれば図１２（ｃ）に示すＳＢＤ９０ａが得られる。
【００４３】また、上記製造方法で製造した、ＳＢＤ５
０、６０、７０、８０、９０において、ポリシリコン層
９は、フィールドプレートとして機能し、より高耐圧の
ショットキーバリアダイオードとなる。
０、６０、７０、８０、９０において、ポリシリコン層
９は、フィールドプレートとして機能し、より高耐圧の
ショットキーバリアダイオードとなる。
【００４４】なお、本発明は、上記の第１〜第５の実施
の形態に限定されず、構造における具体的な形状や厚
さ、あるいは製造方法の各種条件等は適宜変更可能であ
る。例えば、第１、第３、第４の製造方法では、エピ層
表面を酸化し酸化膜を形成後、ＣＶＤ法によりこの酸化
膜面上にリンを含んだ酸化膜を形成したが、リンを含ん
だガスを使用した熱拡散法により形成してもよい。ま
た、第１〜第５の製造方法で、ポリシリコン層は、アモ
ルファスシリコンや、ポリシリコンとアモルファスシリ
コンの混合物でもよい。
の形態に限定されず、構造における具体的な形状や厚
さ、あるいは製造方法の各種条件等は適宜変更可能であ
る。例えば、第１、第３、第４の製造方法では、エピ層
表面を酸化し酸化膜を形成後、ＣＶＤ法によりこの酸化
膜面上にリンを含んだ酸化膜を形成したが、リンを含ん
だガスを使用した熱拡散法により形成してもよい。ま
た、第１〜第５の製造方法で、ポリシリコン層は、アモ
ルファスシリコンや、ポリシリコンとアモルファスシリ
コンの混合物でもよい。
【００４５】さらに、エピ層とポリシリコン層の間に形
成される絶縁層の内側縁部の断面形状は、テーパ形状
（ＳＢＤ５０、ＳＢＤ７０、ＳＢＤ８０）、１つの段差
を有する階段状（ＳＢＤ６０、ＳＢＤ９０）に限らず、
２つ以上の段差を有する階段状でもよいし、要は内側に
向かって厚さが薄くなるような形状であればよい。ま
た、絶縁層として酸化膜からなるものを挙げたが、これ
に限定されず、例えば窒化膜などでもよい。
成される絶縁層の内側縁部の断面形状は、テーパ形状
（ＳＢＤ５０、ＳＢＤ７０、ＳＢＤ８０）、１つの段差
を有する階段状（ＳＢＤ６０、ＳＢＤ９０）に限らず、
２つ以上の段差を有する階段状でもよいし、要は内側に
向かって厚さが薄くなるような形状であればよい。ま
た、絶縁層として酸化膜からなるものを挙げたが、これ
に限定されず、例えば窒化膜などでもよい。
【００４６】
【発明の効果】本発明のショットキーバリア型半導体装
置によれば、絶縁層の開口部側の端部上面上を含めて絶
縁層の上面上に第２の半導体層が形成され、第２の半導
体層の上面にバリアメタルが形成されていることから、
絶縁層とバリアメタルの間に第２の半導体層が介在す
る。半導体層と絶縁層間の接着力は強く、また半導体層
とバリアメタル間の接着力も強い。したがって、絶縁層
の端部の薄く形成された部分も含めて、絶縁層とバリア
メタルは半導体層を介して強固に接着するようになり、
バリアメタルの剥がれが生じることはほとんどない。従
って、ショットキーバリアダイオードの終端処理は完全
となり逆耐圧波形が安定し、信頼性が保たれる。
置によれば、絶縁層の開口部側の端部上面上を含めて絶
縁層の上面上に第２の半導体層が形成され、第２の半導
体層の上面にバリアメタルが形成されていることから、
絶縁層とバリアメタルの間に第２の半導体層が介在す
る。半導体層と絶縁層間の接着力は強く、また半導体層
とバリアメタル間の接着力も強い。したがって、絶縁層
の端部の薄く形成された部分も含めて、絶縁層とバリア
メタルは半導体層を介して強固に接着するようになり、
バリアメタルの剥がれが生じることはほとんどない。従
って、ショットキーバリアダイオードの終端処理は完全
となり逆耐圧波形が安定し、信頼性が保たれる。
【００４７】また本発明のショットキーバリア型半導体
装置の製造方法によれば、請求項１に記載のショットキ
ーバリア型ダイオードを製造できる。また、本発明で
は、第２の半導体層について、固相エピタキシャル成長
することで、バリアメタルとのショットキー接合に利用
している。仮に、第１の半導体層上にバリアメタルを形
成しようとすると、第２の半導体層をエッチングにより
除去する工程を要する。エッチングするには、レジスト
膜の塗布及び露光・現像の工程を要する。これに比し
て、固相エピタキシャル成長であれば熱処理工程のみで
済み、工程数が少なくなり、工業的に有利である。
装置の製造方法によれば、請求項１に記載のショットキ
ーバリア型ダイオードを製造できる。また、本発明で
は、第２の半導体層について、固相エピタキシャル成長
することで、バリアメタルとのショットキー接合に利用
している。仮に、第１の半導体層上にバリアメタルを形
成しようとすると、第２の半導体層をエッチングにより
除去する工程を要する。エッチングするには、レジスト
膜の塗布及び露光・現像の工程を要する。これに比し
て、固相エピタキシャル成長であれば熱処理工程のみで
済み、工程数が少なくなり、工業的に有利である。
【図１】本発明に係るショットキーバリアダイオードの
第１の製造方法を工程順に説明する縦断面図である。
第１の製造方法を工程順に説明する縦断面図である。
【図２】図１の続きであり、第１の製造方法を工程順に
説明する縦断面図である。
説明する縦断面図である。
【図３】図２の続きであり、第１の製造方法を工程順に
説明する縦断面図である。
説明する縦断面図である。
【図４】本発明に係るショットキーバリアダイオードの
第２の製造方法を工程順に説明する縦断面図である。
第２の製造方法を工程順に説明する縦断面図である。
【図５】図４の続きであり、第２の製造方法を工程順に
説明する縦断面図である。
説明する縦断面図である。
【図６】図５の続きであり、第２の製造方法を工程順に
説明する縦断面図である。
説明する縦断面図である。
【図７】本発明に係るショットキーバリアダイオードの
構造を示す縦断面図である。
構造を示す縦断面図である。
【図８】本発明に係るショットキーバリアダイオードの
第３の製造方法を工程順に説明する縦断面図である。
第３の製造方法を工程順に説明する縦断面図である。
【図９】図８の続きであり、第３の製造方法を工程順に
説明する縦断面図である。
説明する縦断面図である。
【図１０】本発明に係るショットキーバリアダイオード
の第４の製造方法を工程順に説明する縦断面図である。
の第４の製造方法を工程順に説明する縦断面図である。
【図１１】本発明に係るショットキーバリアダイオード
の第５の製造方法を工程順に説明する縦断面図である。
の第５の製造方法を工程順に説明する縦断面図である。
【図１２】本発明に係るショットキーバリアダイオード
の構造を示す縦断面図である。
の構造を示す縦断面図である。
【図１３】従来のショットキーバリア型半導体装置の構
造を示す縦断面図である。
造を示す縦断面図である。
１ シリコン基板（一導電型の半導体基板）
２ エピ層（第１の半導体層）
３ 第１酸化膜
４ 第２酸化膜
５ テーパ部
６、１２、１４ 絶縁層
７、３０、４０、４５ 開口部
９ ポリシリコン層（第２の半導体層）
１０ 半導体層（第３の半導体層）
１１ 第２酸化膜
１３ 酸化膜
１５ バリアメタル
１６、１７ 電極金属膜
２０ 第１開口部
２１ 第２開口部（開口部）
５０、６０、７０、８０、９０ ショットキーバリア
ダイオード ５０ａ、６０ａ、７０ａ、８０ａ、９０ａ ショット
キーバリアダイオード
ダイオード ５０ａ、６０ａ、７０ａ、８０ａ、９０ａ ショット
キーバリアダイオード
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/47
H01L 29/872
Claims (7)
- 【請求項１】一導電型の半導体基板上に同じ導電型を有
する第１の半導体層が形成され、第１の半導体層上に、
開口部を有し、かつ、開口部側の端部が最も薄くなるよ
うに形成された絶縁層が設けられ、前記端部上面上を含
めて前記絶縁層の上面上に第２の半導体層が形成され、
開口部に第３の半導体層が形成され、第３の半導体層及
び第２の半導体層の上面にショットキーバリアメタルが
設けられ、半導体基板の下面とショットキーバリアメタ
ルの上面のそれぞれに電極金属膜が形成されていること
を特徴とするショットキーバリア型半導体装置。 - 【請求項２】一導電型の半導体基板上に同じ導電型を有
する第１の半導体層が形成され、第１の半導体層上に、
開口部を有し、かつ、開口部側の端部が最も薄くなるよ
うに形成された絶縁層が設けられ、前記端部上面上を含
めて前記絶縁層の上面上に第２の半導体層が形成され、
開口部の第１の半導体層及び第２の半導体層の上面にシ
ョットキーバリアメタルが設けられ、半導体基板の下面
とショットキーバリアメタルの上面のそれぞれに電極金
属膜が形成されていることを特徴とするショットキーバ
リア型半導体装置。 - 【請求項３】前記第２の半導体層は、絶縁層の上面から
前記端部を被い、さらに第１の半導体層にまで及んでい
ることを特徴とする請求項２に記載のショットキーバリ
ア型半導体装置。 - 【請求項４】第２の半導体層の外周縁は、絶縁層の外周
縁まで及んでいることを特徴とする請求項１〜３のいず
れか記載のショットキーバリア型半導体装置。 - 【請求項５】半導体基板は、シリコン基板であり、第１
の半導体層は、シリコンからなるエピタキシャル層であ
り、絶縁層は、シリコン酸化膜であり、第２の半導体層
は、ポリシリコン、アモルファスシリコン、ポリシリコ
ン及びアモルファスシリコンの混合物のいずれかである
ことを特徴とする請求項１〜４のいずれか記載のショッ
トキーバリア型半導体装置。 - 【請求項６】一導電型の半導体基板上に同じ導電型を有
する第１の半導体層を形成する工程と、第１の半導体層
上に所定のエッチング液に対して上方ほどエッチング速
度が速い絶縁層を形成する工程と、次いで、前記所定の
エッチング液により絶縁層をエッチングすることで、絶
縁層に開口部を形成し第１の半導体層を露出させ、かつ
絶縁層の開口部側の端部が最も薄くなるような形状に加
工する工程と、絶縁層上及び開口部の第１の半導体層上
に、第２の半導体層を形成する工程と、第１の半導体層
上の第２の半導体層を固相エピタキシャル成長させ第３
の半導体層を形成する工程と、第３の半導体層と第２の
半導体層の上にショットキーバリアメタルを形成する工
程と、半導体基板の下面とショットキーバリアメタルの
上面のそれぞれに電極金属膜を形成する工程を含むこと
を特徴とするショットキーバリア型半導体装置の製造方
法。 - 【請求項７】一導電型の半導体基板上に同じ導電型を有
する第１の半導体層を形成する工程と、第１の半導体層
上に第１の絶縁層を形成する工程と、第１の絶縁層を、
エッチングして第１の開口部を形成し第１の半導体層を
露出させる工程と、第１の絶縁層上及び第１の開口部の
第１の半導体層の上に、第２の絶縁層を形成する工程
と、第２の絶縁層を、エッチング液によりエッチングし
て、前記第１の開口部よりも内側に第２の開口部を形成
し第１の半導体層を露出させる工程と、第２の絶縁層上
及び第２の開口部の第１の半導体層上に、第２の半導体
層を形成する工程と、第１の半導体層上の第２の半導体
層を固相エピタキシャル成長させ第３の半導体層を形成
する工程と、第３の半導体層と第２の半導体層の上にシ
ョットキーバリアメタルを形成する工程と、半導体基板
の下面とショットキーバリアメタルの上面のそれぞれに
電極金属膜を形成する工程とを含むことを特徴とするシ
ョットキーバリア型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183420A JP3466543B2 (ja) | 2000-06-19 | 2000-06-19 | ショットキーバリア型半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183420A JP3466543B2 (ja) | 2000-06-19 | 2000-06-19 | ショットキーバリア型半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009302A JP2002009302A (ja) | 2002-01-11 |
| JP3466543B2 true JP3466543B2 (ja) | 2003-11-10 |
Family
ID=18684010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000183420A Expired - Fee Related JP3466543B2 (ja) | 2000-06-19 | 2000-06-19 | ショットキーバリア型半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3466543B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2451124A (en) * | 2007-07-20 | 2009-01-21 | X Fab Uk Ltd | Schottky diode with overlaid polysilicon guard ring |
| JP2009076866A (ja) * | 2007-08-31 | 2009-04-09 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| CN105514178A (zh) * | 2016-02-03 | 2016-04-20 | 泰州优宾晶圆科技有限公司 | 一种沟槽式mos肖特基二极管 |
-
2000
- 2000-06-19 JP JP2000183420A patent/JP3466543B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002009302A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7323402B2 (en) | Trench Schottky barrier diode with differential oxide thickness | |
| EP0100735B1 (en) | Lift-off process for fabricating self-aligned contacts | |
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| CN110447091A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN101604632B (zh) | 台型半导体装置及其制造方法 | |
| TW594988B (en) | Semiconductor device and method of manufacturing same | |
| JP3466543B2 (ja) | ショットキーバリア型半導体装置とその製造方法 | |
| KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
| US20030001156A1 (en) | Silicon carbide schottky barrier diode and method of making | |
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JPH03105944A (ja) | 誘電体分離基板の製造方法 | |
| JP5655642B2 (ja) | 半導体装置の製造方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JPS61285763A (ja) | シヨツトキ−バリヤ型半導体装置およびその製造方法 | |
| JP2592287B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JPS5984468A (ja) | 半導体装置 | |
| JP2661153B2 (ja) | 半導体装置の製造方法 | |
| JPS61234074A (ja) | シヨツトキ−バリヤ型半導体装置 | |
| JPS63126260A (ja) | 半導体集積回路の製造方法 | |
| JPH08186083A (ja) | 金属膜の形成方法 | |
| JPS643068B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120829 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120829 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130829 |
|
| LAPS | Cancellation because of no payment of annual fees |