JP4072248B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4072248B2 JP4072248B2 JP20268798A JP20268798A JP4072248B2 JP 4072248 B2 JP4072248 B2 JP 4072248B2 JP 20268798 A JP20268798 A JP 20268798A JP 20268798 A JP20268798 A JP 20268798A JP 4072248 B2 JP4072248 B2 JP 4072248B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- etching
- semiconductor layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、高周波半導体装置のような微小ショットキー電極コンタクト孔を有する半導体装置の製造方法に関する。さらに詳しくは、ショットキー電極の形成部に寄生容量が発生しないように、ショットキーコンタクト孔の径を小さくしながら絶縁膜を厚く形成することができる半導体装置の製造方法に関する。
【0002】
【従来の技術】
ショットキー接触を有する半導体装置のショットキー電極の製造方法は、図5に示されるように、GaAs基板41上に半導体層42をエピタキシャル成長し、その上にSiO2 などからなる絶縁膜43を形成し、レジスト膜45を設けてフォトリソグラフィ工程によりパターニングをし、そのレジスト膜45をマスクとしてケミカルエッチングまたはメカニカルエッチングをすることによりコンタクト孔44を形成している。その後、レジスト膜45を除去し、電極金属をスパッタリングなどにより設け、配線をパターニングすることによりショットキー電極を形成している。この場合、図5に示されるように、ショットキー電極を形成する部分の周囲がエッチングされて凸状部とされたメサ型構造を有する半導体装置では、凸状部とその周囲に段差があり、塗布されたレジスト膜45は、段差の影響により非常に不均一になりやすいため、その段差を充分に覆えるように厚膜のフォトレジスト膜45が設けられる。
【0003】
【発明が解決しようとする課題】
前述のショットキー電極を有する高周波半導体装置のような場合、その寄生容量は、ショットキー電極とボンディングパッド間の配線金属面積が大きくなるとその面積に比例して大きくなり、またショットキー電極パターンと半導体層との間の絶縁膜43が薄いとその厚さに反比例して大きくなり、高周波特性が阻害される。そのため、絶縁膜43を厚くし、コンタクト孔44の径を微小に形成する必要がある。一方、絶縁膜43に微小なコンタクト孔44を精度よく得るためには、絶縁膜43およびマスクとするレジスト膜45の膜厚を薄くする必要がある。しかし前述のように、絶縁膜43を薄くすると、図示しない電極パターンと半導体層42との間に寄生容量が生成されるため、薄くすることができず、相反する現象になる。また、レジスト膜45も前述のようにメサ型構造にする半導体装置では、その段差を充分に覆うためには、たとえば1μm程度以上に厚くしなければならない。そのため、微小パターンの形成およびコンタクト孔径を正確には制御しにくいという問題がある。
【0004】
本発明はこのような問題を解決するためになされたもので、ショットキーコンタクト孔の形成工程で、寄生容量を増加させることなく、また段差を有する半導体基板上であっても、微小コンタクト孔を高精度で形成することができる半導体装置の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、(a)基板上に第1導電型の半導体層を成長する工程、(b)前記成長した半導体層上にチッ化シリコン(Six Ny )からなる第1の絶縁膜を堆積する工程、(c)前記第1の絶縁膜にショットキーコンタクト孔を形成する工程、(d)前記ショットキーコンタクト孔を少なくとも含む領域をマスクして少なくとも前記第1の絶縁膜および半導体層をエッチングして凸部を形成する工程、(e)酸化シリコンからなる第2の絶縁膜を全面に堆積する工程、(f)前記第2の絶縁膜を選択的にエッチングすることにより前記ショットキーコンタクト孔が露出するように開口部を設ける工程、および(g)前記ショットキーコンタクト孔内にショットキー電極を形成する工程、を有している。
【0006】
ここに半導体層を成長する工程とは、1層に限らず高不純物濃度の半導体層および低不純物濃度の半導体層を積層する場合などを含む意味である。
【0007】
この方法で行うことにより、絶縁膜が多層膜で形成され、必要とされるショットキーコンタクト孔の径は、メサ型構造にする前の平坦な状態で、しかも第1の絶縁膜だけの状態で形成することができるため、第1の絶縁膜を薄くすることにより非常に精度よく形成することができ、さらにその上に開口部の精度を必要としない第2の絶縁膜が厚く設けられることにより、ショットキー電極パターンと半導体層との距離を充分に確保することができ、その間の寄生容量の影響を無視することができる。
【0008】
フッ酸を含有する水溶液からなるエッチング液に対して、前記第1の絶縁膜のエッチングレートが前記第2の絶縁膜のエッチングレートの1/10以下になるような前記Six Ny のxとyの組成で、前記第1の絶縁膜を成膜し、該エッチング液により前記(f)工程のエッチングをすることにより、第1の絶縁膜のコンタクト孔径に殆ど影響を及ぼすことなく第2の絶縁膜の選択エッチングによりコンタクト孔部を露出させることができる。
【0009】
前記(d)工程の後に、該(d)工程のマスクを残したままプロトン、ボロン、および酸素のうちの少なくとも1つのイオンを注入することにより凸部の周辺部を絶縁化する工程をさらに有することにより、半導体層のパッシベーションを充分に確保することができ、とくに高周波特性を安定させるのに好ましい。
【0010】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体装置の製造方法について説明をする。本発明による半導体装置の製造方法は、図1〜2にその一実施形態の工程断面説明図が示されるように製造される。
【0011】
まず、図1(a)に示されるように、基板1上に第1導電形の半導体層2、3をエピタキシャル成長する。具体例としては、たとえば半絶縁性のGaAsからなる基板1に、たとえばMOCVD法により不純物濃度が1×1018〜5×1018cm-3程度のn+ 形GaAs層2を2〜4μm程度、さらに不純物濃度が1×1017〜5×1017cm-3程度のn- 形GaAs層3を0.2〜0.4μm程度それぞれエピタキシャル成長する。ここで、n- 形層3が動作領域となる半導体層で、所望の特性に応じて不純物濃度およびその厚さが定められる。また、n+ 形層2は、電極をオーミックコンタクトさせるための半導体層である。
【0012】
つぎに、図1(b)に示されるように、前記成長した半導体層3上にチッ化シリコン(Six Ny )からなる第1の絶縁膜4を堆積する。この第1の絶縁膜4の厚さは、後述するショットキーコンタクト孔の形成を精度よく形成することができると共に、印加電圧に対して絶縁膜として機能する厚さに設けられておればよく、0.2〜0.5μm程度の厚さに形成する。また、Six Ny のxとyの組成比は、後述する第2の絶縁膜を選択エッチングする際に、この第1の絶縁膜4ができるだけエッチングされないように、第2の絶縁膜と選択比を大きくすることができる組成で形成する。第1の絶縁膜4は、そのショットキーコンタクト孔の寸法精度が100nm程度のオーダの誤差内で要求され、その上に設けられる第2の絶縁膜をエッチングすることによりこのショットキーコンタクト孔を露出させる際にショットキーコンタクト孔の精度が前述のオーダで精度を維持するためには、実験的に第2の絶縁膜のエッチングレートの1/10以下程度になるように設定する必要がある。たとえば、図3(a)に第2の絶縁膜としてSiO2 を使用したときのSix Ny の屈折率に対するSiO2 /Six Ny のエッチング8レートの関係が示されるように、SiO2 のエッチングレートを10倍以上になるようにするには屈折率が1.9〜2の範囲にすることが好ましい。Six Ny の屈折率を1.9〜2にするには、Six Ny のx:yの比をたとえば3:4にすればよい。具体例としては、たとえばCVD法により、Si3 N4 膜(屈折率が2)を0.2〜0.5μm程度成膜する。
【0013】
つぎに、図1(c)に示されるように、レジスト膜11を設けてフォトリソグラフィ工程により開口部12を設け、レジスト膜11をマスクとして露出する第1の絶縁膜4をエッチングし、ショットキーコンタクト孔5を形成する。具体例としては、SF6 ガスを用いたドライエッチングにより数分程度浸漬することによりエッチングし、その後レジスト膜11をレジスト剥離液により剥離する。
【0014】
つぎに、図1(d)に示されるように、ショットキーコンタクト孔5を少なくとも含む領域にレジスト膜13を設け、そのレジスト膜13をマスクして少なくとも第1の絶縁膜4および半導体層3をエッチングして凸部10a〜10cを形成する(メサ型形状にする)。具体例としては、レジストを全面に塗布して表面にレジスト膜13を設け、フォトリソグラフィ工程によりパターニングをして凸状部の形成場所のみにレジスト膜13を残存させ、たとえばバッファードフッ酸のエッチング液に数分程度浸漬することによりエッチングをし、エピタキシャル成長した半導体層3、2の部分程度の深さエッチングをした後、レジスト膜13を剥離する。この例では、動作領域とするショットキーコンタクト孔5が設けられた部分およびその近傍を凸部10aにすると共に、ショットキー電極およびオーミック電極の電極パッドを設ける部分もそれぞれメサ型形状にして凸部10b〜10cを形成する構造にしてある。これは、電極パッドを素子部分の高さと同じにするためである。
【0015】
その後、図1(e)に示されるように、酸化シリコンからなる第2の絶縁膜6を全面に堆積する。この第2の絶縁膜6は、その上に設けられるショットキー電極のパターンと半導体層との間に寄生容量が生成されない程度に間隔を広げるためのもので、1〜2μm程度に設ける。また、後述する第2の絶縁膜6の選択エッチングの際に第1の絶縁膜4とのエッチングレートの比を大きくするためには、SiOz のzの値が2になるように形成することが好ましい。具体例としては、CVD法により、SiO2 を1μm程度堆積する。
【0016】
さらに、図2(f)に示されるように、全面にレジスト膜14を設け、ショットキーコンタクト孔5の部分を露出させるようにパターニングをして、第2の絶縁膜6を選択的にエッチングし、開口部7を形成すると共に、コンタクト孔5内の第2の絶縁膜6もエッチングして半導体層3を露出させる。具体例としては、前述と同様にフォトリソグラフィ工程によりレジスト膜14をパターニングし、フッ酸を含有するバッファードフッ酸のエッチング溶液に10分程度浸漬することにより、第1の絶縁膜4を殆どエッチングすることなく、露出する第2の絶縁膜6のみをエッチングし、コンタクト孔5およびそのコンタクト孔5により露出する半導体層3部分が露出する。その後レジスト膜14をレジスト剥離液により除去する。
【0017】
その後、図2(g)に示されるように、ショットキーコンタクト孔5内にショットキー電極8を形成する。具体例としては、全面にたとえばチタン(Ti)の金属をEB蒸着により成膜し、図示しないレジスト膜を設けてパターニングし、エッチングすることにより必要な形状に電極パターンを形成して電極パッド8aを形成する。さらに、オーミックコンタクト孔5の隣接部分にn+ 形GaAs層2を露出させ、ショットキー電極8側およびオーミック電極を形成しない部分にレジスト膜を設けて、Au-Ge合金などの金属を蒸着により設け、レジスト膜を除去することによるリフトオフ法によりオーミック電極9およびその電極パッド9aを形成する。その結果、図2(g)に示されるようなショットキー接合半導体装置が得られる。なお、図2(h)は図2(g)の状態の平面図を示す図で、15はメサ型形状のエッチングによる段差部を示し、16はパッシベーション膜を示す。
【0018】
本発明の製造方法によれば、ショットキーコンタクト孔を形成する絶縁膜をエッチングレートの異なる多層膜で形成し、コンタクト孔の径は薄く形成する第1の絶縁膜により精度よく形成され、ショットキー電極のパターンと半導体層との間は第2の絶縁膜により十分な厚さを確保しており、寄生容量の生成を防止することができる。しかも、メサ型構造の半導体装置でも、メサ型構造にする前に第1の絶縁膜を設けて平坦な状態でショットキーコンタクト孔を形成しているため、非常に精度よく微小なコンタクト孔を正確に形成することができる。さらに、メサ型形状にした後に第2の絶縁膜を厚く形成しているため、メサ型形状にした側縁部にも十分に厚い酸化膜が設けられると共に、絶縁性などの信頼性を低下させることもない。その結果、高周波用半導体装置を形成する場合でも、寄生容量のない高性能な半導体装置が得られる。
【0019】
前述の例では、動作領域を凸状に残してメサ型構造にした後に、凸状部の山部およびエッチングされた周辺部の全面に第2の絶縁膜6を直接成膜したが、メサ型形状にした後の第2の絶縁膜を形成する前の工程で、図4に示されるように、ボロン、プロトンまたは酸素などのイオンをたとえばドーズ量が1012cm-3程度で打ち込むことにより、凸部の周辺部を絶縁化すれば、より一層絶縁性が向上し、素子の高周波特性が向上する。
【0020】
なお、前述の各例では、絶縁膜を第1の絶縁膜および第2の絶縁膜の2層により形成したが、さらに第3の絶縁膜を設けて多層化してもよい。
【0021】
【発明の効果】
本発明によれば、ショットキー接合を有する半導体装置の微小なショットキーコンタクト孔を非常に精密に形成することができ、しかも電極が設けられる部分の絶縁膜は充分に厚く形成されるため、寄生容量を増加させることなく、高周波半導体装置でも非常に高性能な半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明の製造方法の一実施形態の製造工程を示す断面説明図である。
【図2】本発明の製造方法の一実施形態の製造工程を示す断面説明図である。
【図3】SiNの屈折率によるSiO2 とのエッチングレートの関係を示す図である。
【図4】本発明の他の実施形態の製造方法の工程断面説明図である。
【図5】従来のショットキーコンタクト孔を有する半導体装置の製造方法を説明する図である。
【符号の説明】
1 基板
2 n+ 形GaAs半導体層
3 n- 形GaAs半導体層
4 第1の絶縁膜
5 コンタクト孔
6 第2の絶縁膜
8 ショットキー電極
9 オーミック電極
Claims (3)
- (a)基板上に第1導電型の半導体層を成長する工程、
(b)前記成長した半導体層上にチッ化シリコン(Six Ny )からなる第1の絶縁膜を堆積する工程、
(c)前記第1の絶縁膜にショットキーコンタクト孔を形成する工程、
(d)前記ショットキーコンタクト孔を少なくとも含む領域をマスクして少なくとも前記第1の絶縁膜および半導体層をエッチングして凸部を形成する工程、
(e)酸化シリコンからなる第2の絶縁膜を全面に堆積する工程、
(f)前記第2の絶縁膜を選択的にエッチングすることにより前記ショットキーコンタクト孔が露出するように開口部を設ける工程、および
(g)前記ショットキーコンタクト孔内にショットキー電極を形成する工程
を有する半導体装置の製造方法。 - フッ酸を含有する水溶液からなるエッチング液に対して、前記第1の絶縁膜のエッチングレートが前記第2の絶縁膜のエッチングレートの1/10以下になるような前記Six Ny のxとyの組成で、前記第1の絶縁膜を成膜し、該エッチング液により前記(f)工程のエッチングをする請求項1記載の製造方法。
- 前記(d)工程の後に、該(d)工程のマスクを残したままプロトン、ボロン、および酸素のうちの少なくとも1つのイオンを注入することにより凸部の周辺部を絶縁化する工程をさらに有する請求項1または2記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20268798A JP4072248B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20268798A JP4072248B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000022179A JP2000022179A (ja) | 2000-01-21 |
JP4072248B2 true JP4072248B2 (ja) | 2008-04-09 |
Family
ID=16461499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20268798A Expired - Lifetime JP4072248B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4072248B2 (ja) |
-
1998
- 1998-07-01 JP JP20268798A patent/JP4072248B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000022179A (ja) | 2000-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6118147A (ja) | 半導体デバイスの形成方法 | |
JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0582519A (ja) | 半導体装置の配線及びその製造方法 | |
JPH07105436B2 (ja) | 半導体装置の製造方法 | |
JP2776960B2 (ja) | 半導体装置の製造方法 | |
JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
JP4072248B2 (ja) | 半導体装置の製造方法 | |
JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
JP3466543B2 (ja) | ショットキーバリア型半導体装置とその製造方法 | |
JPS6323669B2 (ja) | ||
JPH0511668B2 (ja) | ||
JP2550715B2 (ja) | 半導体装置 | |
JP2712394B2 (ja) | 半導体装置の製造方法 | |
JPS5961181A (ja) | 半導体装置の製造方法 | |
JPH0621432A (ja) | 半導体装置の製造方法 | |
JP2503667B2 (ja) | 半導体装置の製造方法 | |
JPS62204576A (ja) | 縦型トランジスタの製造方法 | |
JP3420475B2 (ja) | 半導体装置の製造方法 | |
EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
JP2000138235A (ja) | 電界効果トランジスタとその形成方法 | |
JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
JPH02206134A (ja) | 半導体装置の製造方法 | |
JPH06132297A (ja) | 半導体装置の製造方法 | |
JPH0783023B2 (ja) | 半導体装置の製造方法 | |
JPH0684951A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |