JP3002964B2 - バイポーラ半導体装置の製造方法 - Google Patents
バイポーラ半導体装置の製造方法Info
- Publication number
- JP3002964B2 JP3002964B2 JP9327733A JP32773397A JP3002964B2 JP 3002964 B2 JP3002964 B2 JP 3002964B2 JP 9327733 A JP9327733 A JP 9327733A JP 32773397 A JP32773397 A JP 32773397A JP 3002964 B2 JP3002964 B2 JP 3002964B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- epi
- oxide film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
り、特に高速、低電圧の特性を改善することができるバ
イポーラ半導体装置の製造方法に関するものである。
素子の高速特性が最も大切である。このような高速特性
を満足させるために素子を小さくする研究がなされてき
た。しかし、素子のサイズを減少させるには限界がある
ので、高速特性を達成するために選択的エピ層成長とフ
ローティングポリ(floating poly )ベース方式とを用い
ていた。このようなフローティングポリベース方式を用
いてベースとコレクタ間の接合キャパシタンスをできる
だけ抑制し、フローティングベースの下段に厚い絶縁膜
を形成して寄生キャパシタンスを減少させていた。
の製造方法を添付図1〜5に基づき説明する。図1aに
示すように、p導電型の半導体基板11にN+ 導電型の
埋込層13を形成し、その埋込層13を含む半導体基板
11の全面に第1酸化膜15を形成する。その第1酸化
膜15上にフローティングポリベースを形成するための
第1ポリシリコン層17を形成する。
トレジスト19を塗布した後、露光及び現像工程で選択
的に除去して、図1bに示すように、パターニングす
る。そのパターニングされたフォトレジスト19をマス
クに用いてエッチングして第1ポリシリコン層17を選
択的に除去してフローティングポリベース17aを形成
する。第1酸化膜15は、フローティングポリベース1
7aと埋込層13との間の寄生キャパシタンスを減少さ
せるために厚く形成する。次いで、フォトレジストを除
去して図2cに示すように、フローティングポリベース
17aを含む半導体基板11の全面に第1CVD酸化膜
21を堆積する。第1CVD酸化膜21上に新しいフォ
トレジスト(図示せず)を塗布した後、露光及び現像工
程で後述の第1領域、第2領域を形成させる箇所を除去
してパターニングする。そのパターニングされたフォト
レジストをマスクに用いたエッチング工程で第1CVD
酸化膜21、フローティングポリベース17a、第1酸
化膜15を順次に除去して第1領域と第2領域とを開放
する。第1領域はフローティングポリベース17aと埋
込層13のオーバラップされている箇所で、第2領域は
フローティングポリベース17aから離れた位置で埋込
層13の部分である。これにより、埋込層13の表面が
その第1領域及び第2領域から露出される。
酸化膜21を含む全面に第2CVD酸化膜を堆積した
後、エッチバックして第1領域と第2領域の内壁にそれ
ぞれ第1側壁23を形成する。この後に、埋込層13を
シードとしてエピタキシャル成長させて第1エピ層25
を形成する。そして、図3eに示すように、第1領域と
第2領域双方の第1側壁23をエピ層25から上の部分
を除去する。次いで、図3fに示すように、第1、第2
領域の第1エピ層25をシードとしてエピタキシャル成
長させてフローティングポリベース17aと同じ高さに
第2エピ層27を形成する。
領域の第2エピ層27上にイオン注入時のバッファの役
割を行うバッファ酸化膜29を成長させて第1領域の第
2エピ層27にはp導電型の不純物イオン注入を施し、
第2領域の第2エピ層27にはN+ 導電型の不純物イオ
ン注入を施す。この不純物の注入された第1領域の第2
エピ層27はベースとして使われ、第2領域の第2エピ
層27はコレクタコンタクト領域として使われる。これ
らの不純物がイオン注入された第2エピ層27を含む半
導体基板11の全面に第3CVD酸化膜31を形成す
る。次いで、図4hに示すように、第3CVD酸化膜3
1をエッチバックして第1CVD酸化膜21の側面に第
2側壁31aを形成する。さらに、第2側壁31aをマ
スクに用いてエッチングしてp導電型の不純物イオンの
注入された第1領域の第2エピ層27が露出されるよう
にバッファ酸化膜29をエッチングする。したがって、
同時にコレクタ側ではN+導電型の不純物イオンが注入
された第2エピ層が全面露出される。
た第2エピ層27を含む全面に第2ポリシリコン層を形
成した後、これを選択的に除去して第1領域の第2エピ
層27と接触するエミッタポリ33を形成する。このエ
ミッタポリ33は第1CVD酸化膜21の表面から側壁
31aに沿って第1エピ層27へと形成される。このエ
ミッタポリ33は不純物のドーピングされたポリシリコ
ンで形成され、不純物がその下の第2エピ層27へ拡散
されてエミッタ接合33aを形成する。次いで、第1C
VD酸化膜21を選択的に除去してフローティングポリ
ベース17aの第2エピ層27を形成させた部分の両側
の表面を露出させた後、全面にメタルを蒸着した後、パ
ターニングしてメタルパターン35を形成すると、従来
のバイポーラ半導体装置の製造工程が完了する。
法では、選択的エピ層成長とフローティングポリベース
方式とを用いてベースとコレクタ間の接合キャパシタン
スを最大限に抑制させ、又、フローティングポリベース
の下段の絶縁膜を厚く形成してベースとコレクタ間の寄
生キャパシタンスを減少させようとした。
バイポーラ半導体装置の製造方法は、フローティングポ
リベースの下段の絶縁膜が厚くなるのにともなって、エ
ピ層も厚くなり、低電圧動作としてはエピ層が不必要に
厚くなる。このように、エピ層が不必要に厚くなること
により、素子の高速特性に悪影響を及ぼす。本発明は、
上記の問題点を解決するためになされたもので、寄生キ
ャパシタンスを減少させるため、フローティングポリベ
ースの下段の絶縁膜を厚くしても、素子の高速特性を向
上させることができるバイポーラ半導体装置の製造方法
を提供することを目的とする。
めの本発明のバイポーラ半導体装置の製造方法は、埋込
層の形成された半導体基板に酸化膜を形成させる際に、
従来のように均一に形成させずに、エピ層を形成させる
箇所を除いて選択酸化により酸化膜を形成するようにし
たことを特徴とするものである。さらに、選択酸化によ
り酸化膜を形成させた後、全面に第1ポリシリコン層を
形成してパターニングしてフローティングポリベースを
形成する。そのフローティングポリベースを含む全面に
絶縁層を形成した後、絶縁層とフローティングポリベー
スとをエッチングしてベース領域とコレクタ領域それぞ
れの埋込層を露出させて、絶縁層、フローティングポリ
ベースの側面に第1側壁を形成させてから第1エピ層を
成長させ、その後第1側壁を酸化膜と面一となるまで除
去して第2エピ層を形成させる。第2エピ層を形成させ
た後、ベース及びコレクタ領域それぞれの第2エピ層に
互いに異なる不純物を注入してベース領域の絶縁層の側
面に第2側壁を形成した後、ベース領域の第2エピ層に
第2ポリシリコン層を形成する。その後金属配線パター
ンを形成させる。
ラ半導体装置の製造方法を添付図面に基づき説明する。
まず、本実施形態は、フローティングポリベース方式と
エピ層選択的成長とを用いてベースとコレクタ間の寄生
キャパシタンスを最小化し、埋込層の形成後、エピ層の
成長されるべき部分を除いた領域を選択的酸化工程を行
って、寄生キャパシタンスを低減させるためのフローテ
ィングポリベースの下段の絶縁膜が厚くなっても、エピ
層の厚さを薄く形成することができるようにしたもので
ある。
導体装置の製造方法を説明するための工程断面図であ
る。図6aに示すように、p導電型半導体基板41に一
定の範囲でその表面から予め定められた深さにN+ 埋込
層43を形成する。N+ 埋込層43の形成された半導体
基板41上に第1絶縁層45を形成し、その上に第2絶
縁層47を重ねて形成する。第1絶縁層45はシリコン
酸化膜で、その厚さを数百Å程度にし、第2絶縁層47
はシリコン窒化膜で、その厚さをほぼ1000〜200
0Å程度にする。次いで、図6bに示すように、第2絶
縁層47上にフォトレジスト(図示せず)を塗布した
後、露光及び現像工程でフォトレジストをパターニング
する。前記パターニングされたフォトレジストをマスク
に用いたエッチング工程で第2絶縁層47と第1絶縁層
45を選択的に除去して選択的酸化のために所定の半導
体基板41を露出させる。ここで、説明の便宜のため
に、第1、第2絶縁層45、47を残した部分をそれぞ
れ第1領域と第2領域と定義する。これらはいずれもエ
ピ層を形成させる箇所で、埋込層43の上側で互いに離
れて形成されている。
47と第1絶縁層45とによって選択的に露出された半
導体基板41にフィールドイオンを注入した後、活性化
させて選択的に酸化膜49を成長させる。その選択的酸
化は、エピ層を形成させるべき部分には酸化膜49が形
成されないようにする。この酸化膜49はほぼ1.0μ
m程度の厚さに成長させる。その後、重ねられた2層の
絶縁層の上側の第2絶縁層47のみを除去する。その第
2絶縁層47の除去後、図7dに示すように、酸化膜4
9、第1絶縁層45を含む全面にフローティングポリベ
ースとして使われる第1ポリシリコン層51を形成す
る。その第1ポリシリコン層51上にフォトレジスト
(図示せず)を塗布した後、露光及び現像工程でパター
ニングする。そのパターンニングされたフォトレジスト
をマスクに用いたエッチング工程で第1ポリシリコン層
51を選択的に除去、すなわち、酸化膜49の上の第1
領域を含むその両側に残り、第2領域を含む部分を除去
する。すなわち、埋込層43の約半分の領域にフローテ
ィングベース51aを形成させる。フローティングポリ
ベース51aを形成させた基板に第3絶縁層53を形成
する。第1領域においては、この第3絶縁層53、フロ
ーティングポリベース51a、第1絶縁層45をエッチ
ングして、図8eに示すように、N+ 埋込層43の表面
を露出させ、第2領域においては第3絶縁層53、第1
絶縁層45を除去してN+ 埋込層43を露出させる。
半導体基板41の全面に第4絶縁層を形成した後、エッ
チバックして第1領域の酸化膜49、フローティングポ
リベース51a、そして第3絶縁層53の側面に、図8
fに示すように、第1側壁55を形成する。同時に、第
2領域の酸化膜49、第3絶縁膜53の側面にも第1側
壁55を形成する。この第1側壁は、後述の第1エピ層
の成長時に、フローティングポリベースからの成長を阻
止するためのものである。そして、露出されたN+ 埋込
層43をシードとしてエピタキシャル成長させて第1エ
ピ層57を形成する。この第1エピ層57は酸化膜49
の高さまで(すなわち、フローティングポリベースの下
段まで)成長させる。次いで、図9gに示すように、双
方の側壁55の酸化膜49の上より高い部分を除去し、
酸化膜49の平坦部分及び第1エピ層57と面一となる
ようにする。
57をシードとしてエピタキシャル成長させて第2エピ
層59を形成する。この第1領域及び第2領域の第2エ
ピ層59はフローティングポリベース51aの高さまで
成長させる。次いで、図10iに示すように、第2エピ
層59上に後工程でのイオン注入時のバッファの機能を
行うバッファ酸化膜61を成長させる。そして、第1領
域の第2エピ層59にはp導電型の不純物イオン注入を
施し、第2領域の第2エピ層59にはN+ 導電型の不純
物イオン注入を施す。この不純物の注入された第1領域
の第2エピ層59はベースとして使われ、第2領域の第
2エピ層59はコレクタコンタクト領域として使われ
る。この異なる導電型の不純物イオンの注入は、マスク
を用いてそれぞれ別工程でイオンを注入する。
オンの注入された第2エピ層59を含む半導体基板41
の全面に第6絶縁層を形成してそれをエッチバックして
バッファ酸化膜61と第3絶縁層53との段差によって
第3絶縁層53の側面に側壁63を形成する。形成され
た側壁63をマスクに用いたエッチング工程でp導電型
の不純物イオンの注入された第1領域の第2エピ層59
が露出されるようにバッファ酸化膜61をエッチングす
る。このとき、第2領域のバッファ酸化膜61も同時に
エッチングされる。この後に、露出された第2エピ層5
9を含む全面に第2ポリシリコン層を形成する。第2ポ
リシリコン層上にフォトレジスト(図示せず)を塗布し
た後、パターニングする。パターニングされたフォトレ
ジストをマスクに用いたエッチング工程で第2ポリシリ
コン層を選択的に除去して第1領域の第2エピ層59と
接触するエミッタポリ65を形成する。このエミッタポ
リ65は不純物のドーピングされたポリシリコンで形成
され、不純物がその下部の第2エピ層59へ拡散されて
エミッタ接合65aを形成する。
形態のバイポーラ半導体装置の製造工程が完了する。す
なわち、図2kに示すように、フローティングポリベー
ス51aの上側に形成された第3絶縁層53を選択的に
除去して、全面にメタルを蒸着してパターニングし、そ
れぞれの電極パターン67を形成する。
導体装置の製造方法は、埋込層上に酸化膜を形成させる
とき、均一な厚さに形成させずに、エピ層を形成させる
べき箇所には形成されないように選択酸化工程で形成し
ているので、酸化膜全体の厚さにエピ層を形成させる必
要がないので、酸化膜を厚く形成させてもエピ層を薄く
することができる。
明するための工程断面図。
明するための工程断面図。
明するための工程断面図。
明するための工程断面図。
明するための工程断面図。
説明するための工程断面図。
説明するための工程断面図。
説明するための工程断面図。
説明するための工程断面図。
を説明するための工程断面図。
を説明するための工程断面図。
Claims (4)
- 【請求項1】 エピ層を有するベース領域と、エピ層を
有するコレクタ領域とを半導体基板の埋込層上に形成さ
せるバイポーラ半導体装置の製造方法において、 半導体基板の埋込層表面部に選択酸化によってエピ層を
形成させる部分以外の箇所に酸化膜を形成する工程と、 酸化膜を含む全面に第1ポリシリコン層を形成した後、
パターニングしてフローティングポリベースを形成する
工程と、 前記フローティングポリベースを含む全面に絶縁層を形
成した後、ベース領域のエピ層を形成させる部分の絶縁
層とフローティングポリベース及びコレクタ領域のエピ
層を形成させる部分の絶縁層をエッチングして埋込層を
露出させる工程と、 それぞれの埋込層が露出された箇所の側面に第1側壁を
形成させてから、第1エピ層を成長させる工程と、 前記第1側壁のうち、第1エピ層より高い部分を除去し
た後、第1エピ層上に第2エピ層を形成する工程と、 ベース領域とコレクタ領域の第2エピ層に互いに異なる
不純物を注入する工程と、 ベース領域の絶縁層の側面に第2側壁を形成した後、ベ
ース領域の第2エピ層に第2ポリシリコン層を形成する
工程と、 全面にメタルを堆積して各電極をパターニングする工程
と、を備えることを特徴とするバイポーラ半導体装置の
製造方法。 - 【請求項2】 前記第1エピ層は前記酸化膜の高さまで
形成し、第2エピ層はフローティングポリベースの高さ
まで形成することを特徴とする請求項1に記載のバイポ
ーラ半導体装置の製造方法。 - 【請求項3】 酸化膜を形成する工程は、埋込層が形成
された半導体基板の全面に第1絶縁層と第2絶縁層を順
次に形成する工程と、 前記第2、第1絶縁層を選択的に除去して酸化膜形成領
域を決める工程と、 その酸化膜形成領域にフィールドイオンを注入した後、
活性化させて酸化膜を形成する工程と、を更に備えるこ
とを特徴とするバイポーラ半導体装置の製造方法。 - 【請求項4】 埋込層が形成された半導体基板上に第
1、第2絶縁層を順次に形成した後、選択酸化パターン
を形成する工程と、 選択酸化パターンを用いて半導体基板に酸化膜を形成す
る工程と、 前記選択酸化パターン中、第2絶縁層を除去した後、全
面に第1ポリシリコン層を形成しパターニングしてフロ
ーティングポリベースを形成する工程と、 フローティングポリベースを含む全面に第3絶縁層を形
成した後、前記酸化膜間の埋込層が露出されるように第
3絶縁層及びフローティングポリベースをエッチングし
てベース領域とコレクタ領域とを決める工程と、 ベース及びコレクタ領域の酸化膜、第3絶縁層、フロー
ティングポリベースの側面に第1側壁を形成する工程
と、 露出された埋込層をシードとして第1エピ層を形成する
工程と、 前記第1エピ層の上側の側壁を除去した後、第1エピ層
上に第2エピ層を形成する工程と、 第2エピ層上に第4絶縁層を形成した後、ベース領域と
コレクタ領域に互いに異なる不純物を注入する工程と、 前記第2エピ層上の第3絶縁層の側面に第2側壁を形成
した後に、第2側壁をマスクに用いて第4絶縁層をエッ
チングする工程と、 全面に第2ポリシリコン層を形成した後、ベース領域に
のみ残るようにパターニングする工程と、 前記第3絶縁層を選択的に除去してフローティングポリ
ベースを露出させた後、全面にメタルを堆積した後、パ
ターニングして電極を形成する工程と、を備えることを
特徴とするバイポーラ半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR13206/1997 | 1997-04-10 | ||
KR1019970013206A KR100215841B1 (ko) | 1997-04-10 | 1997-04-10 | 바이폴라소자 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10289912A JPH10289912A (ja) | 1998-10-27 |
JP3002964B2 true JP3002964B2 (ja) | 2000-01-24 |
Family
ID=19502401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9327733A Expired - Fee Related JP3002964B2 (ja) | 1997-04-10 | 1997-11-28 | バイポーラ半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6060365A (ja) |
JP (1) | JP3002964B2 (ja) |
KR (1) | KR100215841B1 (ja) |
TW (1) | TW337598B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100313940B1 (ko) * | 1999-04-02 | 2001-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
KR100286349B1 (ko) | 1999-04-19 | 2001-03-15 | 김영환 | 반도체 소자의 제조방법 |
US6847061B2 (en) * | 2003-04-03 | 2005-01-25 | Taiwan Semiconductor Manufacturing Co. | Elimination of implant damage during manufacture of HBT |
US7888745B2 (en) * | 2006-06-21 | 2011-02-15 | International Business Machines Corporation | Bipolar transistor with dual shallow trench isolation and low base resistance |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
JPS62290173A (ja) * | 1986-06-09 | 1987-12-17 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
US4851362A (en) * | 1987-08-25 | 1989-07-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
US5024957A (en) * | 1989-02-13 | 1991-06-18 | International Business Machines Corporation | Method of fabricating a bipolar transistor with ultra-thin epitaxial base |
DE58909837D1 (de) * | 1989-09-22 | 1998-09-17 | Siemens Ag | Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität |
DE59209978D1 (de) * | 1991-09-23 | 2003-03-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines MOS-Transistors |
JP2551353B2 (ja) * | 1993-10-07 | 1996-11-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2606141B2 (ja) * | 1994-06-16 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
EP0709894B1 (en) * | 1994-10-28 | 2001-08-08 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | High-frequency bipolar transistor structure, and related manufacturing process |
-
1997
- 1997-04-10 KR KR1019970013206A patent/KR100215841B1/ko not_active IP Right Cessation
- 1997-08-19 TW TW086111863A patent/TW337598B/zh not_active IP Right Cessation
- 1997-11-28 JP JP9327733A patent/JP3002964B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-02 US US09/017,486 patent/US6060365A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10289912A (ja) | 1998-10-27 |
KR19980076484A (ko) | 1998-11-16 |
US6060365A (en) | 2000-05-09 |
KR100215841B1 (ko) | 1999-08-16 |
TW337598B (en) | 1998-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
GB2296376A (en) | Bipolar transistor fabrication with trench isolation | |
JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
JPH0997799A (ja) | バイポーラ半導体装置及びその製造方法 | |
JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
JPS6134972A (ja) | バイポ−ラトランジスタ構造体 | |
JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
JPH09116039A (ja) | BiCMOS装置の製造方法 | |
JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
JPS63207177A (ja) | 半導体装置の製造方法 | |
JPH07130834A (ja) | 半導体装置およびその製造方法 | |
KR100249168B1 (ko) | 반도체소자 제조방법 | |
JPS58200554A (ja) | 半導体装置の製造方法 | |
JP3109579B2 (ja) | 半導体装置の製造方法 | |
JP3369692B2 (ja) | 半導体素子の製造方法 | |
JP2883242B2 (ja) | 半導体装置の製造方法 | |
JP2002343801A (ja) | 超高周波半導体装置およびその製造方法 | |
JPS6395664A (ja) | 半導体装置の製造方法 | |
JPH0233930A (ja) | 半導体装置 | |
JPH07221114A (ja) | 半導体装置及びその製造方法 | |
JP2001068478A (ja) | 半導体装置およびその製造方法 | |
JPH0424926A (ja) | 半導体装置の製造方法 | |
JPH02203535A (ja) | 半導体装置の製造方法 | |
JPH01214166A (ja) | バイポーラトランジスタを有する半導体集積回路装置 | |
JPH03235334A (ja) | バイポーラトランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |