JP2002343801A

JP2002343801A - 超高周波半導体装置およびその製造方法

Info

Publication number: JP2002343801A
Application number: JP2001141896A
Authority: JP
Inventors: Hisaaki Tominaga; 久昭冨永; Masamichi Yamamuro; 正倫山室; Hidetaka Sawame; 秀孝沢目; Hirotoshi Kubo; 博稔久保; Shigeyuki Murai; 成行村井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-05-11
Filing date: 2001-05-11
Publication date: 2002-11-29

Abstract

(57)【要約】【課題】エミッタ開口部のサイドウォールに沿って設け
たエミッタ拡散源となるポリシリコン層は、膜厚が異な
るためエミッタ領域の深さが不均一であった。また、エ
ミッタ電極もサイドウォールに沿って形成されるのでス
テップカバレッジによる断線が発生していた。【解決手段】エミッタ開口部をポリシリコン膜により完
全に埋設し、サイドウォールと平坦にする。エミッタ拡
散源の膜厚が均一となるので、エミッタ領域も深さが均
一に形成され、高周波特性の安定したバイポーラトラン
ジスタを実現する。更にポリシリコン膜上に形成するエ
ミッタ電極も平坦になるので断線を防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、特に高周波特性を改善できるトラン
ジスタ装置およびその製造方法に関する。

【０００２】

【従来の技術】一般的なＮＰＮ型のプレーナー型トラン
ジスタの構造を図１０に示す。すなわちＮ⁺型の半導体
層を具備するＮ型のコレクタ層５１の表面にＰ型のベー
ス領域５３を形成し、ベース領域５３表面にＮ⁺型のエ
ミッタ領域５４を形成し、表面をシリコン酸化膜５５で
被膜する。シリコン酸化膜５５に開口部を形成してコン
タクトホールとし、ベース電極５６とエミッタ電極５７
を形成したものである。高周波特性は主としてベース幅
Ｗ_bに依存するので、エミッタ領域５４周辺にＰ⁺型外部
ベース領域５８を設けたグラフトベース型の構造が採用
されている。この形状では、狭いベース幅Ｗ_bが得られ
ると同時にベース・コレクタ接合に広がる空乏層の曲率
を緩和し、且つベース取り出し抵抗ｒ_bを減じることが
できる。

【０００３】また、浅いベース幅Ｗ_bを得るためには浅
いエミッタ接合が不可欠であり、このために不純物をド
ープしたポリシリコン層からの不純物拡散によってエミ
ッタ領域５４を形成することが行われている（例えば特
開平７−１４２４９７号）。

【０００４】しかし、グラフトベース型では、ベース領
域５３と外部ベース領域５８とを別工程で形成するため
に工程が複雑になり、浅いベース領域５３を熱拡散で形
成するためその拡散深さがばらつきやすく、高周波特性
のばらつきも大きくなるなどの問題がある。

【０００５】それを解決するために、図１１に示すよう
な技術も採用されている。

【０００６】図１１は、従来のＮＰＮ型トランジスタ装
置を説明する断面図である。

【０００７】ベース領域３３は、裏面側にＮ⁺型の半導
体層を有するコレクタ層３１の表面に形成したＰ型領域
である。ベース電極層３４からの不純物の熱拡散によっ
て所定の拡散深さに形成した拡散領域であり、厚みは
０．１〜０．３μｍ程度である。

【０００８】エミッタ領域３８は、ベース領域３３表面
に形成されたＮ⁺型不純物拡散領域である。

【０００９】ベース電極層３４は、エミッタ領域３８を
除くベース領域３３のほぼ全面とコンタクトし、コレク
タ層３１上まで覆うポリシリコン層からなる。導電性を
持たせるため、１×１０¹⁴〜８×１０¹⁵cm^-2程度の不純
物を含み、ベース領域３３形成時の拡散源としても活用
される。また、ポリシリコン層に代えてポリシリコンと
シリサイドの多層膜でもよい。ベース電極層３４はコレ
クタ層３１の一部を覆い、１２０００Å程度のＬＯＣＯ
Ｓ酸化膜３２を介して設けられるのでベース−コレクタ
間の容量も低減できる。この構造により、キャリアが移
動するベース電極層３４とエミッタ領域３８直下のベー
スとして活性な領域との距離が短くなるためベース取り
出し抵抗ｒ_bを低減できる。

【００１０】絶縁膜３５は、ベース電極層３４上を覆っ
て設けられ、エッチバックでサイドウォール３６を形成
し、エミッタ領域３８が露出するエミッタ開口部とす
る。この絶縁膜３５でベース電極層３４と、エミッタ拡
散源となるポリシリコン膜３７を分離している。また、
サイドウォール３６を形成することにより、装置の限界
よりもさらに微小なエミッタ開口部が得られる。つま
り、開口幅０．５μｍ程度の場合、サイドウォール３６
を設けることによりエミッタ開口部をを０．３μｍ程度
まで低減することができる。つまり、このベース領域３
３から拡散されたエミッタ領域３８の面積を従来より低
減でき、ひいては、ベース−エミッタ間容量Ｃ_reの低減
に大きく寄与できる。

【００１１】ポリシリコン膜３７は、エミッタ開口部に
被着したポリシリコンであり、エミッタ領域３８の拡散
源となるため、ヒ素又はリンが導入され、上部に形成さ
れるエミッタ電極３９の一部を構成する。

【００１２】エミッタ電極３９は、ポリシリコン膜３７
とコンタクトし、ポリシリコン膜３７の上部に設けられ
る。また、ベース電極(図示せず)は、ベース電極層３４
上の絶縁膜３５にスルーホールを設け、ベース電極層３
４とコンタクトさせる。

【００１３】次に図１２から図１７に従来のＮＰＮ型ト
ランジスタの製造方法の実施の形態を説明する。

【００１４】図１２は、コレクタ取出しとなるＮ⁺型高
濃度層を有するコレクタ層３１を準備する。コレクタ層
３１表面を清浄化した後、素子分離のために１２０００
Å程度のＬＯＣＯＳ酸化膜３２を形成する。

【００１５】図１３は、全面にＣＶＤ法によりノンドー
プのポリシリコンを膜厚１０００〜５０００Å程度堆積
し、ボロンをイオン注入してコレクタ層３１表面にコン
タクトするベース電極層３４を形成する。このポリシリ
コン層は、不純物を含むポリシリコン層の上にシリサイ
ド層を形成して多層構造としても良い。その後、熱処理
してベース電極層３４中のボロンをコレクタ層３１表面
に拡散して、Ｐ型のベース領域３３を形成する。つま
り、ベース電極層３４はベース領域３３全体にコンタク
トしており、ベース電極の接地面積が増加するので、従
来コンタクト孔のみで接地していた場合と比較して大幅
にベース取り出し抵抗ｒ_bを低減することができる。

【００１６】また、ベース領域３３全面に設けられてい
るので、後の工程で形成されるエミッタ直下のベースと
して活性な領域からベース電極までの距離を短縮するこ
とができ、これもベース取り出し抵抗ｒ_bの低減に大き
く寄与することになる。

【００１７】図１４は、予定のエミッタ領域上のベース
電極層をレジストによるマスクをかけてエッチングによ
り除去し、半導体基板を露出させる。その後全面に膜厚
５０００Å程度の絶縁膜３５を形成する。

【００１８】図１５は、絶縁膜３５を異方性エッチング
によりエッチバックして、サイドウォール３６を形成す
る。これにより、ベース電極層３４は絶縁膜３５で覆わ
れ、予定のエミッタ領域となる半導体基板が露出する。
また、図１５からも明らかなように、ベース電極層３４
をエッチングした際のフォトエッチングによる開口はこ
の場合０．５μｍ程度であるが、サイドウォール３６に
より、その開口幅が更に微小になっており、例えば０．
３μｍ程度まで低減することができる。この後の工程で
この開口部から拡散されるエミッタ領域の面積を低減で
きるので、ベース−エミッタ間容量Ｃ_reの低減に大きく
寄与できる。

【００１９】図１６は、全面に２０００Å程度のポリシ
リコンをＣＶＤ法により堆積し、エミッタの開口部をポ
リシリコンで覆う。ポリシリコンはサイドウォール３６
を被着し、予定のエミッタ領域にコンタクトする。全面
にエミッタ拡散用のヒ素又はリンをドーズ量１〜８×１
０¹⁵cm^-2程度でイオン注入した後、パターニングしてエ
ミッタの開口部のみにポリシリコン膜３７残す。また、
ポリシリコン膜３７は、後の工程でエミッタ電極を形成
する際にその一部を構成する。

【００２０】図１７は、まずポリシリコン膜３７から不
純物を拡散してエミッタ領域３８を形成する。全体に９
００〜１０００℃、０．５〜２時間程度の熱処理を与え
ることにより、ポリシリコン膜３７からヒ素を拡散して
エミッタ領域３８を形成する。

【００２１】更に、ポリシリコン膜３７にエミッタ電極
３９を形成し、同時に絶縁膜３５を開口してベース電極
層３４にコンタクトするベース電極(図示せず)を形成
し、裏面に金属を蒸着してコレクタ電極（図示せず）を
形成する。

【００２２】

【発明が解決しようとする課題】図１１に示す超高周波
バイポーラトランジスタでは、ベース電極層３４上に絶
縁膜３５によるサイドウォール３６を設けている。これ
はベース電極層３４と、エミッタ拡散源となるポリシリ
コン膜３７を分離するためである。また、フォトレジス
トによるエッチングでは微細化を進めるにも装置の限界
があるため、サイドウォール３６を形成し、より微細化
したエミッタ開口部を形成している。

【００２３】しかし、ポリシリコン膜３７はサイドウォ
ール３６に沿って設けられるため、例えば図１１のａ点
とｂ点ではポリシリコン膜３７の厚みが異なる。つまり
このポリシリコン膜３７中の不純物は不均一に拡散され
て深さの異なるエミッタ領域３８を形成していた。エミ
ッタ領域３８は高周波を実現するために極めて浅い接合
にしているので、この不純物拡散のばらつきは、高周波
バイポーラトランジスタの性能のばらつきを引き起こす
大きな要因であった。

【００２４】また、サイドウォール３６の段差に沿って
形成されたエミッタ電極３９はアスペクト比が大きく、
配線交差部で断線等を発生する問題もあった。

【００２５】

【課題を解決するための手段】本発明はかかる課題に鑑
みてなされ一導電型のコレクタ層の表面に形成した逆導
電型のベース領域と前記ベース領域の表面に設けた一導
電型のエミッタ領域と前記ベース領域にコンタクトする
ベース電極層と前記ベース電極層上を覆う絶縁膜と該絶
縁膜で形成されたサイドウォールで囲まれエミッタ領域
が露出したエミッタ開口部と前記エミッタ開口部に設け
られたエミッタ拡散源となるシリコン膜と該シリコン膜
上に設けられたエミッタ電極とを有する超高周波半導体
装置において、前記エミッタ開口部は前記シリコン膜に
より完全に埋設され、前記エミッタ電極は前記シリコン
膜上に平坦に設けられることを特徴とし、エミッタ拡散
源となるシリコン膜の膜厚を均一に設けることにより、
ベース領域表面に安定したエミッタ領域を形成すること
ができるものである。また、エミッタ電極を平坦に設け
ることにより、配線金属の断線を防ぐこともできる。

【００２６】また、一導電型のコレクタ層の表面に、ベ
ース電極層および逆導電型のベース領域を形成する工程
と、前記ベース電極層を覆う絶縁膜を形成する工程と、
前記絶縁膜をエッチバックしてサイドウォールを形成
し、予定のエミッタ領域が露出したエミッタ開口部を形
成する工程と、前記エミッタ開口部を埋設するシリコン
膜を形成する工程と、前記シリコン膜から不純物を拡散
してエミッタ領域を形成する工程と、前記シリコン膜上
にエミッタ電極を形成する工程とを具備することを特徴
とし、特別な工程を追加することなく安定したエミッタ
領域を形成することができ、性能ばらつきの少ないトラ
ンジスタ装置を製造できる。

【００２７】

【発明の実施の形態】本発明の実施の形態をＮＰＮ型ト
ランジスタ装置を例に図１から図９を用いて詳細に説明
する。

【００２８】図１は、本発明のＮＰＮ型トランジスタ装
置を説明する断面図である。

【００２９】トランジスタは、ベース領域３と、エミッ
タ領域９と、ベース電極層４と、絶縁膜５と、エミッタ
開口部７と、ポリシリコン膜８ａと、エミッタ電極１０
とから構成される。

【００３０】ベース領域３は、裏面側にＮ⁺型の半導体
層を有するコレクタ層１の表面に形成したＰ型領域であ
る。Ｐ型不純物を含むベース電極層４からの熱拡散によ
って所定の拡散深さに形成した拡散領域であり、厚みは
０．１〜０．３μｍ程度である。

【００３１】エミッタ領域９は、エミッタ開口部７のベ
ース領域３表面に形成されたＮ⁺型不純物拡散領域で、
０．０５〜０．３０μｍ程度の均一な深さを有する。

【００３２】ベース電極層４は、エミッタ領域９を除く
ベース領域３のほぼ全面とコンタクトし、コレクタ層１
上まで覆うポリシリコン層からなり、導電性を持たせる
ため、１×１０¹⁴〜８．０×１０¹⁵cm^-2程度のドーズ量
にてボロン等のＰ型不純物がイオン注入される。この不
純物を含むベース電極層４は、ベース領域３の不純物拡
散源として活用される。また、ポリシリコン層に代えて
シリサイド層又はポリシリコンとシリサイドの多層膜で
もよい。ベース電極層４はコレクタ層１の一部を覆い、
１２０００Å程度のＬＯＣＯＳ酸化膜２を介して設けら
れるのでベース−コレクタ間の容量も低減できる。この
構造により、キャリアが移動するベース電極層４とエミ
ッタ領域９直下のベースとして活性な領域との距離が短
くなるためベース取り出し抵抗ｒ_bを低減できる。

【００３３】絶縁膜５は、ベース電極層４上を覆って設
けられ、エッチバックでサイドウォール６を形成し、エ
ミッタ領域９が露出したエミッタ開口部７とする。この
絶縁膜５でベース電極層４と、エミッタ拡散源となるポ
リシリコン膜８ａを分離している。また、サイドウォー
ル６を形成することにより、装置の限界よりもさらに微
小なエミッタ開口部７が得られる。つまり、開口幅０．
５μｍ程度の場合、サイドウォール６を設けることによ
りエミッタ開口部７をを０．３μｍ程度まで低減するこ
とができる。つまり、このベース領域３から拡散された
エミッタ領域９の面積を従来より低減でき、ひいては、
ベース−エミッタ間容量Ｃ_reの低減に大きく寄与でき
る。

【００３４】エミッタ開口部７は、サイドウォール６に
囲まれエミッタ領域９が露出している。この開口面積は
フォトエッチングにより開口した場合と比較して更に微
小な面積に開口されている。エミッタ開口部７はポリシ
リコン膜８ａにより完全に埋設されている。

【００３５】ポリシリコン膜８ａは、エミッタ開口部７
を完全に埋設しており、エミッタ領域９の拡散源となる
ため、ヒ素又はリンが導入される。エミッタ開口部７を
完全に埋設するのでその膜厚は均一であり、周囲のサイ
ドウォール６と平坦に設けられる。また、この上部に形
成されるエミッタ電極１０の一部を構成する。

【００３６】エミッタ電極１０は、ポリシリコン膜８ａ
とコンタクトし、ポリシリコン膜８ａの上部に平坦に設
けられる。また、ベース電極(図示せず)は、ベース電極
層４上の絶縁膜５にスルーホールを設け、ベース電極層
４とコンタクトさせる。

【００３７】本発明の特徴は、エミッタ開口部７を完全
に埋設するポリシリコン膜８ａにある。エミッタ拡散源
となるポリシリコン膜８ａはその膜厚が均一であるた
め、不純物が均一に拡散され、０．０５〜０．３０μｍ
程度の深さが均一なエミッタ領域９となる。エミッタ領
域９は高周波を実現するために極めて浅い接合にしてい
るので、深さが均一にできれば、性能が安定した高周波
バイポーラトランジスタを実現できる。

【００３８】また、ポリシリコン膜８ａと、サイドウォ
ール６が平坦になるので、ポリシリコン膜８ａ上に設け
られるエミッタ電極１０も平坦となり、配線の断線等を
防ぐことができる。

【００３９】次に図２から図９に本発明の実施の形態を
ＮＰＮ型トランジスタの製造方法を例に詳細に説明す
る。

【００４０】ＮＰＮ型トランジスタの製造方法は、一導
電型のコレクタ層の表面に、ベース電極層および逆導電
型のベース領域を形成する工程と、ベース電極層を覆う
絶縁膜を形成する工程と、絶縁膜をエッチバックしてサ
イドウォールを形成し、予定のエミッタ領域が露出した
エミッタ開口部を形成する工程と、エミッタ開口部を埋
設するシリコン膜を形成する工程と、シリコン膜から不
純物を拡散してエミッタ領域を形成する工程と、シリコ
ン膜上にエミッタ電極を形成する工程とから構成され
る。

【００４１】本発明の第１の工程は、図２および図３に
示す如く、一導電型のコレクタ層１の表面に、ベース電
極層４および逆導電型のベース領域３を形成することで
ある。

【００４２】図２では、コレクタ取出しとなるＮ⁺型高
濃度層を有するコレクタ層１を準備する。コレクタ層１
表面を清浄化した後、素子分離のために１２０００Å程
度のＬＯＣＯＳ酸化膜２を形成する。

【００４３】図３では、全面にＣＶＤ法によりノンドー
プのポリシリコン層を膜厚１０００〜５０００Å程度堆
積し、導電性を持たせるためにドーズ量１×１０¹⁴〜８
×１０¹⁵cm^-2程度のボロン等のＰ型不純物をイオン注入
する。これにより、コレクタ層１全面にコンタクトする
ベース電極層４が形成される。このポリシリコン層は、
不純物を含むポリシリコン層の上にシリサイド層を形成
して多層構造としても良い。

【００４４】その後、熱処理を施し、ベース電極層４に
含まれる不純物をコレクタ層１表面に拡散して、０．１
〜０．３μｍ程度の拡散深さを有するＰ型のベース領域
３を形成する。これによりベース電極層４は、ベース領
域３全体にコンタクトし、ベース電極の接地面積が増加
するので、従来コンタクト孔のみで接地していた場合と
比較して大幅にベース取り出し抵抗ｒ_bを低減すること
ができる。

【００４５】また、ベース領域３全面に設けられている
ので、後の工程で形成されるエミッタ直下のベースとし
て活性な領域からベース電極層４までの距離を短縮する
ことができ、これもベース取り出し抵抗ｒ_bの低減に大
きく寄与することになる。

【００４６】本発明の第２の工程は、図４に示す如く、
ベース電極層４を覆う絶縁膜５を形成することである。

【００４７】予定のエミッタ領域上のベース電極層４を
レジストによるマスクをかけてエッチングにより除去
し、半導体基板を露出させる。その後全面に膜厚２００
０〜１００００Å程度の絶縁膜５を形成する。この絶縁
膜は酸化膜あるいは、酸化膜と窒化膜の多層膜等であ
る。

【００４８】本発明の第３の工程は、図５に示す如く、
絶縁膜５をエッチバックしてサイドウォール６を形成
し、予定のエミッタ領域が露出したエミッタ開口部７を
形成することである。

【００４９】絶縁膜５を異方性エッチングによりエッチ
バックして、サイドウォール６を形成する。これによ
り、ベース電極層４は絶縁膜５で覆われ、予定のエミッ
タ領域となる半導体基板が露出したエミッタ開口部７が
形成される。また、図５からも明らかであるが、ベース
電極層４をエッチングした際のフォトエッチングによる
開口が０．５μｍの場合、サイドウォール６により、そ
の開口幅が更に微小になっており、例えば０．３μｍ程
度まで低減することができる。この後の工程でこのエミ
ッタ開口部７から拡散されるエミッタ領域の面積を低減
できるので、ベース−エミッタ間容量Ｃ_reの低減に大き
く寄与できる。

【００５０】本発明の第４の工程は、図６および図７に
示す如く、エミッタ開口部７を埋設するシリコン膜８ａ
を形成することである。

【００５１】本工程は、本発明の特徴となる工程であ
り、図６では、全面に３０００Å以上のポリシリコン層
８をＣＶＤ法により堆積する。ポリシリコン層８は、エ
ミッタ開口部７を完全に埋設し、予定のエミッタ領域に
コンタクトする。

【００５２】次に、図７に示す如く、全面にエミッタ拡
散用のヒ素又はリンをドーズ量５×１０¹⁴〜８×１０¹⁵
cm^-2程度でイオン注入した後、異方性エッチングにより
全面エッチバックして、エミッタ開口部７を完全に埋設
するポリシリコン膜８ａを形成する。また、ポリシリコ
ン膜８ａとサイドウォール６は平坦に形成され、ポリシ
リコン膜８ａの膜厚は均一に形成される。膜厚が均一で
あれば、後の工程で不純物を拡散してエミッタ領域を形
成する際に、不純物拡散のばらつきが起こらず均一な深
さのエミッタ領域が形成できる。

【００５３】また、ポリシリコン膜８ａは、後の工程で
エミッタ電極を形成する際にその一部を構成する。

【００５４】本発明の第５の工程は、図８に示す如く、
ポリシリコン膜８ａから不純物を拡散してエミッタ領域
９を形成することである。

【００５５】全体に９００〜１０００℃、０．５〜２時
間の熱処理を与えることにより、ポリシリコン膜８ａか
らヒ素又はリンを拡散してエミッタ領域９を形成する。
ポリシリコン膜８ａの膜厚が均一なので、不純物の拡散
にばらつきが出ず、０．０５〜０．３μｍ程度の均一な
深さのエミッタ領域９が形成され、高周波特性のばらつ
きが抑制できる。

【００５６】本発明の第６の工程は、図９に示す如く、
ポリシリコン膜８ａ上にエミッタ電極１０を形成するこ
とである。全体に導電性の材料を堆積し、所望の形状に
フォトエッチングして少なくともポリシリコン膜８ａ上
にエミッタ電極１０を形成する。サイドウォール６とポ
リシリコン膜８ａは平坦に形成されているので、エミッ
タ電極１０も平坦に形成され、従来のように配線交差部
での断線等の発生を防げる。

【００５７】また、絶縁膜５を開口してＬＯＣＯＳ酸化
膜２上のベース電極層４の一部を露出するスルーホール
を形成し、エミッタ電極１０形成と同時にベース電極層
４にコンタクトするベース電極(図示せず)を形成する。
更に裏面に金属を蒸着してコレクタ電極（図示せず）を
形成する。

【００５８】尚、本発明の実施の形態ではＮＰＮ型トラ
ンジスタを例に説明したが、導電性を逆にしたＰＮＰ型
トランジスタでも実施が可能である。

【００５９】

【発明の効果】本発明の構造に依れば、第１に、深さが
均一なエミッタ領域を得られる。エミッタ開口部７を完
全に埋設するポリシリコン膜８ａは、エミッタ拡散源で
あり、その膜厚が均一である。これにより、不純物が均
一に拡散され、０．０５〜０．３μｍ程度の深さが均一
なエミッタ領域９となる。エミッタ領域９は高周波を実
現するために極めて浅い接合にしているので、深さが均
一にできれば、性能が安定した高周波バイポーラトラン
ジスタを実現できる。

【００６０】第２に、ポリシリコン膜８ａと、サイドウ
ォール６が平坦になるので、ポリシリコン膜８ａ上に設
けられるエミッタ電極１０も平坦となり、ステップカバ
レッジによる配線の断線等を防ぐことができる。

【００６１】また、本発明の製造方法に依れば、従来設
けていたエミッタ拡散源となるポリシリコン膜の膜厚お
よびエッチング条件を変更するだけで、均一な深さのエ
ミッタ領域９を形成し、且つ平坦なエミッタ電極１０を
形成できる。つまり、特別な工程を増やさずに高周波特
性の安定したバイポーラトランジスタを製造することが
できる。

【図面の簡単な説明】

【図１】本発明の半導体装置を説明する断面図である。

【図２】本発明の半導体装置の製造方法を説明する断面
図である。

【図３】本発明の半導体装置の製造方法を説明する断面
図である。

【図４】本発明の半導体装置の製造方法を説明する断面
図である。

【図５】本発明の型半導体装置の製造方法を説明する断
面図である。

【図６】本発明の半導体装置の製造方法を説明する断面
図である。

【図７】本発明の半導体装置の製造方法を説明する断面
図である。

【図８】本発明の半導体装置の製造方法を説明する断面
図である。

【図９】本発明の半導体装置の製造方法を説明する断面
図である。

【図１０】従来の半導体装置を説明する断面図である。

【図１１】従来の半導体装置を説明する断面図である。

【図１２】従来の半導体装置の製造方法を説明する断面
図である。

【図１３】従来の半導体装置の製造方法を説明する断面
図である。

【図１４】従来の半導体装置の製造方法を説明する断面
図である。

【図１５】従来の半導体装置の製造方法を説明する断面
図である。

【図１６】従来の半導体装置の製造方法を説明する断面
図である。

【図１７】従来の半導体装置の製造方法を説明する断面
図である。

フロントページの続き (72)発明者沢目秀孝大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者久保博稔大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者村井成行大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内Ｆターム(参考） 5F003 BA97 BB07 BB08 BE07 BH06 BP06 BP21 BP31 BP93 BS06 BS08

Claims

【特許請求の範囲】

【請求項１】一導電型のコレクタ層の表面に形成した
逆導電型のベース領域と前記ベース領域の表面に設けた
一導電型のエミッタ領域と前記ベース領域にコンタクト
するベース電極層と前記ベース電極層上を覆う絶縁膜と
該絶縁膜で形成されたサイドウォールで囲まれエミッタ
領域が露出したエミッタ開口部と前記エミッタ開口部に
設けられたエミッタ拡散源となるシリコン膜と該シリコ
ン膜上に設けられたエミッタ電極とを有する超高周波半
導体装置において、前記エミッタ開口部は前記シリコン膜により完全に埋設
され、前記エミッタ電極は前記シリコン膜上に平坦に設
けられることを特徴とする超高周波半導体装置。
【請求項２】前記シリコン膜は隣接する前記絶縁膜と
平坦であることを特徴とする請求項１に記載の超高周波
半導体装置。
【請求項３】前記エミッタ領域はその深さが均一であ
ることを特徴とする請求項１に記載の超高周波半導体装
置。
【請求項４】前記シリコン膜はヒ素又はリンを含むこ
とを特徴とする請求項１に記載の超高周波半導体装置。
【請求項５】一導電型のコレクタ層の表面に、ベース
電極層および逆導電型のベース領域を形成する工程と、前記ベース電極層を覆う絶縁膜を形成する工程と、前記絶縁膜をエッチバックしてサイドウォールを形成
し、予定のエミッタ領域が露出したエミッタ開口部を形
成する工程と、前記エミッタ開口部を埋設するシリコン膜を形成する工
程と、前記シリコン膜から不純物を拡散してエミッタ領域を形
成する工程と、前記シリコン膜上にエミッタ電極を形成する工程とを具
備することを特徴とする超高周波半導体装置の製造方
法。
【請求項６】前記シリコン膜はポリシリコンを堆積
し、不純物導入後エッチバックして前記エミッタ開口部
を完全に埋設することを特徴とする請求項５に記載の超
高周波半導体装置の製造方法。
【請求項７】前記エミッタ電極は平坦に形成されるこ
とを特徴とする請求項５に記載の超高周波半導体装置の
製造方法。
【請求項８】前記シリコン膜にはヒ素又はリンが導入
されることを特徴とする請求項５に記載の超高周波半導
体装置の製造方法。