KR19980076484A - 바이폴라소자 제조방법 - Google Patents
바이폴라소자 제조방법 Download PDFInfo
- Publication number
- KR19980076484A KR19980076484A KR1019970013206A KR19970013206A KR19980076484A KR 19980076484 A KR19980076484 A KR 19980076484A KR 1019970013206 A KR1019970013206 A KR 1019970013206A KR 19970013206 A KR19970013206 A KR 19970013206A KR 19980076484 A KR19980076484 A KR 19980076484A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- oxide film
- base
- epitaxial layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000003213 activating effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 에피층의 두께를 얇게 성장시켜 고속, 저전압특성을 향상시키는데 적당한 바이폴라소자 제조방법을 제공하기 위한 것으로서 매몰층이 형성된 반도체기판에 선택산화에 의해 산화막을 형성하는 공정, 산화막을 포함한 전면에 제 1 폴리실리콘층을 형성한 후 패터닝하여 플로팅 폴리 베이스를 형성하는 공정, 상기 플로팅 폴리 베이스를 포함한 전면에 절연층을 형성한 후 절연층과 플로팅 폴리 베이스를 식각하여 에미터영역과 콜렉터영역을 정의하는 공정, 상기 산화막, 플로팅 폴리 베이스 및 절연층의 측면에 제 1 측벽을 형성한 후 에미터 및 콜렉터영역에 제 1 에피층을 형성하는 공정, 상기 제 1 측벽중 제 1 에피층보다 높은부분을 제거한 후 제 1 에피층상에 제 2 에피층을 형성하는 공정, 에미터 및 콜렉터영역의 제 2 에피층에 서로다른 불순물을 주입하는 공정, 제 1 측벽중 일부가 제거되어 노출된 에미터영역의 절연층 측면에 제 2 측벽을 형성한 후 에미터영역의 제 2 에피층에 제 2 폴리실리콘층을 형성하는 공정과, 전면에 메탈을 증착하여 각 전극을 패터닝하는 공정을 포함하여 이루어진다.
Description
본 발명은 반도체소자에 관한 것으로 특히, 고속 저전압 특성을 개선시키는데 적당하도록 한 바이폴라소자 제조방법에 관한 것이다.
일반적으로 고주파용 반도체회로에서는 소자의 고속특성이 가장 중요하며 이러한 고속특성을 만족시키기 위해서 소자의 사이즈를 감소시키는 방안이 연구되었다.
그러나 소자의 사이즈를 감소시키는데에는 한계가 있으므로 종래에는 선택적 에피층 성장과 플로팅 폴리(Floating Poly)베이스방식을 이용하였다.
이러한 플로팅 폴리 베이스방식을 이용하여 베이스와 콜렉터간의 접합 캐패시턴스를 최대한 억제하고자 하였고 플로팅 베이스 하단에는 두꺼운 절연막을 형성하여 기생 캐패시턴스를 감소시키고자 하였다.
이하, 종래기술에 따른 바이폴라소자 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1i는 종래 바이폴라소자 제조방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와같이 P도전형의 반도체기판(11)에 N+도전형의 매몰층(13)을 형성한다.
상기 매몰층(13)을 포함한 반도체기판(11)전면에 제 1 산화막(15)을 형성한다.
그리고 상기 제 1 산화막(15)상에 플로팅 폴리 베이스를 형성하기 위한 제 1 폴리실리콘층(17)을 형성한다.
이어, 도 1b에 도시한 바와같이 상기 제 1 폴리실리콘층(17)상에 포토레지스트(19)를 도포한 후 노광 및 현상공정으로 패터닝한다.
그리고 패터닝된 포토레지스트(19)를 마스크로 이용한 식각공정으로 상기 제 1 폴리실리콘층(17)을 선택적으로 제거하여 플로팅 폴리 베이스(17a)를 형성한다.
여기서, 상기 제 1 산화막(15)은 상기 플로팅 폴리 베이스(17a)와 매몰층(13)간의 기생 캐패시턴스를 감소시키기 위해 두껍게 형성한다.
이어, 도 1c에 도시한 바와같이 상기 플로팅 폴리 베이스(17a)를 포함한 반도체기판(11)전면에 제 1 CVD산화막(21)을 증착한다.
상기 제 1 CVD산화막(21)상에 포토레지스트(도면에 도시하지 않음)를 도포한 후 노광 및 현상공정으로 패터닝한다.
그리고 상기 패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 상기 제 1 CVD산화막(21), 플로팅 폴리 베이스(17a) 그리고 제 1 산화막(15)을 차례로 제거하여 제 1 영역과 제 2 영역을 정의한다.
이때 상기 매몰층(13)의 표면이 노출된다.
이어, 도 1d에 도시한 바와같이 상기 제 1 CVD산화막(21)을 포함한 전면에 제 2 CVD산화막을 증착한 후 에치백하여 상기 제 1 영역과 제 2 영역의 내벽에 각각 제 1 측벽(23)을 형성한다.
이후, 상기 매몰층(13)을 시드(Seed)로하여 에피택셜 성장시켜 제 1 에피층(25)을 형성한다.
그리고 도 1e에 도시한 바와같이 제 1 영역과 제 2 영역의 플로팅 폴리 베이스(17a)와 그 상부의 제 1 CVD산화막(21)의 측면에 형성된 제 1 측벽(23)을 소정부분 제거한다.
이어, 도 1f에 도시한 바와같이 제 1, 제 2 영역의 제 1 에피층(25)을 시드(Seed)로하여 에피택셜 성장시켜 상기 플로팅 폴리 베이스(17a)와 동일한 높이로 제 2 에피층(27)을 형성한다.
이어서, 도 1g에 도시한 바와같이 상기 제 1, 제 2 영역의 제 2 에피층(27)상에 이온주입시 버퍼역할을 하는 버퍼산화막(29)을 성장시킨다.
그리고 상기 제 1 영역의 제 2 에피층(27)에는 P도전형의 불순물 이온주입을 실시하고 제 2 영역의 제 2 에피층(27)에는 N+도전형의 불순물 이온주입을 실시한다.
이때 상기 불순물이 주입된 제 1 영역의 제 2 에피층(27)은 베이스로 사용되고 제 2 영역의 제 2 에피층(27)은 콜렉터 콘택영역으로 사용된다.
이후 불순물이 이온주입된 제 2 에피층(27)을 포함한 반도체기판(11)전면에 제 3 CVD산화막(31)을 형성한다.
이어, 도 1h에 도시한 바와같이 상기 제 3 CVD산화막(31)을 에치백하여 상기 제 1 CVD산화막(21)의 측면에 제 2 측벽(31a)을 형성한다.
그리고 상기 제 2 측벽(31a)을 마스크로 이용한 식각공정으로 P도전형의 불순물 이온이 주입된 제 1 영역의 제 2 에피층(27)이 노출되도록 상기 버퍼산화막(29)을 식각한다.
이후 도 1i에 도시한 바와같이 상기 노출된 제 2 에피층(27)을 포함한 전면에 제 2 폴리실리콘층을 형성한 후 이를 선택적으로 제거하여 제 1 영역의 제 2 에피층(27)과 콘택되는 에피터폴리(33)을 형성한다.
이때 상기 에미터폴리(33)는 불순물이 도핑된 폴리실리콘으로 형성되므로 불순물이 그 하부의 제 2 에피층(27)으로 확산되어 에미터접합(33a)을 형성하게 된다.
이어서, 상기 제 1 산화막(21)을 선택적으로 제거하여 상기 제 2 에피층(27) 양측의 플로팅 폴리 베이스(17a)의 표면을 노출시킨다음, 전면에 메탈을 증착한 후 패터닝하여 메탈패턴(35)을 형성하면 종래 바이폴라소자 제조공정이 완료된다.
이와같은 종래 바이폴라소자 제조방법은 선택적 에피층성장과 플로팅 폴리 베이스방식을 이용하여 베이스와 콜렉터간의 접합캐패시턴스를 최대한 억제시키고 또한 플로팅 폴리 베이스 하단의 절연막을 두껍게 형성하여 베이스와 콜렉터간의 기생캐패시턴스를 감소시키고자 하였다.
그러나 상기와 같은 종래 바이폴라소자 제조방법은 다음과 같은 문제점이 있었다.
플로팅 폴리 베이스 하단의 절연막이 두꺼워짐에 따라 에피층도 함께 두꺼워지게 되므로 실제 저전압동작에서 에피층이 불필요하게 두껍게 되는 현상을 초래한다.
이와같이 에피층이 불필요하게 두껍게 되므로 인해 소자의 고속특성에 악영향을 미치게된다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 플로팅 폴리 베이스 하단의 절연막이 두껍게 형성되더라도 에피층의 두께를 얇게 형성하여 소자의 고속특성을 향상시키는데 적당한 바이폴라소자 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 1i는 종래 바이폴라소자 제조방법을 설명하기 위한 공정단면도
도 2a 내지 2k는 본 발명의 바이폴라소자 제조방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
11,41 : 반도체기판13,43 : N+매몰층
17,51 : 제 1 폴리실리콘층45,47 : 제 1, 제 2 절연층
49 : 산화막17a,51a : 플로팅 폴리 베이스
53 : 제 3 절연층23,55 : 제 1 측벽
25,57 : 제 1 에피층27,59 : 제 2 에피층
29,61 : 버퍼산화막31a,63 : 제 2 측벽
33, 65a : 에미터접합33,65 : 에미터폴리
35,67 : 전극패턴
상기한 목적을 달성하기 위한 본 발명의 바이폴라소자 제조방법은 매몰층이 형성된 반도체기판에 선택산화에 의해 산화막을 형성하는 공정, 산화막을 포함한 전면에 제 1 폴리실리콘층을 형성한 후 패터닝하여 플로팅 폴리 베이스를 형성하는 공정, 상기 플로팅 폴리 베이스를 포함한 전면에 절연층을 형성한 후 절연층과 플로팅 폴리 베이스를 식각하여 에미터영역과 콜렉터영역을 정의하는 공정, 상기 산화막, 플로팅 폴리 베이스 및 절연층의 측면에 제 1 측벽을 형성한 후 에미터 및 콜렉터영역에 제 1 에피층을 형성하는 공정, 상기 제 1 측벽중 제 1 에피층보다 높은부분을 제거한 후 제 1 에피층상에 제 2 에피층을 형성하는 공정, 에미터 및 콜렉터영역의 제 2 에피층에 서로다른 불순물을 주입하는 공정, 제 1 측벽중 일부가 제거되어 노출된 에미터영역의 절연층 측면에 제 2 측벽을 형성한 후 에미터영역의 제 2 에피층에 제 2 폴리실리콘층을 형성하는 공정과, 전면에 메탈을 증착하여 각 전극을 패터닝하는 공정을 포함하여 이루어진다.
이하, 본 발명의 바이폴라소자 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 본 발명은 플로팅 폴리 베이스방식과 에피층의 선택적성장을 이용하여 베이스와 콜렉터간의 기생 캐패시턴스를 최소화하고 매몰층 형성후 에피층이 성장되어야 할 부분을 제외한 영역을 선택적 산화공정을 이용하므로서 기생 캐패시턴스를줄이기 위한 플로팅 폴리 베이스 하단의 절연막의 두껍게 되더라도 에피층의 두께를 얇게 형성할 수 있도록 한 것이다.
도 2a 내지 2k는 본 발명의 바이폴라소자 제조방법을 설명하기 위한 공정단면도이다.
도 2a에 도시한 바와같이 P도전형 반도체기판(41)표면내에 N+매몰층(43)을 형성한다.
상기 N+매몰층(43)이 형성된 반도체기판(41)상에 제 1 절연층(45)을 형성하고 제 1 절연층(45)상에 제 2 절연층(47)을 차례로 형성한다.
여기서 상기 제 1 절연층(45)은 실리콘산화막으로서 그 두께는 수백Å정도로 하며 상기 제 2 절연층(47)은 실리콘질화막으로서 그 두께는 약 1000∼2000Å정도로 한다.
이어, 도 2b에 도시한 바와같이 상기 제 2 절연층(47)상에 포토레지스트(도면에 도시하지 않음)를 도포한 후 노광 및 현상공정으로 상기 포토레지스트를 패터닝한다.
상기 패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 제 2 절연층(47)과 제 1 절연층(45)을 선택적으로 제거하여 선택적 산화를 위해 소정의 반도체기판(41)을 노출시킨다.
여기서 보다 원할한 설명을 위해서 상기 제 1, 제 2 절연층(45,47)이 잔존하는 부분을 제 1 영역과 제 2 영역으로 정의한다.
이어 도 2c에 도시한 바와같이 상기 제 2 절연층(47)과 제 1 절연층(45)에 의해 선택적으로 노출된 반도체기판(41)에 산화를 실시하여 선택적으로 산화막(49)을 성장시킨다..
이때 상기 산화막(49)은 약 1.0㎛정도의 두께로 성장시킨다.
이어, 잔존하는 제 2 절연층(47)을 제거한 후 도 2d에 도시한 바와같이 상기 산화막(51)을 포함한 전면에 플로팅 폴리 베이스로 사용될 제 1 폴리실리콘층(51)을 형성한다.
그리고 상기 제 1 폴리실리콘층(51)상에 포토레지스트(도면에 도시하지 않음)를 도포한 후 노광 및 현상공정으로 상기 포토레지스트를 패터닝한다.
상기 패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 상기 제 1 폴리실리콘층(51)을 선택적으로 제거하여 도 2e에 도시한 바와같이 플로팅 폴리 베이스(51a)를 형성한다.
이때 제 2 영역에는 플로팅 폴리 베이스가 형성되지 않는다.
상기 플로팅 폴리 베이스(51a)를 포함한 전면에 제 3 절연층(53)을 형성한다.
이어, 상기 제 1 영역의 제 3 절연층(53)과 플로팅 폴리 베이스(51a) 그리고 제 1 절연층(45)을 식각하여 상기 N+매몰층(43)의 표면을 노출시킨다.
그리고 제 2 영역의 제 3 절연층(53)과 제 1 절연층(45)을 제거하여 N+매몰층(43)을 노출시킨다.
이어 도 2f에 도시한 바와같이 상기 노출된 N+매몰층(43)을 포함한 반도체기판(41)전면에 제 4 절연층을 형성한 후 에치백하여 상기 제 1 영역의 산화막(49), 플로팅 폴리 베이스(51a) 그리고 제 3 절연층(53)의 측면에 측벽(55)을 형성한다.
또한 제 2 영역의 산화막(49), 제 3 절연층(53)의 측면에도 측벽(55)을 형성한다
그리고 상기 노출된 N+매몰층(43)을 시드(Seed)로 하여 에피택셜 성장시켜 제 1 에피층(57)을 형성한다.
이때 제 1 에피층(57)은 상기 산화막(49)의 높이까지(즉, 플로팅 폴리 베이스의 하단까지)성장시킨다.
이어서, 도 2g에 도시한 바와같이 상기 제 1 영역의 측벽중 플로팅 폴리 베이스(51a) 및 제 3 절연층(53)측면의 측벽(55)만을 제거하고 마찬가지로 제 2 영역의 측벽중 제 3 절연층(53)측면의 측벽(55)만을 제거한다.
그리고 도 2h에 도시한 바와같이 상기 제 1 에피층(57)을 시드(Seed)로하여 에피택셜 성장시켜 제 2 에피층(59)을 형성한다.
이때 제 1 영역 및 제 2 영역의 제 2 에피층(59)은 상기 플로팅 폴리 베이스(51a)의 높이까지 성장시킨다.
이어서, 도 2i에 도시한 바와같이 상기 제 2 에피층(59)상에 후공정에서 이온주입시 버퍼역할을 하는 버퍼산화막(61)을 성장시킨다.
그리고 상기 제 1 영역의 제 2 에피층(59)에는 P도전형의 불순물 이온주입을 실시하고 제 2 영역의 제 2 에피층(59)에는 N+도전형의 불순물 이온주입을 실시한다.
이때 상기 불순물이 주입된 제 1 영역의 제 2 에피층(59)은 베이스로 사용되고 제 2 영역의 제 2 에피층(59)은 콜렉터 콘택영역으로 사용된다.
그리고 도면에는 도시하지 않았지만 마스크를 이용하여 각각 서로 다른 불순물을 이온주입하게 된다.
이후 도 2j에 도시한 바와같이 불순물이온이 주입된 제 2 에피층(59)을 포함한 반도체기판(41)전면에 제 6절연층을 형성한다.
상기 제 6 절연층을 에치백하여 상기 버퍼산화막(61)과 제 3 절연층(53)과의 단차로 인한 제 3 절연층(53)의 측면에 측벽(63)을 형성한다.
그리고 상기 측벽(63)을 마스크로 이용한 식각공정으로 P도전형의 불순물 이온이 주입된 제 1 영역의 제 2 에피층(59)이 노출되도록 상기 버퍼산화막(61)을 식각한다.
이때 상기 제 2 영역의 버퍼산화막(61)도 동시에 식각된다.
이후 노출된 제 2 에피층(59)을 포함한 전면에 제 2 폴리실리콘층을 형성한다.
상기 제 2 폴리실리콘층상에 포토레지스트(도면에 도시하지 않음)를 도포한 후 패터닝한다.
패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 상기 제 2 폴리실리콘층을 선택적으로 제거하여 상기 제 1 영역의 제 2 에피층(59)과 콘택되는 에피터폴리(65)을 형성한다.
이때 상기 에미터폴리(65)는 불순물이 도핑된 폴리실리콘으로 형성되므로 불순물이 그 하부의 제 2 에피층(59)으로 확산되어 에미터접합(65a)을 형성하게 된다.
이어서, 도 2k에 도시한 바와같이 플로팅 폴리 베이스(51a)상측에 형성된 제 3 절연층(53)을 선택적으로 제거한다.
그리고 상기 에미터폴리(65)를 포함한 전면에 메탈을 증착한 후 패터닝하여 각각의 전극패턴(67)들을 형성하면 본 발명에 따른 바이폴라소자 제조공정이 완료된다.
이상 상술한 바와같이 본 발명의 바이폴라소자 제조방법은 다음과 같은 효과가 있다.
플로팅 폴리 베이스 하단의 산화막을 선택산화공정으로 형성하여 에피층을 얇게 성장시킬 수 있으므로 저전압동작에서도 고속특성을 향상시킨다.
Claims (18)
- 매몰층이 형성된 반도체기판에 선택산화에 의해 산화막을 형성하는 공정;산화막을 포함한 전면에 제 1 폴리실리콘층을 형성한 후 패터닝하여 플로팅 폴리 베이스를 형성하는 공정;상기 플로팅 폴리 베이스를 포함한 전면에 절연층을 형성한 후 절연층과 플로팅 폴리 베이스를 식각하여 베이스영역과 콜렉터영역을 정의하는 공정;상기 산화막, 플로팅 폴리 베이스 및 절연층의 측면에 제 1 측벽을 형성한 후 베이스 및 콜렉터영역에 제 1 에피층을 형성하는 공정;상기 제 1 측벽중 제 1 에피층보다 높은부분을 제거한 후 제 1 에피층상에 제 2 에피층을 형성하는 공정;베이스 및 콜렉터영역의 제 2 에피층에 서로다른 불순물을 주입하는 공정;제 1 측벽중 일부가 제거되어 노출된 베이스영역의 절연층 측면에 제 2 측벽을 형성한 후 베이스영역의 제 2 에피층에 제 2 폴리실리콘층을 형성하는 공정과,전면에 메탈을 증착하여 각 전극을 패터닝하는 공정을 포함하여 이루어지는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 1 항에 있어서,상기 제 1 에피층은 상기 산화막의 높이까지 형성하고 제 2 에피층은 플로팅 폴리 베이스의 높이까지 형성하는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 1 항에 있어서,상기 베이스영역의 제 2 에피층에는 P도전형의 불순물을 주입하고 콜렉터영역의 제 2 에피층에는 N도전형의 불순물을 주입하는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 1 항에 있어서,산화막을 형성하는 공정은 매몰층이 형성된 반도체기판 전면에 제 1 절연층을 형성하고 제 1 절연층상에 제 2 절연층을 차례로 형성하는 공정과,상기 제 2, 제 1 절연층을 선택적으로 제거하여 산화막 형성영역을 정의하는 공정과,상기 산화막 형성영역에 필드이온을 주입한 후 활성화시켜 산화막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 1 항에 있어서,상기 플로팅 폴리 베이스를 형성하는 공정은 상기 산화막이 형성된 반도체기판의 제 2 절연층을 제거하는 공정과,상기 산화막을 포함한 전면에 제 1 폴리실리콘층을 형성하는 공정과,상기 제 1 폴리실리콘층상에 포토레지스트를 도포한 후 노광 및 현상공정으로 패터닝하는 공정과,패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 제 1 폴리실리콘층을 선택적으로 제거하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 1 항에 있어서,상기 반도체기판과 매몰층은 서로 반대도전형인 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 1 항에 있어서,상기 제 1 에피층은 매몰층을 시드(Seed)로 하여 에피택셜 성장시키고 제 2 에피층은 제 1 에피층을 시드로 하여 성장시키는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 1 항에 있어서,상기 제 2 폴리실리콘층은 불순물이 도핑된 실리콘층인 것을 특징으로 하는 바이폴라소자 제조방법.
- 매몰층이 형성된 반도체기판상에 제 1, 제 2 절연층을 차례로 형성한 후 선택산화 패턴을 형성하는 공정;선택산화 패턴을 이용하여 반도체기판에 산화막을 형성하는 공정;상기 선택산화 패턴중 제 2 절연층을 제거한 후 전면에 제 1 폴리실리콘층을 형성하고 패터닝하여 플로팅 폴리 베이스를 형성하는 공정;플로팅 폴리 베이스를 포함한 전면에 제 3 절연층을 형성한 후 상기 산화막 사이의 매몰층이 노출되도록 제 3 절연층 및 플로팅 폴리 베이스를 식각하여 베이스역과 콜렉터영역을 정의하는 공정;베이스 및 콜렉터영역의 산화막, 제 3 절연층과 플로팅 폴리 베이스의 측면에 제 1 측벽을 형성하는 공정;노출된 매몰층을 시드로하여 제 1 에피층을 형성하는 공정;상기 제 1 에피층 상측의 측벽을 제거한 후 제 1 에피층상에 제 2 에피층을 형성하는 공정;제 2 에피층상에 제 4 절연층을 형성한 후 베이스영역과 콜렉터영역에 서로다른 불순물을 주입하는 공정;상기 제 2 에피층상의 제 3 절연층의 측면에 제 2 측벽을 형성한 후 제 2 측벽을 마스크로하여 제 4 절연층을 식각하는 공정;전면에 제 2 폴리실리콘층을 형성한 후 베이스영역에만 남도록 패터닝하는 공정;상기 제 3 절연층을 선택적으로 제거하여 플로팅 폴리 베이스를 노출시키고킨 후 전면에 메탈을 증착한 후 패터닝하여 전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,제 1 절연층은 실리콘산화막이고 제 2 절연층은 실리콘질화막인 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,상기 베이스영역에 주입되는 불순물은 P도전형이고 콜렉터영역에 주입되는 불순물은 N도전형인 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,상기 제 2 폴리실리콘층은 불순물이 도핑된 도프트 폴리실리콘층인 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,상기 제 1 측벽은 제 1 에피층 성장시 플로팅 폴리 베이스로부터의 성장을 블로킹(blocking)하는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,상기 베이스영역의 제 1 에피층은 N도전형이고 제 2 에피층은 P도전형인 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,상기 콜렉터영역의 제 1, 제 2 에피층은 N도전형인 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,상기 제 1 에피층은 산화막의 높이까지 성장시키고 제 2 에피층은 플로팅 폴리 베이스의 높이까지 성장시키는 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,상기 반도체기판은 P도전형이고 매몰층은 N도전형인 것을 특징으로 하는 바이폴라소자 제조방법.
- 제 9 항에 있어서,상기 산화막은 선택산화막 형성방법(LOCOS)으로 형성하는 것을 특징으로 하는 바이폴라소자 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013206A KR100215841B1 (ko) | 1997-04-10 | 1997-04-10 | 바이폴라소자 제조방법 |
| TW086111863A TW337598B (en) | 1997-04-10 | 1997-08-19 | Method of fabricating bipolar transistors |
| JP9327733A JP3002964B2 (ja) | 1997-04-10 | 1997-11-28 | バイポーラ半導体装置の製造方法 |
| US09/017,486 US6060365A (en) | 1997-04-10 | 1998-02-02 | Method for fabricating a bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013206A KR100215841B1 (ko) | 1997-04-10 | 1997-04-10 | 바이폴라소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980076484A true KR19980076484A (ko) | 1998-11-16 |
| KR100215841B1 KR100215841B1 (ko) | 1999-08-16 |
Family
ID=19502401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970013206A KR100215841B1 (ko) | 1997-04-10 | 1997-04-10 | 바이폴라소자 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6060365A (ko) |
| JP (1) | JP3002964B2 (ko) |
| KR (1) | KR100215841B1 (ko) |
| TW (1) | TW337598B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313940B1 (ko) * | 1999-04-02 | 2001-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
| KR100286349B1 (ko) | 1999-04-19 | 2001-03-15 | 김영환 | 반도체 소자의 제조방법 |
| US6847061B2 (en) * | 2003-04-03 | 2005-01-25 | Taiwan Semiconductor Manufacturing Co. | Elimination of implant damage during manufacture of HBT |
| US7888745B2 (en) * | 2006-06-21 | 2011-02-15 | International Business Machines Corporation | Bipolar transistor with dual shallow trench isolation and low base resistance |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
| US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
| JPS62290173A (ja) * | 1986-06-09 | 1987-12-17 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| US4851362A (en) * | 1987-08-25 | 1989-07-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
| US5024957A (en) * | 1989-02-13 | 1991-06-18 | International Business Machines Corporation | Method of fabricating a bipolar transistor with ultra-thin epitaxial base |
| DE58909837D1 (de) * | 1989-09-22 | 1998-09-17 | Siemens Ag | Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität |
| EP0809279B1 (de) * | 1991-09-23 | 2003-02-19 | Infineon Technologies AG | Verfahren zur Herstellung eines MOS-Transistors |
| JP2551353B2 (ja) * | 1993-10-07 | 1996-11-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2606141B2 (ja) * | 1994-06-16 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| DE69427913T2 (de) * | 1994-10-28 | 2002-04-04 | Cons Ric Microelettronica | Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung |
-
1997
- 1997-04-10 KR KR1019970013206A patent/KR100215841B1/ko not_active IP Right Cessation
- 1997-08-19 TW TW086111863A patent/TW337598B/zh not_active IP Right Cessation
- 1997-11-28 JP JP9327733A patent/JP3002964B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-02 US US09/017,486 patent/US6060365A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10289912A (ja) | 1998-10-27 |
| KR100215841B1 (ko) | 1999-08-16 |
| TW337598B (en) | 1998-08-01 |
| US6060365A (en) | 2000-05-09 |
| JP3002964B2 (ja) | 2000-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04334030A (ja) | 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法 | |
| KR100215841B1 (ko) | 바이폴라소자 제조방법 | |
| JPH0997799A (ja) | バイポーラ半導体装置及びその製造方法 | |
| KR930004125B1 (ko) | 반도체장치의 소자 분리방법 | |
| US5593928A (en) | Method of making a semiconductor device having floating source and drain regions | |
| KR100249168B1 (ko) | 반도체소자 제조방법 | |
| KR100281890B1 (ko) | 실리콘-온-인슐레이터 소자의 제조방법 및 그 구조 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| KR0140444B1 (ko) | 바이폴라 소자 제조방법 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0124634B1 (ko) | 반도체소자의 분리층 제조방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR20030054746A (ko) | 반도체 소자 형성 방법 | |
| KR100223795B1 (ko) | 반도체소자제조방법 | |
| KR100313940B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100234718B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100286349B1 (ko) | 반도체 소자의 제조방법 | |
| KR0167890B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR940011803B1 (ko) | 디램셀의 제조방법 | |
| KR100268867B1 (ko) | 반도체소자및그의제조방법 | |
| KR0141953B1 (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| KR950010878B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR950000853B1 (ko) | 반도체소자 제조방법 | |
| KR960002778B1 (ko) | 디램셀의 제조방법 | |
| KR0132507B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 18 |
|
| EXPY | Expiration of term |