KR100209765B1 - 바이모스 제조방법 - Google Patents
바이모스 제조방법 Download PDFInfo
- Publication number
- KR100209765B1 KR100209765B1 KR1019910009641A KR910009641A KR100209765B1 KR 100209765 B1 KR100209765 B1 KR 100209765B1 KR 1019910009641 A KR1019910009641 A KR 1019910009641A KR 910009641 A KR910009641 A KR 910009641A KR 100209765 B1 KR100209765 B1 KR 100209765B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- layer
- buried layer
- oxide layer
- active region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
실리콘기판상에 산화층을 성장시켜 선택적인 식각을 위해 질화막을 덮은후 액티브영역의 질화막을 제거하여 산화층을 소정의 부분까지 식각하고, 폴리실리콘을 도포한 다음, 바이폴라 트랜지스터가 만들어진 부분의 폴리실리콘은 소정의 두께까지 식각한다.
이 부분에 불순물을 이온 주입하여 매몰층을 형성시킨 뒤, 매몰층위에 다시 폴리실리콘을 도포하여 폴리실리콘 전체를 활성화시키고 단결정화하여 액티브 영역을 형성한다.
이 액티브 영역에 바이폴라 트랜지스터와 MOS를 형성한다.
Description
제1도(a)-(f)는 본 발명의 실시예에 따른 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 산화층
3 : 질화막 4,5 : 폴리실리콘
본 발명은 바이모스(Bi-MOS)의 제조방법에 관한 것으로 특히 소자간의 격리특성과 집적도 향상에 적당하도록 한 것이다.
종래의 바이모스 구성은 확산공정에 의한 불순물로 소자간을 격리시키고, 고농도 불순물의 이온 주입 및 확산으로된 매몰층위에 에피택시층을 성장시켰다.
그러나 이와같은 종래의 바이모스의 구성에 있어서는 소자 격리가 완전하게 이루어지지 못하고 수평확산에 의한 잠식과 에피택시 성장시 매몰층이 확산되어 초고집적 반도체 제조에 어려움이 있다.
본 발명은 이와같은 문제점들을 해결하기 위한 것으로 본 발명의 목적은 트랜치를 이용 산화층으로 소자를 격리시키고 폴리실리콘으로 바이폴라 트랜지스터의 매몰층을 구성하는 바이모스 제조방법에 있다.
이하, 본 발명을 첨부된 도면에 의하여 상세히 설명한다.
제1도(a)-(f)는 본 발명의 실시예에 따른 제조공정도로써, 우선, 제1도(a)에 도시한 바와같이 실리콘기판(1)상에 산화층(2)을 성장시키고 선택적으로 사진 식각하기 위해 질화막(3)을 덮은후 제1도(b)와 같이 액티브 영역의 질화막(3)을 제거하여 산화층(2)의 소정의 부분까지 사진 식각한다.
그리고 제1도(c)와 같이 질화막(3)을 제거하고 폴리실리콘(4)을 도포한후, 에치백 공정에 의해 표면을 평탄화시킨다.
또한 제1도(d)와 같이 포토레지스트(P/R)를 이용하여 바이폴라 트랜지스터가 만들어지는 부분의 폴리실리콘(4)을 소정의 두께까지 식각하고 불순물(n+)을 이온 주입하여 매몰층을 형성한 다음 활성화 시킨다.
그다음, 제1도(e)와 같이 매몰층위에 폴리실리콘(5)을 도포하고 단결정화하여 에피택시층을 형성시킨다.
이후, 제1도(f)와 같이 액티브 영역인 트랜지스터와 모스 부분에 통상의 이온 주입 공정에 의해 각각의 소자 영역을 형성한다.
이상에서 설명한 바와같이 본 발명은 소자 격리를 산화층(2)으로 하여 종래의 수평확산에 의해 잠식을 막고, 매몰층을 폴리실리콘에 불순물을 이온 주입하여 형성함으로 종래의 에피택시층 성장시 매몰층의 확산을 막을수 있어 더욱 완벽한 소자 격리와 집적도를 향상시킬 수 있으며 실리콘기판(1)과 소자사이에 산화층(2)이 형성되어 있어 회로의 전류 누설을 방지할 수 있는 효과가 있다.
Claims (1)
- 활성영역에 형성되는 다수개의 트렌치를 갖는 산화층을 기판상에 형성하는 공정과, 상기 산화층상에 폴리실리콘을 형성하는 공정과, 상기 폴리실리콘을 평탄화하여 상기 각 트렌치를 폴리실리콘으로 매립하는 공정과, 상기 바이폴라 트랜지스터가 형성될 트렌치의 폴리실리콘을 선택 식각하여 매몰층을 형성하는 공정과, 상기 매몰층에 도전형 불순물 이온을 주입하는 공정과, 상기 매몰층상에 에피택셜층을 형성하는 공정과, 상기 매몰층이 형성된 트렌치에 바이폴라 트랜지스터를 형성하고 그 외의 트렌치에 모스를 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 바이모스 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009641A KR100209765B1 (ko) | 1991-06-12 | 1991-06-12 | 바이모스 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009641A KR100209765B1 (ko) | 1991-06-12 | 1991-06-12 | 바이모스 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001353A KR930001353A (ko) | 1993-01-16 |
| KR100209765B1 true KR100209765B1 (ko) | 1999-07-15 |
Family
ID=19315666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910009641A KR100209765B1 (ko) | 1991-06-12 | 1991-06-12 | 바이모스 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209765B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10317151B4 (de) * | 2002-04-12 | 2011-08-11 | Qimonda AG, 81739 | Ätzprozess zum Einsenken von Polysilizium in Grabenstrukturen einer DRAM-Speicherzelle |
-
1991
- 1991-06-12 KR KR1019910009641A patent/KR100209765B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10317151B4 (de) * | 2002-04-12 | 2011-08-11 | Qimonda AG, 81739 | Ätzprozess zum Einsenken von Polysilizium in Grabenstrukturen einer DRAM-Speicherzelle |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001353A (ko) | 1993-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100440508B1 (ko) | 집적cmos회로장치및그제조방법 | |
| KR100537419B1 (ko) | 집적 회로, 이의 소자 및 제조 방법 | |
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| JP2617177B2 (ja) | 集積回路のアイソレーシヨン構造およびその形成方法 | |
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| EP0118102B1 (en) | Method for manufacturing a semiconductor device | |
| EP0045848A1 (en) | Planar semiconductor integrated circuits including improved bipolar transistor structures and method of fabricating such circuits | |
| GB2148593A (en) | Process for manufacturing the isolating regions of a semiconductor integrated circuit device | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| US4583282A (en) | Process for self-aligned buried layer, field guard, and isolation | |
| US5593928A (en) | Method of making a semiconductor device having floating source and drain regions | |
| KR100215841B1 (ko) | 바이폴라소자 제조방법 | |
| JPH01199447A (ja) | 感光性記録材料の処理方法 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| KR100216510B1 (ko) | 트렌치를 이용한 바이폴라 트랜지스터의 컬렉터 형성방법 | |
| EP0236811A2 (en) | Method of manufacturing semiconductor device | |
| KR100223921B1 (ko) | 반도체 소자의 제조방법 | |
| KR100188093B1 (ko) | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| JP2763105B2 (ja) | 半導体装置の製造方法 | |
| KR910008978B1 (ko) | 반도체 장치의 제조방법 | |
| KR0124634B1 (ko) | 반도체소자의 분리층 제조방법 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| KR950010878B1 (ko) | 바이폴라 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090406 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |