JPH0997799A - バイポーラ半導体装置及びその製造方法 - Google Patents
バイポーラ半導体装置及びその製造方法Info
- Publication number
- JPH0997799A JPH0997799A JP8010314A JP1031496A JPH0997799A JP H0997799 A JPH0997799 A JP H0997799A JP 8010314 A JP8010314 A JP 8010314A JP 1031496 A JP1031496 A JP 1031496A JP H0997799 A JPH0997799 A JP H0997799A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- polysilicon film
- semiconductor device
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 134
- 229920005591 polysilicon Polymers 0.000 claims abstract description 134
- 125000006850 spacer group Chemical group 0.000 claims abstract description 85
- 239000012535 impurity Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 150000002500 ions Chemical class 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000012670 alkaline solution Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000000243 solution Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 1
- 238000001312 dry etching Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Abstract
(57)【要約】 （修正有）
【課題】 バイポーラ半導体素子の高速特性を改善す
る。 【解決手段】 半導体基板３０上に、酸化膜３２とポリ
シリコン膜３４とを順次設け、この上に酸化膜３６を設
け、この側壁にスペーサ３８を設け膜３４上に酸化膜４
０を設け、これを通して膜３４内に不純物イオンを注入
してベース電極を設ける次に膜３４を選択的に除去して
ベースコンタクトホール４２を穿設し、膜４０と膜３６
と，膜３２を除去しこの間に残っている膜３４ａを除去
し残っている膜３４の側壁にスペーサ４４を設け、熱酸
化により所定厚さの酸化膜４６膜３４ｂとスペーサ４４
の上方に設けて、その下方にベースコンタクト用不純物
領域４８を設ける。
る。 【解決手段】 半導体基板３０上に、酸化膜３２とポリ
シリコン膜３４とを順次設け、この上に酸化膜３６を設
け、この側壁にスペーサ３８を設け膜３４上に酸化膜４
０を設け、これを通して膜３４内に不純物イオンを注入
してベース電極を設ける次に膜３４を選択的に除去して
ベースコンタクトホール４２を穿設し、膜４０と膜３６
と，膜３２を除去しこの間に残っている膜３４ａを除去
し残っている膜３４の側壁にスペーサ４４を設け、熱酸
化により所定厚さの酸化膜４６膜３４ｂとスペーサ４４
の上方に設けて、その下方にベースコンタクト用不純物
領域４８を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造に
関し、より詳しくはバイポーラ型の半導体装置及びその
製造方法に関する。
関し、より詳しくはバイポーラ型の半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】半導体装置において、とりわけ、バイポ
ーラ半導体装置においては集積度及び速度特性は極めて
重要な要素として作用する。また、バイポーラ半導体装
置のサイズを小さくしながら信頼性を向上させるための
工夫も活発に進行されてきている。
ーラ半導体装置においては集積度及び速度特性は極めて
重要な要素として作用する。また、バイポーラ半導体装
置のサイズを小さくしながら信頼性を向上させるための
工夫も活発に進行されてきている。
【０００３】特に、速度特性及び集積度の向上のために
開発されたダブルポリシリコンの自己整合されたエミッ
タ−ベース構造を有する半導体装置は、寄生接合容量と
寄生抵抗の成分とが減少される効果を奏する。しかし、
このような構造を有する半導体装置の製造において、微
細パターンと浅い接合（shallow junction）とを設ける
ためには側壁スペーサ（side-wall spacer）の形成技術
が必然的に伴うことになる。側壁スペーサの形成技術
は、ちなみにＲＩＥ（reactive ion etching）などの乾
式エッチングを用いることになるが、この際上記乾式エ
ッチングにより素子の表面（つまり、半導体基板の表
面）が損傷される問題点が起こる。
開発されたダブルポリシリコンの自己整合されたエミッ
タ−ベース構造を有する半導体装置は、寄生接合容量と
寄生抵抗の成分とが減少される効果を奏する。しかし、
このような構造を有する半導体装置の製造において、微
細パターンと浅い接合（shallow junction）とを設ける
ためには側壁スペーサ（side-wall spacer）の形成技術
が必然的に伴うことになる。側壁スペーサの形成技術
は、ちなみにＲＩＥ（reactive ion etching）などの乾
式エッチングを用いることになるが、この際上記乾式エ
ッチングにより素子の表面（つまり、半導体基板の表
面）が損傷される問題点が起こる。
【０００４】従来の製造方法により製造されたバイポー
ラ型エミッタ−ベース構造を有する半導体装置が図５に
示されている。
ラ型エミッタ−ベース構造を有する半導体装置が図５に
示されている。
【０００５】図５に示したように、上記従来の半導体装
置は、コレクタ電極として使用される埋込み層１１を有
する半導体基板１０上に活性領域（an active region）
とフィールド領域（a field region）とが区切られてい
て、次いでベース電極用ポリシリコン膜１４をその上に
形成してから、ＬＯＣＯＳ（local oxidation of silic
on）法により前記フィールド領域を酸化させてフィール
ド酸化膜１３が形成されている。更に、上記従来の半導
体装置は、フォト／エッチングでエミッタ領域を設けた
のち、イオン注入によりベースコンタクト領域１７を形
成し、そして酸化膜スペーサ１６によって上記ベース電
極用ポリシリコン膜１４と、後に形成されるエミッタ電
極用ポリシリコン膜１５との間を電気的に絶縁するよう
にしたのち、熱処理によりベースコンタクト領域１７を
設ける工程により製造される。
置は、コレクタ電極として使用される埋込み層１１を有
する半導体基板１０上に活性領域（an active region）
とフィールド領域（a field region）とが区切られてい
て、次いでベース電極用ポリシリコン膜１４をその上に
形成してから、ＬＯＣＯＳ（local oxidation of silic
on）法により前記フィールド領域を酸化させてフィール
ド酸化膜１３が形成されている。更に、上記従来の半導
体装置は、フォト／エッチングでエミッタ領域を設けた
のち、イオン注入によりベースコンタクト領域１７を形
成し、そして酸化膜スペーサ１６によって上記ベース電
極用ポリシリコン膜１４と、後に形成されるエミッタ電
極用ポリシリコン膜１５との間を電気的に絶縁するよう
にしたのち、熱処理によりベースコンタクト領域１７を
設ける工程により製造される。
【０００６】
【発明が解決しようとする課題】しかし、上述した従来
の方法においては、上記ベースコンタクト領域１７を形
成するため、その領域上に設けられたベース電極用ポリ
シリコン膜１４を選択的にエッチングする時、半導体基
板の表面（すなわち、活性領域の基板表面）が損傷され
る問題点を避けることができないようになる。このよう
な基板表面の損傷が素子特性の劣化を招くことは、既に
この技術分野では明らかなことである。
の方法においては、上記ベースコンタクト領域１７を形
成するため、その領域上に設けられたベース電極用ポリ
シリコン膜１４を選択的にエッチングする時、半導体基
板の表面（すなわち、活性領域の基板表面）が損傷され
る問題点を避けることができないようになる。このよう
な基板表面の損傷が素子特性の劣化を招くことは、既に
この技術分野では明らかなことである。
【０００７】さらに、上述した従来の方法においては、
エミッタ電極とベース電極とを分離するための酸化膜ス
ペーサ１６がＲＩＥ法等の乾式エッチングにより設けら
れるので、上記基板表面の損傷はもっと深刻になる。
エミッタ電極とベース電極とを分離するための酸化膜ス
ペーサ１６がＲＩＥ法等の乾式エッチングにより設けら
れるので、上記基板表面の損傷はもっと深刻になる。
【０００８】図６は図５の半導体装置の一部の構造を拡
大した断面図である。図６に示されたように、ベース電
極用ポリシリコン膜１４とベースコンタクト領域１７が
直接接触する外部ベースコンタクトの幅（Ｗｃ）はフォ
ト／エッチングにより調節され、またフィールド酸化膜
１３のバーズビーク（Bird's Beak ）に依存するため、
その幅（Ｗｃ）を精密に調節しにくいものであった。
大した断面図である。図６に示されたように、ベース電
極用ポリシリコン膜１４とベースコンタクト領域１７が
直接接触する外部ベースコンタクトの幅（Ｗｃ）はフォ
ト／エッチングにより調節され、またフィールド酸化膜
１３のバーズビーク（Bird's Beak ）に依存するため、
その幅（Ｗｃ）を精密に調節しにくいものであった。
【０００９】したがって、本発明は上述の問題点を解消
するために提案されたものであり、ベースコンタクトを
形成するための不純物領域の幅が、ベース電極の一部と
して使用されるドープされたポリシリコン膜より構成さ
れた、側壁スペーサの幅により決定されることにして、
上記不純物領域のサイズを最小化させて、接合容量の減
少による素子の高速動作の特性が向上することができる
バイポーラ型の半導体装置の製造方法を提供することに
目的がある。
するために提案されたものであり、ベースコンタクトを
形成するための不純物領域の幅が、ベース電極の一部と
して使用されるドープされたポリシリコン膜より構成さ
れた、側壁スペーサの幅により決定されることにして、
上記不純物領域のサイズを最小化させて、接合容量の減
少による素子の高速動作の特性が向上することができる
バイポーラ型の半導体装置の製造方法を提供することに
目的がある。
【００１０】この発明の他の目的は、エミッタ電極とベ
ース電極を自己整合的に形成して、安価な装置を利用し
て製造できるバイポーラ型の半導体装置の製造方法を提
供することにある。
ース電極を自己整合的に形成して、安価な装置を利用し
て製造できるバイポーラ型の半導体装置の製造方法を提
供することにある。
【００１１】また、この発明のもう一つの目的は、エミ
ッタとベース領域上に設けられている酸化膜によりベー
スコンタクトホールの形成時に実行される異方性乾性エ
ッチングによって発生する素子形成領域の基板表面が損
傷されないようにして、素子形成領域の基板表面の損傷
を防止することができるバイポーラ型の半導体装置の製
造方法を提供することにある。
ッタとベース領域上に設けられている酸化膜によりベー
スコンタクトホールの形成時に実行される異方性乾性エ
ッチングによって発生する素子形成領域の基板表面が損
傷されないようにして、素子形成領域の基板表面の損傷
を防止することができるバイポーラ型の半導体装置の製
造方法を提供することにある。
【００１２】この発明の別の目的は、エミッタコンタク
ト用不純物領域を設ける工程において、この不純物領域
上にある酸化膜を除去する時、湿式エッチングを用いる
ことができて、基板表面が損傷されないようにして素子
特性の劣化を防止することができるバイポーラ型の半導
体装置の製造方法を提供することにある。
ト用不純物領域を設ける工程において、この不純物領域
上にある酸化膜を除去する時、湿式エッチングを用いる
ことができて、基板表面が損傷されないようにして素子
特性の劣化を防止することができるバイポーラ型の半導
体装置の製造方法を提供することにある。
【００１３】また、この発明のさらに別の目的は、エミ
ッタとベース領域上に設けられている酸化膜によりベー
スコンタクトホールの形成の際、素子形成領域の基板表
面の損傷を防止することができるバイポーラ型の半導体
装置の製造方法を提供することにある。
ッタとベース領域上に設けられている酸化膜によりベー
スコンタクトホールの形成の際、素子形成領域の基板表
面の損傷を防止することができるバイポーラ型の半導体
装置の製造方法を提供することにある。
【００１４】また、この発明の別の目的は、エミッタコ
ンタクト用不純物領域を設ける工程において、この不純
物領域上にある酸化膜を除去する時、窒化膜スペーサを
用いた湿式エッチングを利用することができて、基板表
面が損傷されなく、そして、これによって素子特性の劣
化を防止することができるバイポーラ型の半導体装置の
製造方法を提供することにその目的がある。
ンタクト用不純物領域を設ける工程において、この不純
物領域上にある酸化膜を除去する時、窒化膜スペーサを
用いた湿式エッチングを利用することができて、基板表
面が損傷されなく、そして、これによって素子特性の劣
化を防止することができるバイポーラ型の半導体装置の
製造方法を提供することにその目的がある。
【００１５】
【課題を解決するための手段】前述の目的を達成するた
めの請求項１記載の第１の発明によるバイポーラ型の半
導体装置の製造方法は、半導体基板上に第１の酸化膜と
ポリシリコン膜とを順次設ける工程と、上記ポリシリコ
ン膜上に所定パターンの第２の酸化膜を設ける工程と、
上記第２の酸化膜の側壁に第１の側壁スペーサを設ける
工程と、前記ポリシリコン膜上に第３の酸化膜を設ける
工程と、前記第３の酸化膜を通して前記ポリシリコン膜
内に選択的に不純物イオンを注入して、ドープされたポ
リシリコン膜とドープされなかったポリシリコン膜とを
設ける工程と、上記第１の側壁スペーサを除去し上記第
３の酸化膜と上記第２の酸化膜とをマスクとして使用し
て、露出された前記ポリシリコン膜を選択的に除去して
溝を穿設する工程と、上記ポリシリコン膜の表面上にあ
る前記第３の酸化膜，上記第２の酸化膜，そして前記溝
の中に露出された第１の酸化膜を除去する工程と、前記
溝の間に残っている酸化膜上にある前記ドープされなか
ったポリシリコン膜を除去する工程と、前記残っている
ポリシリコン膜の側壁に第２の側壁スペーサを設ける工
程と、熱酸化により所定厚さを有する第４の酸化膜を前
記ドープされたポリシリコン膜と前記第２の側壁スペー
サとの上に形成し、前記熱酸化と共に前記第２の側壁ス
ペーサの下方にベースコンタクト用不純物領域を形成す
る工程と、上記第２の側壁スペーサに対応して設けられ
た上記第４の酸化膜の側壁に第３の側壁スペーサを設け
る工程と、イオン注入を施して真性ベース領域を形成す
る工程と、上記第３の側壁スペーサをマスクとして使用
して上記第１の酸化膜を選択的に除去してエミッタコン
タクトホールを穿設する工程と、ポリシリコンを前記エ
ミッタコンタクトホール内に充填してエミッタ電極を設
ける工程と、熱処理を行って前記エミッタ電極用ポリシ
リコン膜からのイオン拡散によりエミッタコンタクト用
不純物領域を設ける工程とを有することを要旨とする。
めの請求項１記載の第１の発明によるバイポーラ型の半
導体装置の製造方法は、半導体基板上に第１の酸化膜と
ポリシリコン膜とを順次設ける工程と、上記ポリシリコ
ン膜上に所定パターンの第２の酸化膜を設ける工程と、
上記第２の酸化膜の側壁に第１の側壁スペーサを設ける
工程と、前記ポリシリコン膜上に第３の酸化膜を設ける
工程と、前記第３の酸化膜を通して前記ポリシリコン膜
内に選択的に不純物イオンを注入して、ドープされたポ
リシリコン膜とドープされなかったポリシリコン膜とを
設ける工程と、上記第１の側壁スペーサを除去し上記第
３の酸化膜と上記第２の酸化膜とをマスクとして使用し
て、露出された前記ポリシリコン膜を選択的に除去して
溝を穿設する工程と、上記ポリシリコン膜の表面上にあ
る前記第３の酸化膜，上記第２の酸化膜，そして前記溝
の中に露出された第１の酸化膜を除去する工程と、前記
溝の間に残っている酸化膜上にある前記ドープされなか
ったポリシリコン膜を除去する工程と、前記残っている
ポリシリコン膜の側壁に第２の側壁スペーサを設ける工
程と、熱酸化により所定厚さを有する第４の酸化膜を前
記ドープされたポリシリコン膜と前記第２の側壁スペー
サとの上に形成し、前記熱酸化と共に前記第２の側壁ス
ペーサの下方にベースコンタクト用不純物領域を形成す
る工程と、上記第２の側壁スペーサに対応して設けられ
た上記第４の酸化膜の側壁に第３の側壁スペーサを設け
る工程と、イオン注入を施して真性ベース領域を形成す
る工程と、上記第３の側壁スペーサをマスクとして使用
して上記第１の酸化膜を選択的に除去してエミッタコン
タクトホールを穿設する工程と、ポリシリコンを前記エ
ミッタコンタクトホール内に充填してエミッタ電極を設
ける工程と、熱処理を行って前記エミッタ電極用ポリシ
リコン膜からのイオン拡散によりエミッタコンタクト用
不純物領域を設ける工程とを有することを要旨とする。
【００１６】請求項２記載の第２の発明は、前記ドープ
されなかったポリシリコン膜の除去工程は、アルカリ系
溶液で除去する工程を有することを要旨とする。
されなかったポリシリコン膜の除去工程は、アルカリ系
溶液で除去する工程を有することを要旨とする。
【００１７】請求項３記載の第３の発明は、上記第２の
酸化膜は、前記ポリシリコン膜上にＣＶＤ（Chemical v
apor deposition)法により蒸着された酸化膜であること
を要旨とする。
酸化膜は、前記ポリシリコン膜上にＣＶＤ（Chemical v
apor deposition)法により蒸着された酸化膜であること
を要旨とする。
【００１８】請求項４記載の第４の発明は、上記第１の
側壁スペーサの形成工程は、前記第２の酸化膜を包みな
がら上記ポリシリコン膜上に絶縁膜を設ける工程と、異
方性エッチングにより前記第２の酸化膜の側壁にのみ上
記絶縁膜が残るようにする工程とを有することを要旨と
する。
側壁スペーサの形成工程は、前記第２の酸化膜を包みな
がら上記ポリシリコン膜上に絶縁膜を設ける工程と、異
方性エッチングにより前記第２の酸化膜の側壁にのみ上
記絶縁膜が残るようにする工程とを有することを要旨と
する。
【００１９】請求項５記載の第５の発明は、前記第１の
側壁スペーサ３８は、窒化膜からなることを要旨とす
る。
側壁スペーサ３８は、窒化膜からなることを要旨とす
る。
【００２０】請求項６記載の第６の発明は、上記第３の
酸化膜の形成工程は、熱酸化(thermal oxidation）によ
り形成された熱酸化膜であることを要旨とする。
酸化膜の形成工程は、熱酸化(thermal oxidation）によ
り形成された熱酸化膜であることを要旨とする。
【００２１】請求項７記載の第７の発明は、前記ベース
電極を形成するイオン注入工程は、上記第２の酸化膜を
介して不純物イオンが前記ポリシリコン膜内に注入され
ないように設定されたイオン注入条件のもとで実行され
ることを要旨とする。
電極を形成するイオン注入工程は、上記第２の酸化膜を
介して不純物イオンが前記ポリシリコン膜内に注入され
ないように設定されたイオン注入条件のもとで実行され
ることを要旨とする。
【００２２】請求項８記載の第８の発明は、上記溝を設
けるために、上記ポリシリコン膜を選択的に除去する工
程は、異方性エッチングにより実行されることを要旨と
する。
けるために、上記ポリシリコン膜を選択的に除去する工
程は、異方性エッチングにより実行されることを要旨と
する。
【００２３】請求項９記載の第９の発明は、上記第２の
側壁スペーサは、ベース電極の一部として使用されるポ
リシリコン膜であることを要旨とする。
側壁スペーサは、ベース電極の一部として使用されるポ
リシリコン膜であることを要旨とする。
【００２４】請求項１０記載の第１０の発明は、前記第
２の側壁スペーサは第１の導電型のポリシリコン膜であ
ることを要旨とする。
２の側壁スペーサは第１の導電型のポリシリコン膜であ
ることを要旨とする。
【００２５】請求項１１記載の第１１の発明は、前記ポ
リシリコン膜と前記第２の側壁スペーサがベース電極を
設けることを要旨とする。
リシリコン膜と前記第２の側壁スペーサがベース電極を
設けることを要旨とする。
【００２６】請求項１２記載の第１２の発明は、前記ベ
ースコンタクト用不純物領域は、上記第１の導電型とは
異なる第２の導電型の不純物イオンが注入されたもので
あることを要旨とする。
ースコンタクト用不純物領域は、上記第１の導電型とは
異なる第２の導電型の不純物イオンが注入されたもので
あることを要旨とする。
【００２７】請求項１３記載の第１３の発明は、上記真
性ベース用不純物領域は、上記第２の導電型の不純物イ
オンが注入されたものであることを要旨とする。
性ベース用不純物領域は、上記第２の導電型の不純物イ
オンが注入されたものであることを要旨とする。
【００２８】請求項１４記載の第１４の発明は、前記第
３の側壁スペーサは窒化膜であることを要旨とする。
３の側壁スペーサは窒化膜であることを要旨とする。
【００２９】請求項１５記載の第１５の発明は、上記第
１の酸化膜を選択的に除去する工程は、上記第３の側壁
スペーサを用いて湿式エッチングにより実行されること
を要旨とする。
１の酸化膜を選択的に除去する工程は、上記第３の側壁
スペーサを用いて湿式エッチングにより実行されること
を要旨とする。
【００３０】請求項１６記載の第１６の発明は、上記エ
ミッタ電極の形成工程は、ポリシリコン膜の形成段階
と、このポリシリコン膜の導電性を有するようにするた
めの不純物注入段階とを含むことを要旨とする。
ミッタ電極の形成工程は、ポリシリコン膜の形成段階
と、このポリシリコン膜の導電性を有するようにするた
めの不純物注入段階とを含むことを要旨とする。
【００３１】請求項１７記載の第１７の発明は、上記ア
ルカリ系統溶液はＫＯＨ溶液であることを要旨とする。
ルカリ系統溶液はＫＯＨ溶液であることを要旨とする。
【００３２】請求項１８記載の第１８の発明は、この発
明によるバイポーラ型の半導体装置の製造方法におい
て、半導体基板上に、第１の酸化膜とポリシリコン膜と
を順次設ける工程と、前記ポリシリコン膜上に所定パタ
ーンの第２の酸化膜を設ける工程と、前記第２の酸化膜
の側壁に第１の側壁スペーサを設ける工程と、前記ポリ
シリコン膜上に第３の酸化膜を設ける工程と、前記第３
の酸化膜を介して前記ポリシリコン膜内に選択的に不純
物イオンを注入して、ドープされたポリシリコン膜とド
ープされなかったポリシリコン膜とを設ける工程と、前
記第１の側壁スペーサを除去し、上記第３の酸化膜と上
記第２の酸化膜とをマスクとして使用して、露出された
上記ポリシリコン膜を選択的に除去して溝を設ける工程
と、前記ポリシリコン膜の表面上にある上記第３の酸化
膜と、上記第２の酸化膜と、そして前記溝の中で露出さ
れた第１の酸化膜とを除去する工程と、前記溝の間に残
っている酸化膜上にある前記ドープされなかったポリシ
リコン膜を除去する工程と、前記残っているポリシリコ
ン膜の側壁に第２の側壁スペーサを設ける工程と、所定
厚さを有する第４の酸化膜を前記ドープされたポリシリ
コン膜と前記第２の側壁スペーサとの上側に設ける工程
と、熱処理により上記第２の側壁スペーサの下方にベー
スコンタクト用不純物領域を設ける工程と、上記第２の
側壁スペーサを設ける工程と、イオン注入を行って真性
ベース領域を設ける工程と、上記第３の側壁スペーサを
マスクとして使用して前記第１の酸化膜を選択的に除去
してエミッタコンタクトホールを設ける工程と、ポリシ
リコンを前記エミッタコンタクトホール内に充填してエ
ミッタ電極を設ける工程、熱処理を施して上記エミッタ
電極用ポリシリコン膜からのイオン拡散によりエミッタ
コンタクト用不純物領域を設ける工程とを含むことを要
旨とする。
明によるバイポーラ型の半導体装置の製造方法におい
て、半導体基板上に、第１の酸化膜とポリシリコン膜と
を順次設ける工程と、前記ポリシリコン膜上に所定パタ
ーンの第２の酸化膜を設ける工程と、前記第２の酸化膜
の側壁に第１の側壁スペーサを設ける工程と、前記ポリ
シリコン膜上に第３の酸化膜を設ける工程と、前記第３
の酸化膜を介して前記ポリシリコン膜内に選択的に不純
物イオンを注入して、ドープされたポリシリコン膜とド
ープされなかったポリシリコン膜とを設ける工程と、前
記第１の側壁スペーサを除去し、上記第３の酸化膜と上
記第２の酸化膜とをマスクとして使用して、露出された
上記ポリシリコン膜を選択的に除去して溝を設ける工程
と、前記ポリシリコン膜の表面上にある上記第３の酸化
膜と、上記第２の酸化膜と、そして前記溝の中で露出さ
れた第１の酸化膜とを除去する工程と、前記溝の間に残
っている酸化膜上にある前記ドープされなかったポリシ
リコン膜を除去する工程と、前記残っているポリシリコ
ン膜の側壁に第２の側壁スペーサを設ける工程と、所定
厚さを有する第４の酸化膜を前記ドープされたポリシリ
コン膜と前記第２の側壁スペーサとの上側に設ける工程
と、熱処理により上記第２の側壁スペーサの下方にベー
スコンタクト用不純物領域を設ける工程と、上記第２の
側壁スペーサを設ける工程と、イオン注入を行って真性
ベース領域を設ける工程と、上記第３の側壁スペーサを
マスクとして使用して前記第１の酸化膜を選択的に除去
してエミッタコンタクトホールを設ける工程と、ポリシ
リコンを前記エミッタコンタクトホール内に充填してエ
ミッタ電極を設ける工程、熱処理を施して上記エミッタ
電極用ポリシリコン膜からのイオン拡散によりエミッタ
コンタクト用不純物領域を設ける工程とを含むことを要
旨とする。
【００３３】本発明に係る製造方法によると、ベースコ
ンタクトを形成するための不純物領域の幅が、ベース電
極の一部として使用されるドープされたポリシリコン膜
からなる側壁スペーサの幅により決定されるので、上記
不純物領域のサイズを最小化することができて、接合容
量が減少される。その結果、バイポーラ半導体素子の高
速特性を改善できる。
ンタクトを形成するための不純物領域の幅が、ベース電
極の一部として使用されるドープされたポリシリコン膜
からなる側壁スペーサの幅により決定されるので、上記
不純物領域のサイズを最小化することができて、接合容
量が減少される。その結果、バイポーラ半導体素子の高
速特性を改善できる。
【００３４】請求項１９記載の第１９の発明によるバイ
ポーラ型の半導体装置は、半導体基板上に設けられたフ
ィールド酸化膜により区切られた活性領域に、第１の導
電型のベースコンタクト領域と該ベースコンタクト領域
上に設けられた第２の導電型のエミッタコンタクト領域
とが設けられているバイポーラ型の半導体装置におい
て、上記活性領域の半導体基板上に設けられていて、そ
して上記フィールド酸化膜と延設されている所定パター
ンの酸化膜と、前記酸化膜を通して上記エミッタコンタ
クト領域上に設けられたエミッタ電極用ポリシリコン膜
と、上記フィールド酸化膜と前記第１の酸化膜の上方に
設けられているベース電極用ポリシリコン膜と、上記酸
化膜を通して前記ベースコンタクト領域上に設けられて
いて、また上記ベース電極用ポリシリコン膜の側壁に設
けられた側壁スペーサと、上記ベース電極と前記エミッ
タ電極を電気的に絶縁させる絶縁膜とを有することを要
旨とする。
ポーラ型の半導体装置は、半導体基板上に設けられたフ
ィールド酸化膜により区切られた活性領域に、第１の導
電型のベースコンタクト領域と該ベースコンタクト領域
上に設けられた第２の導電型のエミッタコンタクト領域
とが設けられているバイポーラ型の半導体装置におい
て、上記活性領域の半導体基板上に設けられていて、そ
して上記フィールド酸化膜と延設されている所定パター
ンの酸化膜と、前記酸化膜を通して上記エミッタコンタ
クト領域上に設けられたエミッタ電極用ポリシリコン膜
と、上記フィールド酸化膜と前記第１の酸化膜の上方に
設けられているベース電極用ポリシリコン膜と、上記酸
化膜を通して前記ベースコンタクト領域上に設けられて
いて、また上記ベース電極用ポリシリコン膜の側壁に設
けられた側壁スペーサと、上記ベース電極と前記エミッ
タ電極を電気的に絶縁させる絶縁膜とを有することを要
旨とする。
【００３５】請求項２０記載の第２０の発明は、前記側
壁スペーサは導電性を有するポリシリコン膜であること
を要旨とする。
壁スペーサは導電性を有するポリシリコン膜であること
を要旨とする。
【００３６】請求項２１記載の第２１の発明は、上記絶
縁膜は酸化膜より形成されていることを要旨とする。
縁膜は酸化膜より形成されていることを要旨とする。
【００３７】請求項２２記載の第２２の発明は、前記絶
縁膜は熱酸化膜と該熱酸化膜の側壁に設けられた側壁窒
化膜とからなることを要旨とする。
縁膜は熱酸化膜と該熱酸化膜の側壁に設けられた側壁窒
化膜とからなることを要旨とする。
【００３８】
【発明の実施の形態】以下、本発明の実施形態を添付図
面の図１（Ａ）から図３（Ｃ）に基づいて詳細に説明す
る。
面の図１（Ａ）から図３（Ｃ）に基づいて詳細に説明す
る。
【００３９】図１（Ａ）及び図１（Ｂ）を参照すると、
シリコン基板である半導体基板３０上に、酸化膜３２と
ポリシリコン膜３４とを順次形成し、このポリシリコン
膜３４上に所定パターンのＣＶＤ（cchemical vapor de
position）酸化膜３６を設ける。この所定パターンのＣ
ＶＤ酸化膜３６は、上記ポリシリコン膜３４上にＣＶＤ
法により蒸着された酸化膜（以下、ＣＶＤ酸化膜と称す
る）をフォト・エッチング方法でパターンニングするこ
とによって設けられるものである。
シリコン基板である半導体基板３０上に、酸化膜３２と
ポリシリコン膜３４とを順次形成し、このポリシリコン
膜３４上に所定パターンのＣＶＤ（cchemical vapor de
position）酸化膜３６を設ける。この所定パターンのＣ
ＶＤ酸化膜３６は、上記ポリシリコン膜３４上にＣＶＤ
法により蒸着された酸化膜（以下、ＣＶＤ酸化膜と称す
る）をフォト・エッチング方法でパターンニングするこ
とによって設けられるものである。
【００４０】次に、図１（Ｃ）に示したように、窒化膜
を上記ＣＶＤ酸化膜３６を含みながら上記ポリシリコン
膜３４上に設けた後、異方性エッチング（anisotropic
etching ）により上記ＣＶＤ酸化膜３６の側壁に窒化膜
からなる側壁スペーサ３８を形成する。このような側壁
スペーサ３８の形成後、続いて熱酸化（thermal oxidat
ion ）により上記ポリシリコン膜３４上に熱酸化膜４０
を成長させ、そして所定のイオン注入条件のもとでイオ
ン注入を行って不純物イオンが上記熱酸化膜４０を通し
て上記ポリシリコン膜３４内に注入される。つまり、上
記不純物イオンはベース電極が形成される部分にのみ注
入されることである。このイオン注入工程において、前
記イオン注入条件は、上記ＣＶＤ酸化膜３６を通して不
純物イオンが注入されないように設定されなければなら
ない。
を上記ＣＶＤ酸化膜３６を含みながら上記ポリシリコン
膜３４上に設けた後、異方性エッチング（anisotropic
etching ）により上記ＣＶＤ酸化膜３６の側壁に窒化膜
からなる側壁スペーサ３８を形成する。このような側壁
スペーサ３８の形成後、続いて熱酸化（thermal oxidat
ion ）により上記ポリシリコン膜３４上に熱酸化膜４０
を成長させ、そして所定のイオン注入条件のもとでイオ
ン注入を行って不純物イオンが上記熱酸化膜４０を通し
て上記ポリシリコン膜３４内に注入される。つまり、上
記不純物イオンはベース電極が形成される部分にのみ注
入されることである。このイオン注入工程において、前
記イオン注入条件は、上記ＣＶＤ酸化膜３６を通して不
純物イオンが注入されないように設定されなければなら
ない。
【００４１】図１（Ｄ）において、前記側壁スペーサ３
８を選択的エッチングにより除去したのち、前記熱酸化
膜４０と前記ＣＶＤ酸化膜３６とをマスクとして使用し
て異方性エッチングで露出された上記ポリシリコン膜３
４を選択的に除去する。その結果、前記側壁スペーサ３
８が除去された部分の図中下方にあるポリシリコン膜が
選択的に除去されて、溝（slot）４２が設けられる。
８を選択的エッチングにより除去したのち、前記熱酸化
膜４０と前記ＣＶＤ酸化膜３６とをマスクとして使用し
て異方性エッチングで露出された上記ポリシリコン膜３
４を選択的に除去する。その結果、前記側壁スペーサ３
８が除去された部分の図中下方にあるポリシリコン膜が
選択的に除去されて、溝（slot）４２が設けられる。
【００４２】次に、前記ポリシリコン膜３４の表面上に
ある上記熱酸化膜４０と上記ＣＶＤ酸化膜３６と、そし
て上記溝４２内にある酸化膜３２とを除去すると、図２
（Ａ）に示されたように、不純物イオンでドープされた
ポリシリコン膜３４ｂと、不純物イオンでドープされな
かったポリシリコン膜３４ａとが上記溝４２により分離
される。
ある上記熱酸化膜４０と上記ＣＶＤ酸化膜３６と、そし
て上記溝４２内にある酸化膜３２とを除去すると、図２
（Ａ）に示されたように、不純物イオンでドープされた
ポリシリコン膜３４ｂと、不純物イオンでドープされな
かったポリシリコン膜３４ａとが上記溝４２により分離
される。
【００４３】上記酸化膜等の除去後、図２（Ｂ）及び図
２（Ｃ）に示したように、上記溝４２の間に残っている
酸化膜３２上にのみある上記ドープされなかったポリシ
リコン膜３４ａを除去した後、ポリシリコン膜を上記溝
４２内に充填しながら前記ポリシリコン３４ｂ上に形成
する。引続いて、このポリシリコン膜３４ｂ中に不純物
をドープしてから、異方性乾式エッチングを施して前記
ドープされたポリシリコン膜３４ｂの側壁にドープされ
たポリシリコン膜からなる側壁スペーサ４４を設ける。
２（Ｃ）に示したように、上記溝４２の間に残っている
酸化膜３２上にのみある上記ドープされなかったポリシ
リコン膜３４ａを除去した後、ポリシリコン膜を上記溝
４２内に充填しながら前記ポリシリコン３４ｂ上に形成
する。引続いて、このポリシリコン膜３４ｂ中に不純物
をドープしてから、異方性乾式エッチングを施して前記
ドープされたポリシリコン膜３４ｂの側壁にドープされ
たポリシリコン膜からなる側壁スペーサ４４を設ける。
【００４４】この実施形態において、上記側壁スペーサ
４４の形成工程は、ポリシリコン膜の形成段階と該ポリ
シリコン膜の導電性を有するようにするための不純物イ
オンを注入する段階とからなっている。
４４の形成工程は、ポリシリコン膜の形成段階と該ポリ
シリコン膜の導電性を有するようにするための不純物イ
オンを注入する段階とからなっている。
【００４５】しかし、前記側壁スペーサ４４は一つの工
程により設けられることができる。すなわち、ポリシリ
コン膜の形成とともに、このポリシリコン膜内に不純物
イオンが注入されるようにして、上記側壁スペーサ４４
を設けることができる。
程により設けられることができる。すなわち、ポリシリ
コン膜の形成とともに、このポリシリコン膜内に不純物
イオンが注入されるようにして、上記側壁スペーサ４４
を設けることができる。
【００４６】前記側壁スペーサ４４は上記ポリシリコン
膜３４ｂと一緒にベース電極を形成する。そして、上記
側壁スペーサ４４の形成工程において、上記ポリシリコ
ン膜３４ｂ間にある酸化膜を除去することなく、その酸
化膜の両端を重合しながら側壁スペーサ４４が形成され
るようにすることは、前記異方性乾式エッチングにより
素子形成領域の基板表面が損傷されないようにするため
である。つまり、上記ポリシリコン膜３４ｂ間の酸化膜
によりベース電極を形成するための乾式エッチングによ
って生ずる素子形成領域の基板表面の損傷を防止するこ
とができるのである。
膜３４ｂと一緒にベース電極を形成する。そして、上記
側壁スペーサ４４の形成工程において、上記ポリシリコ
ン膜３４ｂ間にある酸化膜を除去することなく、その酸
化膜の両端を重合しながら側壁スペーサ４４が形成され
るようにすることは、前記異方性乾式エッチングにより
素子形成領域の基板表面が損傷されないようにするため
である。つまり、上記ポリシリコン膜３４ｂ間の酸化膜
によりベース電極を形成するための乾式エッチングによ
って生ずる素子形成領域の基板表面の損傷を防止するこ
とができるのである。
【００４７】このように、上記側壁スペーサ４４はベー
ス電極の一部として使用され、また前記半導体基板３０
のベースコンタクト上に直接形成されているので、上記
側壁スペーサ４４を構成するドープされたポリシリコン
膜の不純物イオンがその下方にある上記半導体基板３０
へ拡散されて、ベースコンタクトのための不純物領域を
設けることができる。
ス電極の一部として使用され、また前記半導体基板３０
のベースコンタクト上に直接形成されているので、上記
側壁スペーサ４４を構成するドープされたポリシリコン
膜の不純物イオンがその下方にある上記半導体基板３０
へ拡散されて、ベースコンタクトのための不純物領域を
設けることができる。
【００４８】この実施形態には、上記ベースコンタクト
の形成のための不純物領域４８の幅が上記側壁スペーサ
４４の幅により決定されるため、前記不純物領域４８の
サイズを最小化することができて、接合容量（contact
capacitance ）が減少される。その結果、バイポーラ半
導体素子の高速特性が改善できる。
の形成のための不純物領域４８の幅が上記側壁スペーサ
４４の幅により決定されるため、前記不純物領域４８の
サイズを最小化することができて、接合容量（contact
capacitance ）が減少される。その結果、バイポーラ半
導体素子の高速特性が改善できる。
【００４９】より具体的に、図２（Ｄ）を参照すると、
上記側壁スペーサ４４の形成の後、熱酸化法により所定
厚さを有する酸化膜４６を上記ポリシリコン膜３４ｂ及
び側壁スペーサ４４上に形成して後のエミッタ電極と絶
縁するようにする。これと同時に、上記酸化膜４６が熱
酸化法により設けられるので、この熱酸化工程の実行中
に前記側壁スペーサ４４であるドープされたポリシリコ
ン膜から不純物イオンが図中下方へ拡散され、ベースコ
ンタクト、具体的にベースコンタクトのための不純物領
域４８が設けられる。次いで、全体表面に窒化膜を形成
し、そして、異方性乾式エッチングにより上記窒化膜を
除去すると、前記酸化膜４６の側壁に窒化膜からなる側
壁スペーサ５２が設けられる。
上記側壁スペーサ４４の形成の後、熱酸化法により所定
厚さを有する酸化膜４６を上記ポリシリコン膜３４ｂ及
び側壁スペーサ４４上に形成して後のエミッタ電極と絶
縁するようにする。これと同時に、上記酸化膜４６が熱
酸化法により設けられるので、この熱酸化工程の実行中
に前記側壁スペーサ４４であるドープされたポリシリコ
ン膜から不純物イオンが図中下方へ拡散され、ベースコ
ンタクト、具体的にベースコンタクトのための不純物領
域４８が設けられる。次いで、全体表面に窒化膜を形成
し、そして、異方性乾式エッチングにより上記窒化膜を
除去すると、前記酸化膜４６の側壁に窒化膜からなる側
壁スペーサ５２が設けられる。
【００５０】次に、イオン注入工程を実行すると、不純
物イオンが上記酸化膜４６と前記側壁スペーサ５２によ
り区画された領域の酸化膜３２を介して上記半導体基板
３０内に注入され、ベースコンタクト（或いは真性ベー
ス：Intrinsic Base）の不純物領域５０が形成される。
この時、ベースコンタクトのための前記真性ベース領域
５０の導電型は、ベースコンタクトのための不純物領域
４８の導電型と同様である。
物イオンが上記酸化膜４６と前記側壁スペーサ５２によ
り区画された領域の酸化膜３２を介して上記半導体基板
３０内に注入され、ベースコンタクト（或いは真性ベー
ス：Intrinsic Base）の不純物領域５０が形成される。
この時、ベースコンタクトのための前記真性ベース領域
５０の導電型は、ベースコンタクトのための不純物領域
４８の導電型と同様である。
【００５１】図３（Ａ）に示したように、湿式エッチン
グで上記側壁スペーサ５２により区分された領域の酸化
膜３２を選択的に除去すると、エミッタコンタクトホー
ル５４が形成される。この実施形態では、エミッタコン
タクトを設けるために、これに対応する酸化膜を除去す
る方法として乾式エッチングが使用されずに湿式エッチ
ングが使用されるので、乾式エッチングにより生ずる半
導体基板３０表面の損傷を防止することができるように
なる。
グで上記側壁スペーサ５２により区分された領域の酸化
膜３２を選択的に除去すると、エミッタコンタクトホー
ル５４が形成される。この実施形態では、エミッタコン
タクトを設けるために、これに対応する酸化膜を除去す
る方法として乾式エッチングが使用されずに湿式エッチ
ングが使用されるので、乾式エッチングにより生ずる半
導体基板３０表面の損傷を防止することができるように
なる。
【００５２】最後に、図３（Ｂ）に示したように、全体
表面上にエミッタ電極用ポリシリコン膜を形成した後、
不純物を上記ポリシリコン膜に注入し、そしてフォト／
エッチングにより所定パターンのポリシリコン膜である
エミッタ電極５６を設ける。次いで、熱処理を施して上
記エミッタ電極５６を構成する不純物が、ドープされた
ポリシリコン膜から上記半導体基板３０の中へ不純物が
拡散される。その結果、エミッタコンタクトのための不
純物領域５８が前記エミッタ電極５６の底部に設けられ
る。
表面上にエミッタ電極用ポリシリコン膜を形成した後、
不純物を上記ポリシリコン膜に注入し、そしてフォト／
エッチングにより所定パターンのポリシリコン膜である
エミッタ電極５６を設ける。次いで、熱処理を施して上
記エミッタ電極５６を構成する不純物が、ドープされた
ポリシリコン膜から上記半導体基板３０の中へ不純物が
拡散される。その結果、エミッタコンタクトのための不
純物領域５８が前記エミッタ電極５６の底部に設けられ
る。
【００５３】この実施形態において、上記エミッタ電極
５６の形成工程は、ポリシリコン膜の形成段階とこのポ
リシリコン膜が導電性を有するための不純物注入段階と
からなっている。
５６の形成工程は、ポリシリコン膜の形成段階とこのポ
リシリコン膜が導電性を有するための不純物注入段階と
からなっている。
【００５４】しかし、前記エミッタ電極５６は一つの工
程により設けられることができる。即ち、ポリシリコン
膜の形成と同時にこのポリシリコン膜の中に不純物イオ
ンが注入されるようにして、上記エミッタ電極５６を設
けることができる。
程により設けられることができる。即ち、ポリシリコン
膜の形成と同時にこのポリシリコン膜の中に不純物イオ
ンが注入されるようにして、上記エミッタ電極５６を設
けることができる。
【００５５】
【発明の効果】以上の説明によると、本発明にかかるバ
イポーラ型の半導体装置の製造方法は、次のような効果
を奏する。
イポーラ型の半導体装置の製造方法は、次のような効果
を奏する。
【００５６】まず、第１に、エミッタ電極とベース電極
がマスクを使用して形成されることではなく、自己整合
的に形成されるので、マスクの整列の際、位置合わせの
ゆとりを取る必要がない。したがって、高精度のエミッ
タ電極及びベース電極のパターンを設ける時高価の装備
である高精度の装置を必要としない。
がマスクを使用して形成されることではなく、自己整合
的に形成されるので、マスクの整列の際、位置合わせの
ゆとりを取る必要がない。したがって、高精度のエミッ
タ電極及びベース電極のパターンを設ける時高価の装備
である高精度の装置を必要としない。
【００５７】第２に、ベースコンタクトを設けるための
不純物領域の幅が、ベース電極の一部として使用される
ドープされたポリシリコン膜からなる側壁スペーサの幅
により決定されるので、前記不純物領域のサイズを最小
化することができ、接合容量が減少される。その結果、
バイポーラ半導体素子の高速特性が改善されることがで
きる。
不純物領域の幅が、ベース電極の一部として使用される
ドープされたポリシリコン膜からなる側壁スペーサの幅
により決定されるので、前記不純物領域のサイズを最小
化することができ、接合容量が減少される。その結果、
バイポーラ半導体素子の高速特性が改善されることがで
きる。
【００５８】第３に、前記側壁スペーサにより区切られ
る領域にある酸化膜がエミッタとベース領域上にあるの
で、前記ベースコンタクトホールの形成の際実行される
異方性乾式エッチングに起因して発生する素子形成領域
の基板表面が損傷されないことになる。つまり、前記側
壁スペーサのポリシリコン膜の間に残っている前記酸化
膜によりベース電極を設けるための乾式エッチングによ
り発生される素子形成領域の基板表面の損傷を防止する
ことができるのである。
る領域にある酸化膜がエミッタとベース領域上にあるの
で、前記ベースコンタクトホールの形成の際実行される
異方性乾式エッチングに起因して発生する素子形成領域
の基板表面が損傷されないことになる。つまり、前記側
壁スペーサのポリシリコン膜の間に残っている前記酸化
膜によりベース電極を設けるための乾式エッチングによ
り発生される素子形成領域の基板表面の損傷を防止する
ことができるのである。
【００５９】第４に、エミッタコンタクト用不純物領域
を設ける工程において、この不純物領域上にある酸化膜
を除去する時、湿式エッチングが利用可能なので、従来
の技術で用いた乾式エッチングの実行に応じて発生する
おそれがあった基板表面の損傷による素子特性の劣化を
防止することができる。
を設ける工程において、この不純物領域上にある酸化膜
を除去する時、湿式エッチングが利用可能なので、従来
の技術で用いた乾式エッチングの実行に応じて発生する
おそれがあった基板表面の損傷による素子特性の劣化を
防止することができる。
【図１】この発明の実施形態によりバイポーラ半導体装
置の製造方法を順次示した製造工程図である。
置の製造方法を順次示した製造工程図である。
【図２】この発明の実施形態によりバイポーラ半導体装
置の製造方法を順次示した製造工程図である。
置の製造方法を順次示した製造工程図である。
【図３】この発明の実施形態によりバイポーラ半導体装
置の製造方法を順次示した製造工程図である。
置の製造方法を順次示した製造工程図である。
【図４】この発明の製造方法により製造された半導体装
置の構造を示した断面図である。
置の構造を示した断面図である。
【図５】従来の製造方法により製造されたバイポーラ半
導体装置の構造を示した断面図である。
導体装置の構造を示した断面図である。
【図６】図５の半導体装置の一部の構造を拡大した断面
図である。
図である。
３０ 半導体基板 ３１ フィールド酸化膜 ３２ 酸化膜 ４６ 熱酸化膜 ４８ ベースコンタクト用不純物領域 ５０ 真性ベース用不純物領域 ５２ 側壁スペーサ ５６ エミッタ電極用ポリシリコン膜 ５８ エミッタコンタクト用不純物領域
Claims (22)
- 【請求項１】 バイポーラ型の半導体装置の製造方法に
おいて、 半導体基板３０上に第１の酸化膜３２とポリシリコン膜
３４とを順次設ける工程と、 上記ポリシリコン膜３４上に所定パターンの第２の酸化
膜３６を設ける工程と、 上記第２の酸化膜３６の側壁に第１の側壁スペーサ３８
を設ける工程と、 上記ポリシリコン膜３４上に第３の酸化膜４０を設ける
工程と、 上記第３の酸化膜４０を通して前記ポリシリコン膜３４
内に選択的に不純物イオンを注入して、ドープされたポ
リシリコン膜３４ｂとドープされなかったポリシリコン
膜３４ａとを設ける工程と、 上記第１の側壁スペーサ３８を除去し、上記第３の酸化
膜４０と上記第２の酸化膜３６とをマスクとして使用し
て、露出された前記ポリシリコン膜３４を選択的に除去
して溝４２を設ける工程と、 上記ポリシリコン膜３４の表面上にある前記第３の酸化
膜４０，上記第２の酸化膜３６，そして前記溝４２の中
に露出された第１の酸化膜３２を除去する工程と、 上記溝４２の間に残っている酸化膜３２上にある上記ド
ープされなかったポリシリコン膜３４ａを除去する工程
と、 上記残っているポリシリコン膜３４ｂの側壁に第２の側
壁スペーサ４４を設ける工程と、 熱酸化により所定厚さを有する第４の酸化膜４６を、上
記ドープされたポリシリコン膜３４ｂと上記第２の側壁
スペーサ４４の上に形成し、前記熱酸化と共に前記第２
の側壁スペーサ４４の下方にベースコンタクト用不純物
領域４８を形成する工程と、 前記第２の側壁スペーサ４４に対応して形成された前記
第４の酸化膜４６の側壁に第３の側壁スペーサ５２を設
ける工程と、 イオン注入を実行して真性ベース領域５０を形成する工
程と、 上記第３の側壁スペーサ５２をマスクとして使用して上
記第１の酸化膜３２を選択的に除去してエミッタコンタ
クトホール５４を穿設する工程と、 ポリシリコンを前記エミッタコンタクトホール５４内に
充填してエミッタ電極５６を設ける工程と、 熱処理を行って前記エミッタ電極用ポリシリコン膜５６
からのイオン拡散によりエミッタコンタクト用不純物領
域５８を設ける工程と、 を有することを特徴とするバイポーラ型の半導体装置の
製造方法。 - 【請求項２】 前記ドープされなかったポリシリコン膜
３４ａの除去工程は、アルカリ系溶液で除去する工程を
有することを特徴とする請求項１記載のバイポーラ型の
半導体装置の製造方法。 - 【請求項３】 前記第２の酸化膜３６は、上記ポリシリ
コン膜３４上にＣＶＤ（Chemical vapor deposition)法
により蒸着された酸化膜であることを特徴とする請求項
１記載のバイポーラ型の半導体装置の製造方法。 - 【請求項４】 上記第１の側壁スペーサ３８の形成工程
は、上記第２の酸化膜３６を含みつつ上記ポリシリコン
膜３４上に絶縁膜を設ける工程と、異方性エッチングに
より前記第２の酸化膜３６の側壁にのみ前記絶縁膜が残
るようにする工程とを有することを特徴とする請求項１
記載のバイポーラ型の半導体装置の製造方法。 - 【請求項５】 上記第１の側壁スペーサ３８は、窒化膜
からなることを特徴とする請求項４記載のバイポーラ型
の半導体装置の製造方法。 - 【請求項６】 上記第３の酸化膜の形成工程は、熱酸化
(thermal oxidation）により設けられた熱酸化膜である
ことを特徴とする請求項１記載のバイポーラ型の半導体
装置の製造方法。 - 【請求項７】 前記ベース電極を設けるイオン注入工程
は、前記第２の酸化膜３６を通して不純物イオンが上記
ポリシリコン膜３４内に注入されないように設定された
イオン注入条件のもとで実行されることを特徴とする請
求項１記載のバイポーラ型の半導体装置の製造方法。 - 【請求項８】 前記溝を設けるために、上記ポリシリコ
ン膜３４を選択的に除去する工程は、異方性エッチング
により実行されることを特徴とする請求項１記載のバイ
ポーラ型の半導体装置の製造方法。 - 【請求項９】 前記第２の側壁スペーサ４４は、ベース
電極の一部として使用されるポリシリコン膜であること
を特徴とする請求項１記載のバイポーラ型の半導体装置
の製造方法。 - 【請求項１０】 上記第２の側壁スペーサ４４は、第１
の導電型のポリシリコン膜であることを特徴とする請求
項１または請求項９記載のバイポーラ型の半導体装置の
製造方法。 - 【請求項１１】 上記ポリシリコン膜３４と上記第２の
側壁スペーサ４４とがベース電極を形成することを特徴
とする請求項１記載のバイポーラ型の半導体装置の製造
方法。 - 【請求項１２】 前記ベースコンタクト用不純物領域４
８は、上記第１の導電型とは異なる第２の導電型の不純
物イオンが注入されたことを特徴とする請求項１記載の
バイポーラ型の半導体装置の製造方法。 - 【請求項１３】 前記真性ベース用不純物領域５０は、
上記第２の導電型の不純物イオンが注入されたことを特
徴とする請求項１記載のバイポーラ型の半導体装置の製
造方法。 - 【請求項１４】 上記第３の側壁スペーサ５２は窒化膜
であることを特徴とする請求項１記載のバイポーラ型の
半導体装置の製造方法。 - 【請求項１５】 上記第１の酸化膜３２を選択的に除去
する工程は、上記第３の側壁スペーサ５２を用いて湿式
エッチングにより実行されることを特徴とする請求項１
または請求項１４記載のバイポーラ型の半導体装置の製
造方法。 - 【請求項１６】 上記エミッタ電極５６の形成工程は、
ポリシリコン膜の形成段階と該ポリシリコン膜の導電性
を有するようにするための不純物注入段階とを有するこ
とを特徴とする請求項１記載のバイポーラ型の半導体装
置の製造方法。 - 【請求項１７】 上記アルカリ系溶液はＫＯＨ溶液であ
ることを特徴とする請求項２記載のバイポーラ型の半導
体装置の製造方法。 - 【請求項１８】 バイポーラ型の半導体装置の製造方法
において、 半導体基板３０上に、第１の酸化膜３２とポリシリコン
膜３４とを順次設ける工程と、 上記ポリシリコン膜３４上に所定パターンの第２の酸化
膜３６を設ける工程と、 上記第２の酸化膜３６の側壁に第１の側壁スペーサ３８
を設ける工程と、 上記ポリシリコン膜３４上に第３の酸化膜４０を設ける
工程と、 上記第３の酸化膜４０を通して上記ポリシリコン膜３４
内に選択的に不純物イオンを注入して、ドープされたポ
リシリコン膜３４ｂとドープされなかったポリシリコン
膜３４ａとを形成する工程と、 前記第１の側壁スペーサ３８を除去し、前記第３の酸化
膜４０と前記第２の酸化膜３６とをマスクとして使用し
て、露出された上記ポリシリコン膜３４を選択的に除去
して溝４２を設ける工程と、 上記ポリシリコン膜３４の表面上にある上記第３の酸化
膜４０と上記第２の酸化膜３６と、それから上記溝４２
の中で露出された第１の酸化膜３２とを除去する工程
と、 上記溝４２の間に残っている酸化膜３２上にある上記ド
ープされなかったポリシリコン膜３４ａを除去する工程
と、 上記残っているポリシリコン膜３４ｂの側壁に第２の側
壁スペーサ４４を設ける工程と、 所定厚さを有する第４の酸化膜４６を前記ドープされた
ポリシリコン膜３４ａと上記第２の側壁スペーサ４４と
の上に設ける工程と、 熱処理により前記第２の側壁スペーサ４４の下方にベー
スコンタクト用不純物領域４８を形成する工程と、 イオン注入を実行して真性ベース領域５０を設ける工程
と、 上記第２の側壁スペーサ４４に対応して設けられた上記
第４の酸化膜４６の側壁に第３の側壁スペーサ５２を設
ける工程と、 前記第３の側壁スペーサ５２をマスクとして使用して上
記第１の酸化膜３２を選択的に除去して、エミッタコン
タクトホール５４を設ける工程と、 ポリシリコンを上記エミッタコンタクトホール５４内に
充填してエミッタ電極５６を設ける工程と、 熱処理を施して上記エミッタ電極用ポリシリコン膜５６
からのイオン拡散によりエミッタコンタクト用不純物領
域５８を設ける工程と、 を有することを特徴とするバイポーラ型の半導体装置の
製造方法。 - 【請求項１９】 半導体基板３０上に設けられたフィー
ルド酸化膜３１により区切られた活性領域に、第１の導
電型のベースコンタクト領域４８と、該ベースコンタク
ト領域上に形成された第２の導電型のエミッタコンタク
ト領域５８とが設けられているバイポーラ型の半導体装
置において、 上記活性領域の半導体基板３０上に設けられていて、そ
して上記フィールド酸化膜３１と延設されている所定パ
ターンの酸化膜３２と、 上記酸化膜３２を通して上記エミッタコンタクト領域５
８上に設けられたエミッタ電極用ポリシリコン膜５６
と、 上記フィールド酸化膜３１と前記第１の酸化膜３２の上
方に設けられているベース電極用ポリシリコン膜４４
と、 上記酸化膜３２を通して前記ベースコンタクト領域４８
上に形成されていて、そして上記ベース電極用ポリシリ
コン膜４４の側壁に設けられた側壁スペーサ４４と、 前記ベース電極と上記エミッタ電極を電気的に絶縁させ
る絶縁膜と、 を有することを特徴とするバイポーラ型の半導体装置。 - 【請求項２０】 前記側壁スペーサ４４は導電性を有す
るポリシリコン膜であることを特徴とする請求項１９記
載のバイポーラ型の半導体装置。 - 【請求項２１】 上記絶縁膜は酸化膜からなることを特
徴とする請求項１９または請求項２０記載のバイポーラ
型の半導体装置。 - 【請求項２２】 上記絶縁膜は熱酸化膜４６と該熱酸化
膜４６の側壁に設けられた側壁窒化膜５２とからなるこ
とを特徴とする請求項１９または請求項２０記載のバイ
ポーラ型の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995-32835 | 1995-09-29 | ||
| KR1019950032835A KR100191270B1 (ko) | 1995-09-29 | 1995-09-29 | 바이폴라 반도체장치 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0997799A true JPH0997799A (ja) | 1997-04-08 |
Family
ID=19428483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8010314A Pending JPH0997799A (ja) | 1995-09-29 | 1996-01-24 | バイポーラ半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5721147A (ja) |
| JP (1) | JPH0997799A (ja) |
| KR (1) | KR100191270B1 (ja) |
| DE (1) | DE19634178C2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248504B1 (ko) * | 1997-04-01 | 2000-03-15 | 윤종용 | 바이폴라 트랜지스터 및 그의 제조 방법 |
| KR100245813B1 (ko) | 1997-05-28 | 2000-03-02 | 윤종용 | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 |
| KR100270965B1 (ko) | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| US6448657B1 (en) * | 1999-04-21 | 2002-09-10 | Applied Materials, Inc. | Structure for reducing junction spiking through a wall surface of an overetched contact via |
| US6387768B1 (en) * | 2000-08-29 | 2002-05-14 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US6689668B1 (en) | 2000-08-31 | 2004-02-10 | Samsung Austin Semiconductor, L.P. | Methods to improve density and uniformity of hemispherical grain silicon layers |
| US6403455B1 (en) | 2000-08-31 | 2002-06-11 | Samsung Austin Semiconductor, L.P. | Methods of fabricating a memory device |
| US6380017B1 (en) * | 2001-06-15 | 2002-04-30 | National Semiconductor Corporation | Polysilicon-edge, base-emitter super self-aligned, low-power, high-frequency bipolar transistor and method of forming the transistor |
| US6746920B1 (en) * | 2003-01-07 | 2004-06-08 | Megawin Technology Co., Ltd. | Fabrication method of flash memory device with L-shaped floating gate |
| US6960820B2 (en) * | 2003-07-01 | 2005-11-01 | International Business Machines Corporation | Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same |
| US8716096B2 (en) | 2011-12-13 | 2014-05-06 | International Business Machines Corporation | Self-aligned emitter-base in advanced BiCMOS technology |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135385A (en) * | 1975-03-06 | 1976-11-24 | Texas Instruments Inc | Method of producing semiconductor device |
| JPS53132275A (en) * | 1977-04-25 | 1978-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its production |
| JPS5539677A (en) * | 1978-09-14 | 1980-03-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacturing |
| JPS5643754A (en) * | 1979-09-17 | 1981-04-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS6028146B2 (ja) * | 1979-12-12 | 1985-07-03 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4641416A (en) * | 1985-03-04 | 1987-02-10 | Advanced Micro Devices, Inc. | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter |
| JPS6318673A (ja) * | 1986-07-11 | 1988-01-26 | Yamaha Corp | 半導体装置の製法 |
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| JPS63193562A (ja) * | 1987-02-06 | 1988-08-10 | Toshiba Corp | バイポ−ラトランジスタの製造方法 |
| JPS63215068A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPS63239856A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US4916083A (en) * | 1987-05-11 | 1990-04-10 | International Business Machines Corporation | High performance sidewall emitter transistor |
| US4851362A (en) * | 1987-08-25 | 1989-07-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
| US4829016A (en) * | 1987-10-19 | 1989-05-09 | Purdue Research Foundation | Bipolar transistor by selective and lateral epitaxial overgrowth |
| JPH01230270A (ja) * | 1988-03-10 | 1989-09-13 | Oki Electric Ind Co Ltd | バイポーラ型トランジスタ及びその製造方法 |
| JPH021936A (ja) * | 1988-06-10 | 1990-01-08 | Fujitsu Ltd | バイポーラ半導体装置の製造方法 |
| JPH021934A (ja) * | 1988-06-10 | 1990-01-08 | Fujitsu Ltd | バイポーラ半導体装置の製造方法 |
| US4927774A (en) * | 1988-06-10 | 1990-05-22 | British Telecommunications Plc | Self aligned bipolar fabrication process |
| JPH025428A (ja) * | 1988-06-24 | 1990-01-10 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH0258335A (ja) * | 1988-08-24 | 1990-02-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02151037A (ja) * | 1988-12-02 | 1990-06-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4900689A (en) * | 1988-12-08 | 1990-02-13 | Harris Corporation | Method of fabrication of isolated islands for complementary bipolar devices |
| US4994400A (en) * | 1989-01-27 | 1991-02-19 | Tektronix, Inc. | Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls |
| US5177582A (en) * | 1989-09-22 | 1993-01-05 | Siemens Aktiengesellschaft | CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same |
| US5017990A (en) * | 1989-12-01 | 1991-05-21 | International Business Machines Corporation | Raised base bipolar transistor structure and its method of fabrication |
| US4988632A (en) * | 1990-01-02 | 1991-01-29 | Motorola, Inc. | Bipolar process using selective silicon deposition |
| US4997775A (en) * | 1990-02-26 | 1991-03-05 | Cook Robert K | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor |
| US5118634A (en) * | 1990-09-26 | 1992-06-02 | Purdue Research Foundation | Self-aligned integrated circuit bipolar transistor having monocrystalline contacts |
| US5286996A (en) * | 1991-12-31 | 1994-02-15 | Purdue Research Foundation | Triple self-aligned bipolar junction transistor |
| JPH05182980A (ja) * | 1992-01-07 | 1993-07-23 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| KR100188085B1 (ko) * | 1995-06-15 | 1999-06-01 | 김광호 | 초고속 쌍극성 트랜지스터의 제조방법 |
-
1995
- 1995-09-29 KR KR1019950032835A patent/KR100191270B1/ko not_active IP Right Cessation
-
1996
- 1996-01-24 JP JP8010314A patent/JPH0997799A/ja active Pending
- 1996-08-23 DE DE19634178A patent/DE19634178C2/de not_active Expired - Lifetime
- 1996-09-11 US US08/712,289 patent/US5721147A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19634178C2 (de) | 2003-07-31 |
| DE19634178A1 (de) | 1997-04-03 |
| KR970018249A (ko) | 1997-04-30 |
| KR100191270B1 (ko) | 1999-06-15 |
| US5721147A (en) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001024200A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100191270B1 (ko) | 바이폴라 반도체장치 및 그의 제조방법 | |
| EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| US4979010A (en) | VLSI self-aligned bipolar transistor | |
| US5830799A (en) | Method for forming embedded diffusion layers using an alignment mark | |
| KR100346010B1 (ko) | 베이스 폭의 변화를 억제하기 위한 바이폴라 트랜지스터를형성하는 방법 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP2669377B2 (ja) | 半導体装置の製造方法 | |
| KR100311103B1 (ko) | 반도체장치의제조방법 | |
| EP0253538A2 (en) | A VLSI self-aligned bipolar transistor | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100250098B1 (ko) | 아이솔레이션영역 및 그형성방법 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| KR0154308B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| KR100212157B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP3077798B2 (ja) | 半導体装置およびその製造方法 | |
| KR0170212B1 (ko) | 반도체장치의 소자분리방법 및 이에 의해 제조된 소자분리구조 | |
| JPH06314696A (ja) | 半導体装置およびその製造方法 | |
| KR19990011521A (ko) | 자기정합형 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH081927B2 (ja) | 半導体装置の基板構造の製造方法 | |
| JP2001068478A (ja) | 半導体装置およびその製造方法 | |
| JPH09232330A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |