JP3609906B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP3609906B2 JP3609906B2 JP21429796A JP21429796A JP3609906B2 JP 3609906 B2 JP3609906 B2 JP 3609906B2 JP 21429796 A JP21429796 A JP 21429796A JP 21429796 A JP21429796 A JP 21429796A JP 3609906 B2 JP3609906 B2 JP 3609906B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial layer
- forming
- emitter
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速動作が可能なバイポーラトランジスタの製造方法に関し、特にベース抵抗を低減し、かつ薄いベースを形成することができるバイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】
図７に、一般的なＮＰＮ型バイポーラトランジスタの断面形状を示す。このバイポーラトランジスタは、Ｐ型シリコン基板１上にコレクタの一部を構成するＮ型埋込層２とチャネルストッパー３となるＰ型埋込層を形成し、Ｎ型エピタキシャル層４を成長させる。その後、Ｎ型エピタキシャル層４中に、素子分離用のリセス型ＬＯＣＯＳ酸化膜５を形成する。
【０００３】
先に形成したＮ型埋込層２と接触するコレクタウォール６を形成することで、コレクタを形成する。Ｎ型エピタキシャル層４表面には、イオン注入法により、Ｐ型ベース領域７及びＮ型エミッタ領域８を形成し、絶縁膜９を介してエミッタ電極１０、ベース電極１１及びコレクタ電極１２を形成する。
【０００４】
このように形成される従来のバイポーラトランジスタは、マスクアラインメント法によるため、エミッタ領域とベース電極１１のコンタクト孔を形成するため、エミッタ領域８とベース電極１１と接触する外部ベース領域との間の寸法を小さくすることができない。一方、バイポーラトランジスタの高速化を図るため、ベースを薄く形成すると、ベース抵抗が大きくなり、高速化に限界があるという問題点があった。
【０００５】
更にバイポーラトランジスタの高速化を図るためには、マスクアラインメント法による一般的な製造方法では難しくなり、ＳＩＣＯＳ（ｓｉｄｅｗａｌｌ ｂａｓｅ ｃｏｎｔａｃｔ ｓｔｒｕｃｔｕｒｅ）、ＳＳＴ（ｓｕｐｅｒ ｓｅｌｆ−ａｌｉｇｎｅｄ ｔｅｃｈｎｏｌｏｇｙ）と呼ばれるセルフアラインメント法を用いた方法が採用されてきた。しかし、これらセルフアラインメント法は、製造工程が非常に複雑で、量産には適さないという問題点があった。
【０００６】
【発明が解決しようとする課題】
本発明は、バイポーラトランジスタの高速化のため従来提案されてきた方法では、高速化に限界があったり、製造工程が非常に複雑で、量産に適さないという問題点を解決するため、通常使用されているマスクアラインメント法のみによって、高速バイポーラトランジスタを形成する製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため本発明は、一導電型の半導体基板上に、一導電型の半導体基板上に、逆導電型の埋込層を形成し、該埋込層上に逆導電型のエピタキシャル層を成長させ、素子分離を行い、コレクタ領域を形成した半導体基板上にバイポーラトランジスタを形成する製造方法において、ベース及びエミッタ領域形成予定領域のエピタキシャル層表面に、ベース領域の一部を構成する一導電型の第１の拡散領域を形成する工程と、該第１の拡散領域が形成されたエピタキシャル層表面のエミッタ形成予定領域上を開口する膜を形成し、該膜を加熱することにより、前記開口の角部を丸くし、前記開口の断面形状を前記エピタキシャル層表面側より上面で幅広とする工程と、前記断面形状を有する前記開口中に、イオン注入用マスク材を充填し、その後前記膜を除去し、断面形状が前記エピタキシャル層表面側より上面で幅広となるイオン注入用のマスクを形成する工程と、該マスクにより、前記エピタキシャル層表面に、エミッタ形成予定領域近傍の前記第１の拡散領域を残し、該第１の拡散領域より不純物濃度の高いベース領域の一部を構成する一導電型の第２の拡散領域を形成する工程と、前記マスクを除去し、露出する前記第１の拡散領域内の前記エミッタ形成予定領域のエピタキシャル層表面に、逆導電型のエミッタ領域を形成する工程と、前記ベース領域及びエミッタ領域に接触する電極を形成する工程とを含むことを特徴とし、エミッタ領域と高濃度のベース領域を自己整合的に形成することが可能とし、ベース抵抗の低減を図るものである。
【０００８】
また、簡便な方法でイオン注入用マスクを形成することができる。
【０００９】
【発明の実施の形態】
以下、ＮＰＮ型バイポーラトランジスタの製造方法を例に取り、本発明の実施の形態を説明する。まず、Ｐ型シリコン基板１上にコレクタの一部を構成するＮ型埋込層２とチャネルストッパー３となるＰ型埋込層を形成し、Ｎ型エピタキシャル層４を成長させる。次に、Ｎ型エピタキシャル層４中に、素子分離用のリセス型ＬＯＣＯＳ酸化膜５を形成する。ここで、素子分離はリセス型ＬＯＣＯＳ酸化膜の他、通常のＬＯＣＯＳ酸化膜、エピタキシャル層と逆導電型の拡散領域により行うことも可能である。その後、先に形成したＮ型埋込層２とコレクタウォール６を接触させ、コレクタを形成する。エピタキシャル層４表面に４００オングストローム程度の酸化膜１３を形成し、この酸化膜１３を通して、Ｎ型エピタキシャル層４中に、ＢＦ２イオンを注入エネルギー５５ＫｅＶ、ドーズ量１×１０１４／ｃｍ２の条件で注入する。その後酸化膜１３上に１０００オングストローム程度の窒化膜１４を形成する。その結果、ベース領域を構成する不純物濃度が１０１８／ｃｍ３オーダーの第１の拡散領域１５が形成される（図１）。尚、コレクタウォール６中にも同様に不純物イオンが注入されるが、コレクタウォール６は不純物濃度が高く、導電型が変化することはない。
【００１０】
次に、窒化膜１４上にホトレジスト１６を形成する。ホトレジスト１６は、エミッタ形成予定領域に開口が形成されるように露光、現像される（図２）。ここで、コレクタウォール６上にも開口を形成しているが、後工程でコレクタウォール６に不要の不純物が注入させないために、イオン注入用マスクを形成するのが好ましいためであり、必ずしもこの開口は必要ではない。その後、ホトレジスト１６の開口の角部を丸くするため、１５０℃、１０分程度加熱処理を行う。この加熱処理は、使用するホトレジスト（ホトレジスト固有のガラス軟化点）に応じて設定される。その温度及び時間は、ホトレジスト１６と窒化膜１４の接触する位置（パターン形状）は変化させず、開口上部の角部が丸くなるような温度及び時間である。その結果、図２に点線で示すように、開口の断面形状が、窒化膜１４と接触する部分の寸法に比べて、上面の寸法が大きくなる。
【００１１】
開口内に露出する窒化膜１４を、ホトレジスト１６をマスクにウエットエッチング除去し、全面にＳＯＧ（スピンオングラス）膜１７をコーティングし、平坦化する（図３）。ここでＳＯＧ膜は、厚膜形成が可能で、ひび割れ等の少ないシラノール化合物等を含む有機系ＳＯＧ膜を用いるのが好ましい。その後、異方性エッチングによりＳＯＧ膜１７をエッチングし、ホトレジスト１６表面が露出したところでエッチングを停止する。
【００１２】
露出したホトレジスト１６を硫酸系エッチング液によるウエットエッチング法、あるいは酸素プラズマによるドライエッチング法により除去し、窒化膜１４を露出させる。残されたＳＯＧ膜１７は、その断面形状が、酸化膜１３との接触部より上面で幅広となる。
【００１３】
このような断面形状を有するＳＯＧ膜１７をイオン注入用のマスクとして使用し、Ｎ型エピタキシャル層４中に、ボロン（Ｂ１１）イオンを注入エネルギー３０ＫｅＶ、ドーズ量１×１０１４／ｃｍ２の条件で注入する。その結果、不純物濃度が１０１９／ｃｍ３オーダーの第２の拡散領域１８が形成される（図４）。この第２の拡散領域は、先に形成した第１の拡散領域より不純物濃度が高く、ベース抵抗を低減させることができる。
【００１４】
第２の拡散領域１８を形成した後、マスクとして使用したＳＯＧ膜１７をエッチング除去する。同時に、ＳＯＧ膜１７が接触していた酸化膜１３もエッチング除去され、エミッタ形成予定領域の第１の拡散領域１５が形成されたＮ型エピタキシャル層４が露出する。窒化膜１４で被覆された酸化膜１３は、エッチングされずに残る。全面にポリシリコン膜１９を形成し、ポリシリコン膜中に砒素イオンを注入エネルギー８０ＫｅＶ、ドーズ量８×１０１５／ｃｍ２の条件で注入する。ノンドープポリシリコン膜に不純物を注入する代わりにドープドポリシリコン膜を使用することも可能である。その後、エミッタ形成予定領域以外のポリシリコンをエッチング除去する。
【００１５】
全面にノンドープの酸化膜及びＢＰＳＧ膜等からなる層間絶縁膜２０を形成し、エミッタ領域、ベース領域及びコレクタ領域に接続するためのコンタクトホールを形成する。コンタクトホールの開口面の角部を丸くするため、加熱処理を行う。このとき同時に、ポリシリコン膜１９から第１の拡散領域１５中に不純物が拡散し、エミッタ領域８が形成される。ベースコンタクト領域及びコレクタコンタクト領域の窒化膜及び酸化膜をエッチング除去し、Ｎ型エピタキシャル層を露出させ、全面に電極用のポリシリコン膜を形成し、パターニングを行い、エミッタ電極１０、ベース電極１１、コレクタ電極１２を形成する。ベース領域にコンタクト用に高濃度の不純物拡散領域２１を形成しても良い。以下、通常の製造方法に従い、バイポーラトランジスタを完成する。
【００１６】
以上のように形成したバイポーラトランジスタは、外部ベース領域の構造が、比較的抵抗の低い高濃度のベース領域を真性ベース領域に近づけた構造としているため、ベース抵抗の低減を図ることができた。一方、真性ベース領域の構造は、従来同様狭く形成しているため、従来に比べて、高速化を実現することが可能となった。また本発明の製造方法は、通常の製造方法のみを使用し、ＳＳＴ等のような複雑な製造工程を必要としない。従って、再現性良く、製造することが可能となった。
【００１７】
更にこのように形成したバイポーラトランジスタは、ベース抵抗の増大を防止すると同時に、エミッタ領域近傍は不純物濃度が低く、エミッタ、ベース間耐圧が低下することもない。
【００１８】
以上、ＮＰＮ型バイポーラトランジスタを例に取り説明を行ったが、ＰＮＰ型バイポーラトランジスタも同様に形成することが可能である。更にベース抵抗を低減するために、第２の拡散領域を形成する際のイオン注入用マスクは、ホトレジストとＳＯＧ膜以外の材料で形成することも可能である。
【００１９】
更に、イオン注入用マスクは、シリコン基板との接触面より上面で幅広となる形状であれば、図面に示す断面形状に限定されることはない。
【００２０】
【発明の効果】
以上説明したように本発明によれば、ベース抵抗を低減し、自己整合的にベース、エミッタ領域を形成することが可能であり、高速動作可能なバイポーラトランジスタを形成することが可能となった。また本発明の製造方法は、通常のマスクアラインメント法のみ使用しているため、複雑な製造工程を必要とせず、歩留まり良くバイポーラトランジスタを形成することが可能となった。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する断面図である。
【図２】本発明の実施の形態を説明する断面図である。
【図３】本発明の実施の形態を説明する断面図である。
【図４】本発明の実施の形態を説明する断面図である。
【図５】本発明の実施の形態を説明する断面図である。
【図６】本発明の実施の形態を説明する断面図である。
【図７】従来のバイポーラトランジスタを説明する断面図である。
【符号の説明】
１ Ｐ型シリコン基板
２ Ｎ型埋込層
３ チャネルストッパー
４ Ｎ型エピタキシャル層
５ ＬＯＣＯＳ酸化膜
６ コレクタウォール
７ ベース領域
８ エミッタ領域
９ 絶縁膜
１０ エミッタ電極
１１ ベース電極
１２ コレクタ電極
１３ 酸化膜
１４ 窒化膜
１５ 第１の拡散領域
１６ ホトレジスト
１７ ＳＯＧ膜
１８ 第２の拡散領域
１９ ポリシリコン膜
２０ 層間絶縁膜
２１ ベースコンタクト領域
【発明の属する技術分野】
本発明は、高速動作が可能なバイポーラトランジスタの製造方法に関し、特にベース抵抗を低減し、かつ薄いベースを形成することができるバイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】
図７に、一般的なＮＰＮ型バイポーラトランジスタの断面形状を示す。このバイポーラトランジスタは、Ｐ型シリコン基板１上にコレクタの一部を構成するＮ型埋込層２とチャネルストッパー３となるＰ型埋込層を形成し、Ｎ型エピタキシャル層４を成長させる。その後、Ｎ型エピタキシャル層４中に、素子分離用のリセス型ＬＯＣＯＳ酸化膜５を形成する。
【０００３】
先に形成したＮ型埋込層２と接触するコレクタウォール６を形成することで、コレクタを形成する。Ｎ型エピタキシャル層４表面には、イオン注入法により、Ｐ型ベース領域７及びＮ型エミッタ領域８を形成し、絶縁膜９を介してエミッタ電極１０、ベース電極１１及びコレクタ電極１２を形成する。
【０００４】
このように形成される従来のバイポーラトランジスタは、マスクアラインメント法によるため、エミッタ領域とベース電極１１のコンタクト孔を形成するため、エミッタ領域８とベース電極１１と接触する外部ベース領域との間の寸法を小さくすることができない。一方、バイポーラトランジスタの高速化を図るため、ベースを薄く形成すると、ベース抵抗が大きくなり、高速化に限界があるという問題点があった。
【０００５】
更にバイポーラトランジスタの高速化を図るためには、マスクアラインメント法による一般的な製造方法では難しくなり、ＳＩＣＯＳ（ｓｉｄｅｗａｌｌ ｂａｓｅ ｃｏｎｔａｃｔ ｓｔｒｕｃｔｕｒｅ）、ＳＳＴ（ｓｕｐｅｒ ｓｅｌｆ−ａｌｉｇｎｅｄ ｔｅｃｈｎｏｌｏｇｙ）と呼ばれるセルフアラインメント法を用いた方法が採用されてきた。しかし、これらセルフアラインメント法は、製造工程が非常に複雑で、量産には適さないという問題点があった。
【０００６】
【発明が解決しようとする課題】
本発明は、バイポーラトランジスタの高速化のため従来提案されてきた方法では、高速化に限界があったり、製造工程が非常に複雑で、量産に適さないという問題点を解決するため、通常使用されているマスクアラインメント法のみによって、高速バイポーラトランジスタを形成する製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため本発明は、一導電型の半導体基板上に、一導電型の半導体基板上に、逆導電型の埋込層を形成し、該埋込層上に逆導電型のエピタキシャル層を成長させ、素子分離を行い、コレクタ領域を形成した半導体基板上にバイポーラトランジスタを形成する製造方法において、ベース及びエミッタ領域形成予定領域のエピタキシャル層表面に、ベース領域の一部を構成する一導電型の第１の拡散領域を形成する工程と、該第１の拡散領域が形成されたエピタキシャル層表面のエミッタ形成予定領域上を開口する膜を形成し、該膜を加熱することにより、前記開口の角部を丸くし、前記開口の断面形状を前記エピタキシャル層表面側より上面で幅広とする工程と、前記断面形状を有する前記開口中に、イオン注入用マスク材を充填し、その後前記膜を除去し、断面形状が前記エピタキシャル層表面側より上面で幅広となるイオン注入用のマスクを形成する工程と、該マスクにより、前記エピタキシャル層表面に、エミッタ形成予定領域近傍の前記第１の拡散領域を残し、該第１の拡散領域より不純物濃度の高いベース領域の一部を構成する一導電型の第２の拡散領域を形成する工程と、前記マスクを除去し、露出する前記第１の拡散領域内の前記エミッタ形成予定領域のエピタキシャル層表面に、逆導電型のエミッタ領域を形成する工程と、前記ベース領域及びエミッタ領域に接触する電極を形成する工程とを含むことを特徴とし、エミッタ領域と高濃度のベース領域を自己整合的に形成することが可能とし、ベース抵抗の低減を図るものである。
【０００８】
また、簡便な方法でイオン注入用マスクを形成することができる。
【０００９】
【発明の実施の形態】
以下、ＮＰＮ型バイポーラトランジスタの製造方法を例に取り、本発明の実施の形態を説明する。まず、Ｐ型シリコン基板１上にコレクタの一部を構成するＮ型埋込層２とチャネルストッパー３となるＰ型埋込層を形成し、Ｎ型エピタキシャル層４を成長させる。次に、Ｎ型エピタキシャル層４中に、素子分離用のリセス型ＬＯＣＯＳ酸化膜５を形成する。ここで、素子分離はリセス型ＬＯＣＯＳ酸化膜の他、通常のＬＯＣＯＳ酸化膜、エピタキシャル層と逆導電型の拡散領域により行うことも可能である。その後、先に形成したＮ型埋込層２とコレクタウォール６を接触させ、コレクタを形成する。エピタキシャル層４表面に４００オングストローム程度の酸化膜１３を形成し、この酸化膜１３を通して、Ｎ型エピタキシャル層４中に、ＢＦ２イオンを注入エネルギー５５ＫｅＶ、ドーズ量１×１０１４／ｃｍ２の条件で注入する。その後酸化膜１３上に１０００オングストローム程度の窒化膜１４を形成する。その結果、ベース領域を構成する不純物濃度が１０１８／ｃｍ３オーダーの第１の拡散領域１５が形成される（図１）。尚、コレクタウォール６中にも同様に不純物イオンが注入されるが、コレクタウォール６は不純物濃度が高く、導電型が変化することはない。
【００１０】
次に、窒化膜１４上にホトレジスト１６を形成する。ホトレジスト１６は、エミッタ形成予定領域に開口が形成されるように露光、現像される（図２）。ここで、コレクタウォール６上にも開口を形成しているが、後工程でコレクタウォール６に不要の不純物が注入させないために、イオン注入用マスクを形成するのが好ましいためであり、必ずしもこの開口は必要ではない。その後、ホトレジスト１６の開口の角部を丸くするため、１５０℃、１０分程度加熱処理を行う。この加熱処理は、使用するホトレジスト（ホトレジスト固有のガラス軟化点）に応じて設定される。その温度及び時間は、ホトレジスト１６と窒化膜１４の接触する位置（パターン形状）は変化させず、開口上部の角部が丸くなるような温度及び時間である。その結果、図２に点線で示すように、開口の断面形状が、窒化膜１４と接触する部分の寸法に比べて、上面の寸法が大きくなる。
【００１１】
開口内に露出する窒化膜１４を、ホトレジスト１６をマスクにウエットエッチング除去し、全面にＳＯＧ（スピンオングラス）膜１７をコーティングし、平坦化する（図３）。ここでＳＯＧ膜は、厚膜形成が可能で、ひび割れ等の少ないシラノール化合物等を含む有機系ＳＯＧ膜を用いるのが好ましい。その後、異方性エッチングによりＳＯＧ膜１７をエッチングし、ホトレジスト１６表面が露出したところでエッチングを停止する。
【００１２】
露出したホトレジスト１６を硫酸系エッチング液によるウエットエッチング法、あるいは酸素プラズマによるドライエッチング法により除去し、窒化膜１４を露出させる。残されたＳＯＧ膜１７は、その断面形状が、酸化膜１３との接触部より上面で幅広となる。
【００１３】
このような断面形状を有するＳＯＧ膜１７をイオン注入用のマスクとして使用し、Ｎ型エピタキシャル層４中に、ボロン（Ｂ１１）イオンを注入エネルギー３０ＫｅＶ、ドーズ量１×１０１４／ｃｍ２の条件で注入する。その結果、不純物濃度が１０１９／ｃｍ３オーダーの第２の拡散領域１８が形成される（図４）。この第２の拡散領域は、先に形成した第１の拡散領域より不純物濃度が高く、ベース抵抗を低減させることができる。
【００１４】
第２の拡散領域１８を形成した後、マスクとして使用したＳＯＧ膜１７をエッチング除去する。同時に、ＳＯＧ膜１７が接触していた酸化膜１３もエッチング除去され、エミッタ形成予定領域の第１の拡散領域１５が形成されたＮ型エピタキシャル層４が露出する。窒化膜１４で被覆された酸化膜１３は、エッチングされずに残る。全面にポリシリコン膜１９を形成し、ポリシリコン膜中に砒素イオンを注入エネルギー８０ＫｅＶ、ドーズ量８×１０１５／ｃｍ２の条件で注入する。ノンドープポリシリコン膜に不純物を注入する代わりにドープドポリシリコン膜を使用することも可能である。その後、エミッタ形成予定領域以外のポリシリコンをエッチング除去する。
【００１５】
全面にノンドープの酸化膜及びＢＰＳＧ膜等からなる層間絶縁膜２０を形成し、エミッタ領域、ベース領域及びコレクタ領域に接続するためのコンタクトホールを形成する。コンタクトホールの開口面の角部を丸くするため、加熱処理を行う。このとき同時に、ポリシリコン膜１９から第１の拡散領域１５中に不純物が拡散し、エミッタ領域８が形成される。ベースコンタクト領域及びコレクタコンタクト領域の窒化膜及び酸化膜をエッチング除去し、Ｎ型エピタキシャル層を露出させ、全面に電極用のポリシリコン膜を形成し、パターニングを行い、エミッタ電極１０、ベース電極１１、コレクタ電極１２を形成する。ベース領域にコンタクト用に高濃度の不純物拡散領域２１を形成しても良い。以下、通常の製造方法に従い、バイポーラトランジスタを完成する。
【００１６】
以上のように形成したバイポーラトランジスタは、外部ベース領域の構造が、比較的抵抗の低い高濃度のベース領域を真性ベース領域に近づけた構造としているため、ベース抵抗の低減を図ることができた。一方、真性ベース領域の構造は、従来同様狭く形成しているため、従来に比べて、高速化を実現することが可能となった。また本発明の製造方法は、通常の製造方法のみを使用し、ＳＳＴ等のような複雑な製造工程を必要としない。従って、再現性良く、製造することが可能となった。
【００１７】
更にこのように形成したバイポーラトランジスタは、ベース抵抗の増大を防止すると同時に、エミッタ領域近傍は不純物濃度が低く、エミッタ、ベース間耐圧が低下することもない。
【００１８】
以上、ＮＰＮ型バイポーラトランジスタを例に取り説明を行ったが、ＰＮＰ型バイポーラトランジスタも同様に形成することが可能である。更にベース抵抗を低減するために、第２の拡散領域を形成する際のイオン注入用マスクは、ホトレジストとＳＯＧ膜以外の材料で形成することも可能である。
【００１９】
更に、イオン注入用マスクは、シリコン基板との接触面より上面で幅広となる形状であれば、図面に示す断面形状に限定されることはない。
【００２０】
【発明の効果】
以上説明したように本発明によれば、ベース抵抗を低減し、自己整合的にベース、エミッタ領域を形成することが可能であり、高速動作可能なバイポーラトランジスタを形成することが可能となった。また本発明の製造方法は、通常のマスクアラインメント法のみ使用しているため、複雑な製造工程を必要とせず、歩留まり良くバイポーラトランジスタを形成することが可能となった。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する断面図である。
【図２】本発明の実施の形態を説明する断面図である。
【図３】本発明の実施の形態を説明する断面図である。
【図４】本発明の実施の形態を説明する断面図である。
【図５】本発明の実施の形態を説明する断面図である。
【図６】本発明の実施の形態を説明する断面図である。
【図７】従来のバイポーラトランジスタを説明する断面図である。
【符号の説明】
１ Ｐ型シリコン基板
２ Ｎ型埋込層
３ チャネルストッパー
４ Ｎ型エピタキシャル層
５ ＬＯＣＯＳ酸化膜
６ コレクタウォール
７ ベース領域
８ エミッタ領域
９ 絶縁膜
１０ エミッタ電極
１１ ベース電極
１２ コレクタ電極
１３ 酸化膜
１４ 窒化膜
１５ 第１の拡散領域
１６ ホトレジスト
１７ ＳＯＧ膜
１８ 第２の拡散領域
１９ ポリシリコン膜
２０ 層間絶縁膜
２１ ベースコンタクト領域
Claims (1)
- 一導電型の半導体基板上に、逆導電型の埋込層を形成し、該埋込層上に逆導電型のエピタキシャル層を成長させ、素子分離を行い、コレクタ領域を形成した半導体基板上にバイポーラトランジスタを形成する製造方法において、
ベース及びエミッタ領域形成予定領域のエピタキシャル層表面に、ベース領域の一部を構成する一導電型の第１の拡散領域を形成する工程と、
該第１の拡散領域が形成されたエピタキシャル層表面のエミッタ形成予定領域上を開口する膜を形成し、該膜を加熱することにより、前記開口の角部を丸くし、前記開口の断面形状を前記エピタキシャル層表面側より上面で幅広とする工程と、
前記断面形状を有する前記開口中に、イオン注入用マスク材を充填し、その後前記膜を除去し、断面形状が前記エピタキシャル層表面側より上面で幅広となるイオン注入用のマスクを形成する工程と、
該マスクにより、前記エピタキシャル層表面に、エミッタ形成予定領域近傍の前記第１の拡散領域を残し、該第１の拡散領域より不純物濃度の高いベース領域の一部を構成する一導電型の第２の拡散領域を形成する工程と、
前記マスクを除去し、露出する前記第１の拡散領域内の前記エミッタ形成予定領域のエピタキシャル層表面に、逆導電型のエミッタ領域を形成する工程と、
前記ベース領域及びエミッタ領域に接触する電極を形成する工程とを含むことを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21429796A JP3609906B2 (ja) | 1996-07-25 | 1996-07-25 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21429796A JP3609906B2 (ja) | 1996-07-25 | 1996-07-25 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041318A JPH1041318A (ja) | 1998-02-13 |
| JP3609906B2 true JP3609906B2 (ja) | 2005-01-12 |
Family
ID=16653406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21429796A Expired - Fee Related JP3609906B2 (ja) | 1996-07-25 | 1996-07-25 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3609906B2 (ja) |
-
1996
- 1996-07-25 JP JP21429796A patent/JP3609906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1041318A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH05206151A (ja) | 半導体装置 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| JPH0997799A (ja) | バイポーラ半導体装置及びその製造方法 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| US5747374A (en) | Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| KR100311103B1 (ko) | 반도체장치의제조방법 | |
| KR100250098B1 (ko) | 아이솔레이션영역 및 그형성방법 | |
| KR930006733B1 (ko) | 고속용 트랜지스터의 제조방법 | |
| JP3612193B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| KR100255127B1 (ko) | 횡형 구조의 바이폴라 트랜지스터의 제조방법 | |
| KR0154308B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR19980013700A (ko) | 반도체 트랜지스터 제조방법(Semiconductor Transister Menufacturing Method) | |
| KR100422360B1 (ko) | 바이폴라트랜지스터및그의제조방법 | |
| JPH01112770A (ja) | 半導体装置の製造方法 | |
| JPS59161067A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JP2002343878A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0745628A (ja) | バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041015 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |