JP3612193B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP3612193B2 JP3612193B2 JP30868097A JP30868097A JP3612193B2 JP 3612193 B2 JP3612193 B2 JP 3612193B2 JP 30868097 A JP30868097 A JP 30868097A JP 30868097 A JP30868097 A JP 30868097A JP 3612193 B2 JP3612193 B2 JP 3612193B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、バイポーラトランジスタの製造方法に関するものである。
【0002】
【従来の技術】
従来、超高速LSIや超高周波IC用デバイスとして、ポリシリコン(またはアモルファスシリコン)を用いた自己整合型バイポーラトランジスタが用いられている。
図3は従来の自己整合法によるNPN型バイポーラトランジスタの製造方法を示す工程順断面図で、エミッタ・ベース部を拡大した図である。この図3を用いて従来の製造方法を説明する。
【0003】
まず、図3(a)に示すように、コレクタ領域となるN型シリコン基板41上に素子分離LOCOS膜42、SiO2 膜43、ベース引き出し電極となるP型ポリシリコン膜44、SiO2 膜45を形成した後、フォトレジストをマスクにこれらの膜をエッチングし、ベース領域を開口する。
次に、図3(b)に示すように、P型ポリシリコン膜44とともにベース引き出し電極となるアモルファスシリコン膜46を形成する。
【0004】
次に、図3(c)に示すように、アモルファスシリコン膜46をエッチバックしてSiO2 膜43、ポリシリコン膜44、SiO2 膜45の側壁にアモルファスシリコン膜46を残存させてベース引き出し電極コンタクト部46aを形成する。
次に、図3(d)に示すように、CVD法を用いて全面にSiO2 膜を形成し、これをエッチバックして、アモルファスシリコン膜のベース引き出し電極コンタクト部46aを覆うSiO2 膜サイドウォール47を形成する。同時にエミッタ領域の開口を形成する。その後、熱処理によってポリシリコン膜44中のP型不純物をアモルファスシリコン膜のベース引き出し電極コンタクト部46aを通してシリコン基板41中に拡散させて外部ベース領域48を形成する。
【0005】
次に、図3(e)に示すように、エミッタ開口を通してシリコン基板41内にボロンをイオン注入する。次に、エミッタ開口上にポリシリコン電極49を形成し、砒素をイオン注入する。その後、熱処理によって、シリコン基板41内に注入したボロンを活性化、拡散させて活性ベース領域50を、またポリシリコン電極49中に注入した砒素を活性化するとともに活性ベース領域50内に拡散させてエミッタ領域51を形成する。
【0006】
【発明が解決しようとする課題】
上記従来の技術では、図3(c)で示したエミッタ・ベース領域を開口するアモルファスシリコン膜46のエッチングにおいて、エッチング終点の制御が極めて困難となる。
このエッチング工程の問題点について詳細に説明する。
【0007】
アモルファスシリコン膜のベース引き出し電極コンタクト部46aの高さは、開口トップ部(SiO2 膜45の上面)より少し低くする必要がある。すなわち、開口トップ部とベース引き出し電極コンタクト部46aのトップとの間に生じる段差t2は、図3(d)に示すSiO2 膜サイドウォール47形成のドライエッチングでベース引き出し電極コンタクト部46aのトップ部にSiO2 膜が残るように、少なくともSiO2 膜の膜厚程度を確保しなければならない。
【0008】
一方、アモルファスシリコン膜のベース引き出し電極コンタクト部46aを形成するためのドライエッチングでは、アモルファスシリコンとシリコンのエッチング速度に差がないため、上記のようにベース引き出し電極コンタクト部46aの高さを開口トップ部より低くなるようにオーバーエッチングすると、下地のシリコン基板41が段差t2と同程度掘れてしまう。
【0009】
シリコン基板41に掘れが生じると、その後で形成する外部ベース領域48と活性ベース領域50のリンクが不十分となり、ベース抵抗の増大やコレクタ・エミッタ間耐圧の低下につながる。また、開口に埋め込まれたエミッタのポリシリコン電極49の高さt3が大きくなるため、ポリシリコン中の砒素のシリコン基板41への拡散が不十分となり、トランジスタの電流増幅率が低下してしまう。
【0010】
以上のように、エミッタ・ベース領域開口のエッチングではアモルファスシリコン膜のベース引き出し電極コンタクト部46aの高さの調整と下地のシリコン基板41の掘れがトレードオフの関係になっており、エッチング終点のマージンが極めて少ない。このため、ウェハー間でのエッチング終点検出のばらつき、ウェハー面内でのエッチング速度のばらつきによって、ベース抵抗,コレクタ・エミッタ間耐圧および電流増幅率のトランジスタ電気特性がばらつくという問題を有していた。
【0011】
本発明の目的は、半導体基板の掘れ量のばらつきが原因で生じるトランジスタ電気特性のばらつきを低減することができるバイポーラトランジスタの製造方法を提供することである。
【0014】
【課題を解決するための手段】
請求項1記載のバイポーラトランジスタの製造方法は、第1導電型の半導体基板上に、第1の絶縁膜,第2導電型の不純物を導入した第1の半導体膜,第2の絶縁膜を順次形成する工程と、第2の絶縁膜,第1の半導体膜および第1の絶縁膜を選択的にエッチングして第1の開口をあけて半導体基板を露出させる工程と、第1の開口をあけた後で全面に第2の半導体膜を形成する工程と、第2の半導体膜の表面を酸化して第3の絶縁膜を形成する工程と、第3の絶縁膜上に第4の絶縁膜を形成する工程と、第3の絶縁膜および第4の絶縁膜を選択的にエッチングして第1の開口の側壁に第3の絶縁膜および第4の絶縁膜を残存させる工程と、第4の絶縁膜をマスクに第2の半導体膜を選択的に熱酸化することにより、第1の開口の側壁に第2の半導体膜を非酸化の状態で残存させるとともに、非酸化の状態で残存した部分以外の第2の半導体膜を第5の絶縁膜に変化させる工程と、第1の半導体膜中の第2導電型の不純物を残存した第2の半導体膜を通して半導体基板中に熱拡散させ第2導電型の外部ベース領域を形成する工程と、第5の絶縁膜を異方性のRFドライエッチングすることにより第1の開口内で第4の絶縁膜の形成領域の内側にエミッタ形成領域の第2の開口をあけて半導体基板を露出させる工程と、第2の開口に露出した半導体基板の表面にシリコン酸化膜を形成し、該シリコン酸化膜を通して該半導体基板中に第2導電型の不純物をイオン注入して外部ベース領域と接する第2導電型の活性ベース領域を形成する工程と、シリコン酸化膜を除去した後に第3の半導体膜を形成し、該第3の半導体膜に第1導電型の不純物をイオン注入した後に半導体基板中に拡散させて活性ベース領域の表面に第1導電型のエミッタ領域を形成する工程と、第2の開口上に設けられエミッタ領域と接する第1導電型の第3の半導体膜からなるエミッタ電極を形成する工程とを含んでいる。
請求項2記載のバイポーラトランジスタの製造方法は、請求項1記載のバイポーラトランジスタにおいて、第3の絶縁膜はシリコン酸化膜であり、第4の絶縁膜はシリコン窒化膜であり、第2の開口を形成する工程において、第5の絶縁膜を異方性のRFドライエッチングすることにより第2の半導体膜の両端部に該第5の絶縁膜を残存させる。
【0015】
この製造方法によれば、半導体基板上に積層した第2の絶縁膜,第1の半導体膜および第1の絶縁膜を選択的にエッチングして半導体基板を露出させる第1の開口をあける際には、従来同様、最終的に第1の絶縁膜をエッチングするため半導体基板は掘れない。そして、半導体基板のエミッタ形成領域を露出させるための第2の開口をあける際には、第2の半導体膜が酸化された第5の絶縁膜を異方性のRFドライエッチングして形成するため、半導体基板に対して選択比を確保でき、半導体基板が掘れずにすむ。したがって、半導体基板の掘れ量のばらつきが原因で生じるトランジスタ電気特性(ベース抵抗,コレクタ・エミッタ間耐圧,電流増幅率)のばらつきを低減することができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は本発明の実施の形態のバイポーラトランジスタの構成を示す断面図で、NPN型バイポーラトランジスタについてエミッタ、ベース部を拡大した図である。
【0017】
図1において、21はコレクタとなるN型エピタキシャルシリコン基板(第1導電型の半導体基板)、22は素子分離LOCOS膜、23はSiO2 膜(第1の絶縁膜)、24はベース引き出し電極の一部となるP型のポリシリコン膜(第1の半導体膜)、25はSiO2 膜(第2の絶縁膜)である。
27aはベースコンタクトをとり、ポリシリコン膜24とともにベース引き出し電極となるP型のアモルファスシリコン膜(第2の半導体膜)からなるベース引き出し電極コンタクト部である。このベース引き出し電極コンタクト部27aは、SiO2 膜23,ポリシリコン膜24,SiO2 膜25に設けた開口の側壁およびN型エピタキシャルシリコン基板21に接して形成されており、N型エピタキシャルシリコン基板21のベース引き出し電極コンタクト部27aとのコンタクト領域にはP型の外部ベース領域31が形成されている。さらに、ベース引き出し電極コンタクト部27aの側壁には、SiO2 膜28(第3の絶縁膜)とSi3 N4 膜29(第4の絶縁膜)のサイドウォールが形成されており、ベース引き出し電極コンタクト部27aの上部および下部の横には、ベース引き出し電極コンタクト部27aを形成するアモルファスシリコン膜を酸化して形成したSiO2 膜30(第5の絶縁膜)が形成されている。これらの膜によって自己整合的に開口されたN型エピタキシャルシリコン基板21上にエミッタ電極となるN型ポリシリコン膜33(第3の半導体膜)が形成されており、その下部のN型エピタキシャルシリコン基板21には、N型のエミッタ領域35およびP型の活性ベース領域34が形成されている。
【0018】
なお、外部ベース領域31と活性ベース領域34とは、ベース引き出し電極コンタクト部27aの下部の横に形成されたSiO2 膜30の下で連結したプロファイルを有している。また、ベース引き出し電極となるポリシリコン膜24およびアモルファスシリコン膜のベース引き出し電極コンタクト部27aと、エミッタ電極となるポリシリコン膜33とは、SiO2 膜25,SiO2 膜28,Si3 N4 膜29およびSiO2 膜30によって電気的に絶縁されている。
【0019】
このように構成される本実施の形態におけるバイポーラトランジスタの製造方法を、図2を参照しながら説明する。図2は図1のNPNバイポーラトランジスタの製造方法を示す工程順断面図である。
まず、図2(a)に示すように、コレクタとなるN型エピタキシャルシリコン基板21上に素子分離LOCOS膜22を形成した後、素子領域に露出したシリコン基板21表面を熱酸化して厚さ100nm程度のSiO2 膜23(第1の絶縁膜)を形成する。次に、素子分離LOCOS膜22およびSiO2 膜23上にベース引き出し電極となる膜厚300nm程度のポリシリコン膜24(第1の半導体膜)をSiH4 を用いた減圧CVD法により形成する。
【0020】
続いて、このポリシリコン膜24に外部ベース領域のP型不純物となるボロンをドーズ量7×1015〔ions/cm2 〕程度、加速エネルギー20〜30〔keV〕でイオン注入する。この場合の注入条件は、ボロンがポリシリコン膜24およびSiO2 膜23を突き抜けてN型エピタキシャル基板21に達することのないように設定している。
【0021】
次に、ポリシリコン膜24上に膜厚200nm程度のSiO2 膜25(第2の絶縁膜)をSiH2 Cl2 およびN2 Oを用いた減圧CVD法により形成する。その後、SiO2 膜25上に形成したレジストパターンをマスクにして、CHF3 、NH3 およびO2 の混合ガス中でのRFドライエッチングでSiO2 膜25をエッチング除去し、続いてHCl、HBrおよびO2 の混合ガスでの異方性のRFドライエッチングによりポリシリコン膜24をエッチング除去し、最後にCHF3 、NH3 およびO2 の混合ガス中でのRFドライエッチングでSiO2 膜23をエッチング除去して、ベース領域の開口26(第1の開口)を形成する。このSiO2 膜23のエッチングでは、SiO2 膜のエッチング速度をシリコンに対して十分に大きく設定しているため、下地のN型エピタキシャルシリコン基板21は殆ど掘れない。
【0022】
次に、図2(b)に示すように、ポリシリコン膜24とともにベース引き出し電極となる膜厚100nm程度のアモルファスシリコン膜27(第2の半導体膜)をSiH4 を用いた減圧CVD法により形成した後、表面を熱酸化して膜厚20nm程度のSiO2 膜28(第3の絶縁膜)を形成する。
次に、図2(c)に示すように、SiO2 膜28上に、膜厚50〜100nm程度のSi3 N4 膜29(第4の絶縁膜)を形成した後、CHF3 、NH3 およびO2 の混合ガス中での異方性のRFドライエッチングによってSi3 N4 膜29とSiO2 膜28とを続いてエッチングし、SiO2 膜28とSi3 N4 膜29とからなるサイドウォールを形成する。このドライエッチングでは、サイドウォールのトップがSiO2 膜25の中央程度(t1が約100nm)となるようにエッチング時間を調整しているが、SiO2 膜およびSi3 N4 膜のエッチング速度がアモルファスシリコンのエッチング速度に対して十分大きいため、アモルファスシリコン膜27は殆どエッチングされない。
【0023】
次に、図2(d)に示すように、Si3 N4 膜29のサイドウォールをマスクにアモルファスシリコン膜27を1000℃程度の温度で選択的に熱酸化し、露出した部分のアモルファスシリコン膜27をSiO2 膜30(第5の絶縁膜)に換える。この結果、ポリシリコン膜24およびSiO2 膜23,25の側壁に酸化されなかったアモルファスシリコン膜27からなるベース引き出し電極コンタクト部27aが形成される。この酸化工程は、アモルファスシリコン膜27の露出部分が完全に酸化された時点で酸化が終了するように酸化時間を設定している。また、Si3 N4 膜29のサイドウォールの両端ではSi3 N4 膜29によって内側への酸化が抑制されるため、SiO2 膜30のSi3 N4 膜29端からの入り込みは50〜100nmである。また、同時にこの時の熱処理によって、ポリシリコン膜24にイオン注入されたボロンがアモルファスシリコン膜のベース引き出し電極コンタクト部27aを通してエピタキシャルシリコン基板21中に拡散し、外部ベース領域31が形成される。なお、SiO2 膜28は、このアモルファスシリコン膜27をSiO2 膜30に換える酸化時にSi3 N4 膜29のサイドウォール周辺に発生するストレスを緩和するために必要であり、もしSiO2 膜28が無ければ、上記ストレスによってサイドウォール直下のエピタキシャルシリコン基板21に結晶欠陥が発生し、エミッタ・ベース接合にリーク電流が発生して良好なトランジスタ特性が得られなくなる。
【0024】
次に、図2(e)に示すように、CHF3 、NH3 およびO2 の混合ガス中での異方性のRFドライエッチングによってSiO2 膜30を除去し、エミッタ領域の開口32(第2の開口)を形成する。この時、SiO2 膜25の側壁およびSi3 N4 膜29のサイドウォールの下側のSiO2 膜30はエッチングされずに残る。また、このRFドライエッチングではSiO2 膜のエッチング速度がシリコンのエッチング速度に対して十分大きいため、SiO2 膜30がエッチングされた後、エピタキシャルシリコン基板21は殆どエッチングされない。
【0025】
次に、図2(f)に示すように、開口32に露出したN型エピタキシャルシリコン基板21表面に10nm程度のSiO2 膜を形成し(図示せず)、このSiO2 膜を通してエピタキシャルシリコン基板21中に活性ベース領域のP型不純物となるボロンをドーズ量2×1013〔ions/cm2 〕程度、加速エネルギー10〜15〔keV〕でイオン注入する。次に、NH4 F、HFの混合液を用いて図示していないSiO2 膜を除去した後、SiH4 ガスの減圧CVD法によって200〜300nmのポリシリコン膜33(第3の半導体膜)を形成する。次に、ポリシリコン膜33にエミッタ領域のN型不純物となる砒素を、ドーズ量1×1016〔ions/cm2 〕程度、加速エネルギー40〔keV〕程度でイオン注入する。
【0026】
次に、1100℃程度の温度で数秒のランプアニール(RTA)を施し、N型エピタキシャルシリコン基板21中にイオン注入したボロンを活性化、拡散させて活性ベース領域34を、またポリシリコン膜33中に注入した砒素を活性化するとともにN型エピタキシャルシリコン基板21中に拡散させてエミッタ領域35を形成する。この後、ポリシリコン膜33をレジストパターンをマスクにしてHBr、HCl、O2 の混合ガスを用いたRFドライエッチングによってパターニングし、ポリシリコン膜33のエミッタ電極を形成する。
【0027】
この後は図示しないが、全面に絶縁膜を形成した後、ポリシリコン膜24のベース引き出し電極およびポリシリコン膜33のエミッタ電極上にコンタクト用の孔を開け、ベース、エミッタのアルミ配線を形成して完成する。
以上のように本実施の形態によれば、ベース引き出し電極の一部となるベース引き出し電極コンタクト部27aの形成、およびベース引き出し電極コンタクト部27aとエミッタ電極(ポリシリコン膜33)との間のSiO2 膜30の形成を、Si3 N4 膜29のサイドウォールをマスクとしたアモルファスシリコン膜27の酸化で実現し、その後のエミッタ形成領域上の開口32は、アモルファスシリコン膜27を酸化したSiO2 膜30を異方性エッチングして形成するため、N型エピタキシャルシリコン基板21に対して選択比を確保でき、エピタキシャルシリコン基板21が掘れずにすむ。その結果、エピタキシャルシリコン基板21の掘れ量のばらつきが原因で生じるトランジスタ電気特性(ベース抵抗,コレクタ・エミッタ間耐圧,電流増幅率)のばらつきを低減することができる。
【0028】
また、上記実施の形態では、ベース引き出し電極コンタクト部27aを、エピタキシャルシリコン基板21の外部ベース領域31上からSiO2 膜25の側壁に達するように形成しているが、SiO2 膜25の側壁には達していなくてもよく、ベース引き出し電極を構成するポリシリコン膜24と十分な電気的接続が得られていればよい。
【0029】
なお、上記実施の形態では、NPN型バイポーラトランジスタについて説明したが、PNP型バイポーラトランジスタについても各導電型を逆にすることにより同様に実現できる。
【0030】
【発明の効果】
本発明によれば、半導体基板のエミッタ形成領域を露出させるための開口をあける際には、ベース引き出し電極の一部となる第2の半導体膜が酸化された第5の絶縁膜を異方性のRFドライエッチングして形成するため、半導体基板に対して選択比を確保でき、半導体基板が掘れずにすむ。したがって、半導体基板の掘れ量のばらつきが原因で生じるトランジスタ電気特性(ベース抵抗,コレクタ・エミッタ間耐圧,電流増幅率)のばらつきを低減することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるバイポーラトランジスタの構成を示す断面図。
【図2】本発明の実施の形態におけるバイポーラトランジスタの製造方法を示す工程順断面図。
【図3】従来のバイポーラトランジスタの製造方法を示す工程順断面図。
【符号の説明】
21 N型エピタキシャルシリコン基板(第1導電型の半導体基板)
22 素子分離LOCOS膜
23 SiO2 膜(第1の絶縁膜)
24 ポリシリコン膜(第1の半導体膜)
25 SiO2 膜(第2の絶縁膜)
26 開口(第1の開口)
27 アモルファスシリコン膜(第2の半導体膜)
27a ベース引き出し電極コンタクト部(第2の半導体膜)
28 SiO2 膜(第3の絶縁膜)
29 Si3 N4 膜(第4の絶縁膜)
30 SiO2 膜(第5の絶縁膜)
31 外部ベース領域
32 開口(第2の開口)
33 ポリシリコン膜(第3の半導体膜)
34 活性ベース領域
35 エミッタ領域
Claims (2)
- 第1導電型の半導体基板上に、第1の絶縁膜,第2導電型の不純物を導入した第1の半導体膜,第2の絶縁膜を順次形成する工程と、
前記第2の絶縁膜,前記第1の半導体膜および前記第1の絶縁膜を選択的にエッチングして第1の開口をあけて前記半導体基板を露出させる工程と、
前記第1の開口をあけた後で全面に第2の半導体膜を形成する工程と、
前記第2の半導体膜の表面を酸化して第3の絶縁膜を形成する工程と、
前記第3の絶縁膜上に第4の絶縁膜を形成する工程と、
前記第3の絶縁膜および第4の絶縁膜を選択的にエッチングして前記第1の開口の側壁に前記第3の絶縁膜および第4の絶縁膜を残存させる工程と、
前記第4の絶縁膜をマスクに前記第2の半導体膜を選択的に熱酸化することにより、前記第1の開口の側壁に前記第2の半導体膜を非酸化の状態で残存させるとともに、前記非酸化の状態で残存した部分以外の前記第2の半導体膜を第5の絶縁膜に変化させる工程と、
前記第1の半導体膜中の第2導電型の不純物を前記残存した第2の半導体膜を通して前記半導体基板中に熱拡散させ第2導電型の外部ベース領域を形成する工程と、
前記第5の絶縁膜を異方性のRFドライエッチングすることにより前記第1の開口内で前記第4の絶縁膜の形成領域の内側にエミッタ形成領域の第2の開口をあけて前記半導体基板を露出させる工程と、
前記第2の開口に露出した前記半導体基板の表面にシリコン酸化膜を形成し、該シリコン酸化膜を通して該半導体基板中に第2導電型の不純物をイオン注入して前記外部ベース領域と接する第2導電型の活性ベース領域を形成する工程と、
前記シリコン酸化膜を除去した後に第3の半導体膜を形成し、該第3の半導体膜に第1導電型の不純物をイオン注入した後に前記半導体基板中に拡散させて前記活性ベース領域の表面に第1導電型のエミッタ領域を形成する工程と、
前記第2の開口上に設けられ前記エミッタ領域と接する前記第1導電型の第3の半導体膜からなるエミッタ電極を形成する工程とを含むバイポーラトランジスタの製造方法。 - 前記第3の絶縁膜はシリコン酸化膜であり、
前記第4の絶縁膜はシリコン窒化膜であり、
前記第2の開口を形成する工程において、前記第5の絶縁膜を異方性のRFドライエッチングすることにより前記第2の半導体膜の両端部に該第5の絶縁膜を残存させることを特徴とする請求項1記載のバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30868097A JP3612193B2 (ja) | 1997-11-11 | 1997-11-11 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30868097A JP3612193B2 (ja) | 1997-11-11 | 1997-11-11 | バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11145150A JPH11145150A (ja) | 1999-05-28 |
JP3612193B2 true JP3612193B2 (ja) | 2005-01-19 |
Family
ID=17984005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30868097A Expired - Fee Related JP3612193B2 (ja) | 1997-11-11 | 1997-11-11 | バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3612193B2 (ja) |
-
1997
- 1997-11-11 JP JP30868097A patent/JP3612193B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11145150A (ja) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
KR20010021740A (ko) | 무선 주파수에서 사용되는 집적 회로 소자를 제조하는 방법 | |
JPH0253944B2 (ja) | ||
US4705599A (en) | Method for fabricating bipolar transistor in integrated circuit | |
JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
AU601575B2 (en) | High performance sidewall emitter transistor | |
JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
US6740562B2 (en) | Manufacturing method of a semiconductor device having a polysilicon electrode | |
JP3612193B2 (ja) | バイポーラトランジスタの製造方法 | |
JPH1174283A (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
JP2586395B2 (ja) | 半導体装置の製造方法 | |
EP0724298A2 (en) | Semiconductor device with bipolar transistor and fabrication method thereof | |
JP2002184783A (ja) | 半導体装置の製造方法 | |
JPS63284854A (ja) | 半導体装置とその製造方法 | |
JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
KR0154308B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR0135387B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
JP2630275B2 (ja) | 半導体装置の製造方法 | |
JP3063832B2 (ja) | 半導体装置の製造方法 | |
JPH0629304A (ja) | 半導体装置およびその製造方法 | |
JPH0136709B2 (ja) | ||
JPS6286753A (ja) | 半導体装置の製造方法 | |
JPH02152240A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |