JP2002343878A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＩＬの逆方向縦型のバイポーラトランジス
タにおいて、コレクタとベースとの幅を狭く形成するこ
とで電流増幅率を調整していたが、所望の耐圧が得られ
ず、ＩＣの微細化による高集積化、高耐圧、電流増幅率
の向上等が要求される半導体集積回路装置およびその製
造方法に関する。 【解決手段】 本発明でのＩＩＬの逆方向縦型バイポー
ラトランジスタ３１ｂでは、Ｐ＋型のウェル領域４１を
Ｎ＋型の埋め込み層３３と当接するように形成する。ま
た、Ｐ＋型のウェル領域４１の高濃度領域を深部に形成
する。そのことで、ベース輸送効率およびエミッタ注入
効率を向上させ、ＩＩＬの逆方向縦型バイポーラトラン
ジスタ３１ｂの微細化による高集積化、高耐圧、電流増
幅率の向上等を実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波用のＩＩＬ
（Integrated Injection Logic）の構造およびその製
造方法に関し、詳細には、微細化、高耐圧および電流増
幅率を改善した半導体集積回路装置およびその製造方法
に関する。

【０００２】

【従来の技術】ＩＩＬ（Integrated Injection Logi
c）とは、バイポーラトランジスタによる多出力のＮＯ
Ｔ回路で、巧みな構造によって高い集積度が得られる。
また、ＩＩＬはノイズが小さいという長所が有る反面、
消費電流が大きいという欠点も有り、使用用途に応じて
用いられる。

【０００３】例えば、特開平２−２７３９６４号公報に
記載されているウォッシュド・エミッタ方式で形成する
ＩＩＬにおいて、一実施例を図面を参照しながら詳細に
説明する。

【０００４】図１０に示すように、本発明のＩＩＬとＮ
ＰＮトランジスタを示し、Ｐ型シリコン半導体基板１上
には、Ｎ−型エピタキシャル層２が形成されており、基
板１とエピタキシャル層２の間にはＮ＋型埋込層３が形
成されている。そして、Ｐ＋型分離領域４はエピタキシ
ャル層２を貫通して形成されており、島領域５は分離領
域４によりエピタキシャル層２が分離されて形成されて
いる。島領域５の表面には、ＮＰＮトランジスタのＰ型
ベース領域６、電極取出しの為のＰ型外部ベース領域
７、ＮＰＮトランジスタのＮ＋型エミッタ領域８、Ｎ＋
型コレクタコンタクト領域９が形成されている。

【０００５】また、島領域５の表面には、ＩＩＬのＰ−
型ベース領域１０、ＩＩＬのＰ型インジェクタ領域１
１、ＩＩＬのＰ型外部ベース領域１２が形成されてお
り、Ｐ−型ベース領域１０の表面に外部ベース領域１２
に囲まれる様にして複数個設けたＮ型の第１のコレクタ
領域１３が形成されている。そして、第１のコレクタ領
域１３の表面にこれよりパターンの開口部が小さくなる
ように重ねて形成したＮ＋の第２のコレクタ領域１４、
Ｎ型のカラー領域１５、エピタキシャル層２表面を覆う
シリコン酸化膜１６、および電極１７〜２４が形成され
ている。

【０００６】ＩＩＬは、インジェクタ領域１１をエミッ
タとし、島領域５をベースとし、ベース領域１０と外部
ベース領域１２をコレクタとするインジェクタラテラル
ＰＮＰトランジスタと、島領域５をエミッタ、ベース領
域１０をベース、第１と第２のコレクタ領域１３、１４
をコレクタとする逆方向縦型インバータＮＰＮトランジ
スタとの複合構造から成る。

【０００７】バイポーラＮＰＮトランジスタは、エミッ
タ拡散用の窓をそのまま電極コンタクト孔として用いる
ウォッシュド・エミッタ構造を有し、このエミッタ拡散
により、ＩＩＬの第２のコレクタ領域１４が形成されて
いる。

【０００８】その為、ＩＩＬのパターンは図１１に示す
通り、複数個の第１のコレクタ領域１３が外部ベース領
域１２に囲まれるようにして１つのブロック２５を構成
し、夫々の第１のコレクタ領域１３表面に第２のコレク
タ領域１４が設けられると共に、この第２のコレクタ領
域１４と略同サイズのコンタクト孔２６を介して第２の
コレクタ領域１４とオーミックコンタクトする電極１
９、２０が夫々配置され、さらに１つのインジェクタ領
域１１に対して前記ブロック２５が多数個設けられると
共に、電極１９、２０で電気的接続をとることにより所
望のロジック機能を達成するように構成される。尚、コ
レクタ電極１９、２０以外の電極は図示しない。

【０００９】上記した従来のＩＩＬ構造によれば、コン
タクト孔２６の大きさより第１のコレクタ領域１３を大
きくできるので、電極１９、２０間の距離やコンタクト
孔２６端と電極１９、２０端との距離により大きさに制
限を受ける第２のコレクタ領域１４よりも第１のコレク
タ領域１３を大きく形成できる。従って、前記逆方向縦
型インバータＮＰＮトランジスタのコレクタとして実質
的に働くＮ型半導体領域の大きさを、ベースのパターン
サイズに対して大きく採ることができるので、キャリア
のコレクタ捕獲効率が向上し、ＩＩＬのβｕｐ（電流増
幅率）を向上できる。

【００１０】図１２〜図２０を用いて、従来における半
導体集積回路装置の製造方法の一例を示すものである。

【００１１】先ず、図１２に示すように、半導体基板１
表面に埋込層３と分離領域４を形成する不純物を導入し
た後エピタキシャル技術によってエピタキシャル層２を
形成し、表面にＩＩＬのＰ−型ベース領域１０を形成す
る不純物をイオン注入してから基板１全体に熱処理を加
え、Ｐ−型ベース領域１０と分離領域４を熱拡散する。

【００１２】次に、図１３に示すように、エピタキシャ
ル層２表面からＰ型不純物を熱拡散して先の分離領域４
と連結させることにより、分離領域４を完成させて島領
域５を形成する。

【００１３】次に、図１４に示すように、エピタキシャ
ル層２表面からＮＰＮトランジスタの外部ベース領域７
と、ＩＩＬのインジェクタ領域１１および外部ベース領
域１２を形成するＰ型不純物を選択的に導入し、さらに
ＮＰＮトランジスタには外部ベース領域７より浅いベー
ス領域６を形成するＰ型不純物を選択的に導入する。

【００１４】次に、図１５に示すように、ＩＩＬの島領
域５表面とＰ−型ベース領域１０表面にリン（Ｐ）等の
Ｎ型不純物を選択的にイオン注入法等により導入し、図
１６に示すように、基板１全体に熱処理を加えることに
より、先に導入したＰ型不純物と共にＮ型不純物を拡散
してＩＩＬの第１のコレクタ領域１３とカラー領域１５
を形成する。この際、熱酸化又はＣＶＤ法等により、第
１のコレクタ領域１３表面にはシリコン酸化膜（ＳｉＯ
２）から成る絶縁膜１６を形成する。この絶縁膜は、カ
ラー領域１５表面に電極を延在させる為に必要な酸化膜
となる。

【００１５】次に、図１７に示すように、各半導体領域
上の絶縁膜１６の必要部分をホトエッチングすることに
より一括してコンタクト孔２６を開孔し、図１８に示す
ように、必要部分以外の領域をレジストマスクで覆い、
ＮＰＮトランジスタのエミッタ領域８とＩＩＬの第２の
コレクタ領域１４を形成するヒ素（Ａｓ）等のＮ型不純
物をイオン注入する。

【００１６】次に、図１９に示すように、基板１全体を
非酸化性雰囲気内で加熱することにより、ヒ素（Ａｓ）
を拡散してＮＰＮトランジスタのエミッタ領域８、コレ
クタコンタクト領域９、ＩＩＬの第２のコレクタ領域１
４、Ｎ＋型カラーコンタクト領域２７を形成する。

【００１７】この工程（エミッタ拡散工程）で各コンタ
クト孔２６内に不可避的に生成される極く薄い酸化膜
を、図２０に示すように、フッ酸（ＨＦ）を主成分とす
るエッチング液に基板１全体を浸して前記コンタクト孔
２６内の薄い酸化膜をエッチング（ウォッシュ）し、コ
ンタクト孔２６内の各半導体領域を露出する。

【００１８】最後に、蒸着又はスパッタ法によりアルミ
ニウム（Ａｌ）等の電極材料を基板１上に形成し、これ
を所望形状にパターニングすることにより、電極１７〜
２４を配設することで、図１０に示した従来における半
導体集積回路装置が完成する。

【００１９】上記本願の製造方法によれば、ＮＰＮトラ
ンジスタのエミッタ領域８とＩＩＬの第１のコレクタ領
域１３を別工程で形成するので、ウォッシュド・エミッ
タ方式のバイポーラトランジスタにβｕｐを向上したＩ
ＩＬを組み込むことが可能になる。

【００２０】

【発明が解決しようとする課題】上記したように、従来
のＩＩＬ構造では、不純物濃度が低濃度であるＰ−型の
ベース領域１０表面にイオン注入によりコレクタ領域１
３を形成していた。そして、ベース領域１０とコレクタ
領域１３間の幅Ｗｂを狭めて形成し、Ｗｂを抑えること
でβｕｐをコントロールする構造を形成していた。その
ため、ベース輸送効率、エミッタ注入効率は考慮しない
構造となっていた。

【００２１】しかしながら、ＩＩＬ構造でのβｕｐをＷ
ｂによりコントロールしていたため、例えば、βｕｐの
値を４〜７得ようとする場合、Ｗｂ狭めた構造が必須条
件となる。そのため、βｕｐを目的の値に達成するため
にはＷｂが狭くなりコレクタ−エミッタ間電圧が低下し
てしまい、その結果、ＩＩＬの耐圧が犠牲になってしま
う。その結果、βｕｐも確保し、かつ、耐圧をも確保す
ることができるＩＩＬ構造を達成するこたができないと
いう問題があった。

【００２２】

【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、本発明である半導体集
積回路装置では、一導電型のシリコン基板と、該基板上
に形成される逆導電型のエピタキシャル層と、前記基板
と前記エピタキシャル層との間に形成されているＩＩＬ
の逆方向縦型バイポーラトランジスタのエミッタとなる
逆導電型の埋め込み層と、前記エピタキシャル層に形成
されている前記ＩＩＬの逆方向縦型バイポーラトランジ
スタのベースとなる一導電型のウェル領域と、前記ウェ
ル領域表面に形成される前記ＩＩＬの逆方向縦型バイポ
ーラトランジスタのコレクタとなる逆導電型の拡散領域
とを有する半導体集積回路装置において、前記逆導電型
の埋め込み層の高濃度領域と前記一導電型のウェル領域
の高濃度領域とが近接して形成されていることを特徴と
する。

【００２３】本発明の半導体集積回路装置は、好適に
は、前記一導電型のウェル領域は前記逆導電型の埋め込
み層とほぼ当接しており、前記ＩＩＬの逆方向縦型バイ
ポーラトランジスタのベース幅を厚く形成していること
を特徴とする。また、前記拡散領域は、前記拡散領域上
に形成されているポリシリコン電極からの不純物の浸み
だしにより形成されていることを特徴とする。そのこと
により、エミッタ−コレクタ電圧を確保することがで
き、高耐圧の前記ＩＩＬの逆方向縦型バイポーラトラン
ジスタを実現できる。

【００２４】更に、本発明の半導体集積回路装置は、好
適には、前記一導電型のウェル領域の濃度分布は深部に
おける濃度が高く浅部における濃度が低く、前記ウェル
領域と前記拡散領域との接続部における不純物濃度に対
して逆勾配を有する構造となることを特徴とする。その
ことにより、前記ＩＩＬの逆方向縦型バイポーラトラン
ジスタのベース輸送効率を向上することができる。

【００２５】更に、本発明の半導体集積回路装置は、好
適には、前記一導電型のウェル領域と前記逆導電型の埋
め込み層との濃度分布は、できるだけ高濃度部で交わる
ことを特徴とする。そのことにより、前記ＩＩＬの逆方
向縦型バイポーラトランジスタのエミッタ注入効率を向
上することができる。

【００２６】また、本発明は、上記した従来の課題に鑑
みてなされたもので、本発明である半導体集積回路装置
の製造方法では、一導電型のシリコン基板を準備する工
程と、該基板表面に逆導電型の埋め込み層をイオン注入
し、ＩＩＬの逆方向縦型バイポーラトランジスタのエミ
ッタとなる前記埋め込み層を拡散すると同時に前記基板
上に逆導電型のエピタキシャル層を積層する工程と、前
記エピタキシャル層に高加速電圧のイオン注入により、
前記ＩＩＬの逆方向縦型バイポーラトランジスタのベー
スとなる一導電型のウェル領域を形成する工程と、前記
ウェル領域表面に前記ＩＩＬの逆方向縦型バイポーラト
ランジスタのコレクタとなる逆導電型の拡散領域を形成
する工程とを有することを特徴とする。

【００２７】本発明の半導体集積回路装置の製造方法
は、好適には、前記エピタキシャル層に高加速電圧のイ
オン注入により一導電型のウェル領域を形成する工程
は、前記ウェル領域の濃度分布において、前記ウェル領
域の深部に高濃度部を形成し浅部に低濃度を形成し、前
記ウェル領域と前記拡散領域との接続部における不純物
濃度に対して逆勾配を有する構造を形成する工程である
ことを特徴とする。そのことにより、前記ＩＩＬの逆方
向縦型バイポーラトランジスタのベース輸送効率を向上
することができる。

【００２８】更に、本発明の半導体集積回路装置の製造
方法は、好適には、前記エピタキシャル層に高加速電圧
のイオン注入により一導電型のウェル領域を形成する工
程は、前記ウェル領域と前記逆導電型の埋め込み層との
濃度分布において、できるだけ高濃度部で交わる構造を
形成する工程であることを特徴とするそのことにより、
前記ＩＩＬの逆方向縦型バイポーラトランジスタのエミ
ッタ注入効率を向上することができる。

【００２９】

【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照しながら詳細に説明する。

【００３０】先ず、第１の実施の形態について説明す
る。図１は、ＩＩＬ３１の断面図を示したものであり、
ＩＩＬ３１内には横型のＰＮＰトランジスタ３１ａおよ
び逆方向縦型のＮＰＮトランジスタ３１ｂにより形成さ
れている。

【００３１】尚、本実施の形態では、ＩＩＬ３１のみを
図示しているが、他の領域には、従来例のように、ＮＰ
Ｎトランジスタ等が同時に形成されている。

【００３２】Ｐ−型の単結晶シリコン基板３２上には、
例えば、比抵抗０．１〜３．５Ω・ｃｍ、厚さ１．０〜
３．０μｍのエピタキシャル層３７が形成されている。
そして、基板３２およびエピタキシャル層３７には、両
者を完全に貫通するＰ＋型分離領域３４によって横型の
ＰＮＰトランジスタ３１ａおよび逆方向縦型のＮＰＮト
ランジスタ３１ｂからなるＩＩＬ３１を形成する島領域
が形成されている。

【００３３】この分離領域３４は、基板３２表面から上
下方向に拡散したＰ＋型の埋め込み層３５から成り、Ｐ
＋型の埋め込み層３５でエピタキシャル層３７を島状に
分離する。また、Ｐ＋型分離領域３４上には、ＬＯＣＯ
Ｓ酸化膜４０が形成されていることで、より素子間分離
が成される。

【００３４】そして、エピタキシャル層３７には、Ｎ＋
型の拡散領域３８、３９、Ｐ＋型のウェル領域４１およ
びＰ＋型拡散領域４２、４３が形成されている。Ｐ＋型
のウェル領域４１には、Ｐ＋＋型の拡散領域４５、４
６、４７およびＮ＋＋型の拡散領域５１、５２が形成さ
れている。Ｐ＋＋型の拡散領域４５、４６、４７は、そ
れらの領域上に形成されているポリシリコン（ＰＰ）４
４から浸みだしたＰ型の不純物により形成されており、
Ｎ＋＋型の拡散領域５１、５２は、それらの領域上に形
成されているポリシリコン（ＥＰ）５０から浸みだした
Ｎ型の不純物により形成されている。

【００３５】上記したように、ＩＩＬ３１は、横型のＰ
ＮＰトランジスタ３１ａおよび逆方向縦型のＮＰＮトラ
ンジスタ３１ｂにより構成されている。横型のＰＮＰト
ランジスタ３１ａは、インジェクタ領域として用いられ
ているＰ＋型の拡散領域４２をエミッタとし、エピタキ
シャル層３７をベースとして、Ｐ＋型の拡散領域４３を
コレクタ領域として構成されている。また、逆方向縦型
のＮＰＮトランジスタ３１ｂは、Ｎ＋型の埋め込み層３
３およびＮ＋型の拡散領域３８をエミッタとし、Ｐ＋型
のウェル領域４１をベースとし、Ｎ＋＋型拡散領域５
１、５２をそれぞれ第１および第２のコレクタとして構
成されている。

【００３６】そして、ＩＩＬ３１の機能としては、イン
ジェクタ領域４２上の外部電極５５が電源と接続してお
り、横型のＰＮＰトランジスタ３１ａにおいて、Ｐ＋型
の拡散領域４３と接続する外部電極５６に低電圧が印加
すると横型のＰＮＰトランジスタ３１ａがＯＮし、逆方
向縦型のＮＰＮトランジスタ３１ｂはＯＦＦとなる。逆
に、横型のＰＮＰトランジスタ３１ａにおいて、Ｐ＋型
の拡散領域４３と接続する外部電極５６に高電圧が印加
すると横型のＰＮＰトランジスタ３１ａがＯＦＦし、逆
方向縦型のＮＰＮトランジスタ３１ｂはＯＮとなる。そ
して、逆方向縦型のＮＰＮトランジスタ３１ｂの第１お
よび第２のコレクタであるＮ＋＋型拡散領域５１、５２
には外部電極５７、５８がポリシリコン５０を介して接
続されており、更に、その外部電極５７、５８の先に回
路等が接続している。そのことで、その回路等は、縦型
のＮＰＮトランジスタ３１ｂの第１および第２のコレク
タの動作に応じて機能する。

【００３７】ここで、ポリシリコン４４、５０について
説明するが、逆方向縦型のＮＰＮトランジスタ３１ｂの
ベースであるＰ＋型のウェル領域４１表面には、Ｎ＋＋
型拡散領域５１、５２により第１および第２のコレクタ
が狭い領域に形成されている。しかし、ポリシリコン４
４により第１および第２のコレクタであるＮ＋＋型拡散
領域５１、５２を確実に分離して構成することができ
る。

【００３８】更に、上記したように、Ｐ＋＋型の拡散領
域４５、４６、４７およびＮ＋＋型の拡散領域５１、５
２がポリシリコン４４、５０による不純物の浸みだしに
より形成されているが、マスクを用いて形成する必要が
なくセルファラインとして形成されているので高集積化
に優れている構造である。

【００３９】更に、ポリシリコン４４上には、絶縁膜と
してＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌ
ｉｃａｔｅ）膜４８が形成され、ＴＥＯＳ膜４８上を含
め基板３２上にはＨＴＯ膜３６が形成されている。更
に、ポリシリコン４４の側面にはポリシリコンによりサ
イドウォール４９が形成されている。そして、ＴＥＯＳ
膜４８およびＨＴＯ膜３６を介して、ポリシリコン４４
上にはポリシリコン５０が形成されている。そのこと
で、それぞれポリシリコン４４は高濃度のＰ型不純物が
イオン注入れ、また、ポリシリコン５０は高濃度のＮ型
不純物がイオン注入さているが、高濃度層の接触による
リーク電流を防ぐことができる。

【００４０】本発明のＩＩＬ３１の特徴としては、逆方
向縦型のＮＰＮトランジスタ３１ｂのベース領域である
Ｐ＋型のウェル領域がエミッタ領域であるＮ＋型の埋め
込み層とほぼ当接している構造を有することにある。更
に、Ｐ＋型のウェル領域４１の濃度分布としては、Ｐ＋
型のウェル領域４１の深部に高濃度領域が存在し、Ｐ＋
型のウェル領域４１表面に近づくにつれて不純物濃度が
低くなる構造を有することにある。

【００４１】更に、上記したように、Ｐ＋型のウェル領
域４１の深部に高濃度領域が存在することで、Ｐ＋型の
ウェル領域４１とＮ＋型の埋め込み層３３とが、それぞ
れの高濃度領域で交差することにある。

【００４２】具体的には、本発明のＩＩＬの逆方向縦型
のＮＰＮトランジスタ３１ｂの濃度分布を図２（Ａ）に
示した。縦軸に不純物濃度、横軸に深さを表示してい
る。そして、図２（Ｂ）には、従来のＩＩＬの逆方向縦
型のＮＰＮトランジスタにおける濃度分布を示し、両者
の相違点を述べながら本発明の特徴について説明する。

【００４３】図２（Ａ）に示したように、本発明のＩＩ
Ｌの逆方向縦型のＮＰＮトランジスタ３１ｂの特徴とし
ては、ベース領域とコレクタ領域との幅Ｗｂが広く形成
されている。そして、ベース領域の高濃度領域がベース
領域幅の中心よりも深部に形成されており、ベース領域
の高濃度領域でエミッタ領域と接続している。また、ベ
ース領域とコレクタ領域とはエピタキシャル層３７の表
面付近で接続しており、ベース領域の不純物濃度に注目
すると、低濃度部で交差している。その結果、図からも
分かるように、ベース領域の濃度勾配は、コレクタ領域
とベース領域との接続領域に対して正の勾配、つまり、
ベース領域の濃度分布は、深部程高濃度であり浅部に近
づくにつれ低濃度となる構造となっている。

【００４４】そのことにより、本発明の逆方向縦型のＮ
ＰＮトランジスタ３１ｂでは、エミッタ領域から輸送さ
れた電子がベース領域の濃度勾配を利用しコレクタ領域
に運ばれることができるので、ベース輸送効率が優れて
いるという構造を実現することとなる。

【００４５】更に、図２（Ａ）に示したように、本発明
のＩＩＬの逆方向縦型のＮＰＮトランジスタ３１ｂの特
徴としては、ベース領域とコレクタ領域との幅Ｗｂが広
く形成されている。そして、ベース領域の高濃度領域が
ベース領域幅の中心よりも深部に形成されており、ベー
ス領域の高濃度領域でエミッタ領域と接続している。ま
た、本発明では、ベース領域の高濃度領域を深部に形成
していることで、ベース領域とエミッタ領域とができる
だけ高濃度領域で接続していることにある。

【００４６】そのことにより、本発明の逆方向縦型のＮ
ＰＮトランジスタ３１ｂでは、エミッタ領域から輸送さ
れた電子がベース領域の濃度分布のうち高濃度部にのる
ことができるので、エミッタ注入効率の優れているとい
う構造を実現することとなる。

【００４７】一方、図２（Ｂ）に示したように、従来の
ＩＩＬの逆方向縦型のＮＰＮトランジスタの構造として
は、例えば、ベース領域とコレクタ領域間の幅Ｗｂがエ
ピタキシャル層２幅の１／３程度であり、Ｗｂが狭い構
造をしていた。そして、従来では、Ｗｂの値を小さくコ
ントロールすることでβｕｐを調整していため、ベース
領域の濃度分布は、コレクタ領域とベース領域との接続
領域に対して負の勾配、つまり、ベース領域の濃度分布
は、深部程低濃度であり浅部に近づくにつれ高濃度とな
る構造となっている。

【００４８】このように本発明と従来との構造とでは、
従来における構造では、基板１上にエピタキシャル層２
が、例えば、３．０〜４．０μｍ程度形成されていた
が、従来における構造では、基板３２上にエピタキシャ
ル層３７が、例えば、１．０〜３．０μｍ程度形成され
ている。そして、本発明における構造では、従来におけ
る構造と比較してＷｂが幅広く形成されている点が相違
する。そのことで、本発明のＩＩＬの逆方向縦型のＮＰ
Ｎトランジスタ３１ｂにおいて、Ｗｂに依存するβｕｐ
は低減する。しかし、Ｗｂに依存するβｕｐは低減する
が、上記したように、本発明の構造では、ベース領域の
高濃度領域を深部に形成することでベース輸送効率が大
幅に向上し、また、エミッタ注入効率も大幅に向上す
る。

【００４９】その結果、本発明の逆方向縦型のＮＰＮト
ランジスタ３１ｂでは、チップサイズを大幅に縮小した
が、高耐圧、かつ、βｕｐが大幅に向上した構造を実現
することができる。

【００５０】更に、本発明の逆方向縦型のＮＰＮトラン
ジスタ３１ｂでは、Ｗｂではなく、ベース輸送効率およ
びエミッタ注入効率に依存して、βｕｐを向上させる構
造にしたことで、従来の構造と比べて、コレクタサイズ
を１／１６を縮小し、また、ゲートピッチを約３割程度
縮小することができた。

【００５１】次に、先ず、本発明の製造方法により、図
１に示したＩＩＬ３１の１実施の形態における製造工程
について、図３〜図９を参照にして以下に説明する。

【００５２】先ず、図３に示すように、Ｐ−型の単結晶
シリコン基板３２を準備し、この基板３２の表面を熱酸
化して酸化膜を形成し、埋め込み層３３に対応する酸化
膜をホトエッチングして選択マスクとする。そして、基
板３２表面にＮ＋型埋め込み層３３を形成するヒ素（Ａ
ｓ）を拡散する。

【００５３】次に、図４に示すように、Ｐ＋型の分離領
域３４を形成するためのＰ＋型埋め込み層３５のイオン
注入を行う。図３において選択マスクとして用いた酸化
膜を全て除去した後、基板３２の表面を熱酸化してシリ
コン酸化膜を、例えば、０．０１〜０．２０μｍ程度形
成し、公知のフォトリソグラフィ技術によりＰ＋型埋め
込み層３４を形成する部分に開口部が設けられたフォト
レジストを選択マスクとして形成する。そして、Ｐ型不
純物、例えば、ホウ素（Ｂ）をイオンエネルギー１００
〜２００ｋｅＶ、導入量１．０×１０¹³〜１．０×１０
¹⁵／ｃｍ²でイオン注入する。その後、フォトレジスト
を除去する。このとき、Ｎ＋型埋め込み層３３が同時に
拡散される。

【００５４】次に、図５に示すように、酸化膜を全て除
去した後、基板３２をエピタキシャル成長装置のサセプ
タ上に配置し、ランプ加熱によって基板３２に、例え
ば、１０００℃程度の高温を与えると共に反応管内にＳ
ｉＨ₂Ｃｌ₂ガスとＨ₂ガスを導入することにより、例え
ば、比抵抗０．１〜３．５Ω・ｃｍ、厚さ１．０〜３．
０μｍ程度のエピタキシャル層３７を成長させる。

【００５５】そして、基板３２の表面を熱酸化してシリ
コン酸化膜を、例えば、０．０１〜０．２０μｍ程度形
成し、公知のフォトリソグラフィ技術によりＮ＋型の拡
散領域３８、３９を形成する部分に開口部が設けられた
フォトレジストを選択マスクとして形成する。そして、
Ｎ型不純物、例えば、リン（Ｐ）をイオンエネルギー６
０〜１２０ｋｅＶ、導入量５．０×１０¹⁴〜５．０×１
０¹⁶／ｃｍ²でイオン注入する。その後、フォトレジス
トを除去する。このとき、Ｎ＋型埋め込み層３３および
Ｐ＋型の埋め込み層３５が同時に拡散される。

【００５６】次に、図６に示したように、例えば、８０
０〜１２００℃程度でスチーム酸化で酸化膜付けを行い
ながら基板３２全体に熱処理を与え、ＬＯＣＯＳ酸化膜
４０を形成する。そして、Ｐ＋型分離領域３４上には、
ＬＯＣＯＳ酸化膜４０が形成されることでより素子間分
離が成される。ここで、ＬＯＣＯＳ酸化膜４０は、例え
ば、厚さ０．５〜１．０μｍ程度に形成される。

【００５７】そして、図５において形成したシリコン酸
化膜上に、公知のフォトリソグラフィ技術によりＰ＋型
のウェル領域４１を形成する部分に開口部が設けられた
フォトレジストを選択マスクとして形成する。そして、
Ｐ型不純物、例えば、ホウ素（Ｂ）をイオンエネルギー
８０〜１６０ｋｅＶ、導入量１．０×１０¹²〜１．０×
１０¹⁴／ｃｍ²でイオン注入する。このとき、Ｐ＋型の
ウェル領域４１にホウ素（Ｂ）をイオン注入する工程で
は、選択マスクしてフォトレジストの他にＬＯＣＯＳ酸
化膜４０を用いることで、ＬＯＣＯＳ酸化膜４０に対し
てＰ＋型のウェル領域４１の位置をより正確にイオン注
入を行うことができる。その後、フォトレジストを除去
する。このとき、Ｎ＋型の拡散領域３８、３９が同時に
拡散される。

【００５８】そして、図７において形成したシリコン酸
化膜上に、公知のフォトリソグラフィ技術によりＰ＋型
の拡散領域４２、４３を形成する部分に開口部が設けら
れたフォトレジストを選択マスクとして形成する。そし
て、Ｐ型不純物、例えば、ホウ素（Ｂ）をイオンエネル
ギー８０〜１６０ｋｅＶ、導入量１．０×１０¹²〜１．
０×１０¹⁴／ｃｍ²でイオン注入する。このとき、拡散
領域４２、４３にホウ素（Ｂ）をイオン注入する工程で
は、選択マスクしてフォトレジストの他にＬＯＣＯＳ酸
化膜４０を用いることで、ＬＯＣＯＳ酸化膜４０に対し
てＰ＋型の拡散領域４２の位置をより正確にイオン注入
を行うことができる。その後、フォトレジストを除去す
る。このとき、Ｐ＋型のウェル領域４１が同時に拡散さ
れる。

【００５９】次に、図８に示したように、基板３２全体
にポリシリコンを、例えば、５００〜６００℃程度、厚
さ０．１〜０．３μｍ程度形成する。そして、Ｐ型不純
物、例えば、フッカホウ素（ＢＦ）をイオンエネルギー
２０〜５０ｋｅＶ、導入量３．０×１０¹⁴〜１．０×１
０¹⁶／ｃｍ²でイオン注入する。その後、ポリシリコン
上に、公知のフォトリソグラフィ技術によりポリシリコ
ン（ＰＰ）４４を形成する部分にのみフォトレジストが
残存させ、選択マスクとして形成し、その他の部分をエ
ッチングにより除去する。

【００６０】そして、基板３２全体にＴＥＯＳ膜４８
を、例えば、厚さ０．１〜０．３μｍ程度形成する。そ
の後、ＴＥＯＳ膜４８に、公知のフォトリソグラフィ技
術によりＴＥＯＳ膜４８を形成する部分にのみフォトレ
ジストが残存させ、選択マスクとして形成し、その他の
部分をエッチングにより除去する。そのことで、ポリシ
リコン４４上にはＴＥＯＳ膜４８を形成する。その後、
ポリシリコン（ＰＰ）４４とポリシリコン（ＥＰ）４８
（図９参照）とを絶縁するためのＨＴＯ膜３６を、例え
ば、０．０１〜０．１０μｍ程度形成する。

【００６１】次に、ポリシリコン４４上に形成されたＨ
ＴＯ膜３６の側面にサイドウォール４９を形成するため
に、基板３２全体にポリシリコンを、例えば、５００〜
６００℃程度、厚さ０．１〜０．３μｍ程度形成する。
その後、完全異方性エッチバックにより、サイドウォー
ル４７を形成する。そして、この工程と同時に、ポリシ
リコン（ＰＰ）４４内のＰ型不純物が熱拡散され、Ｐ＋
型のウェル領域４１表面にＰ＋＋型の拡散領域４５、４
６、４７が、例えば、厚さ０．０１〜０．１０μｍ程度
形成される。

【００６２】次に、図９に示したように、基板３２全体
にポリシリコンを、例えば、５００〜６００℃程度、厚
さ０．１〜０．３μｍ程度形成する。そして、Ｎ型不純
物、例えば、ヒ素（Ａｓ）をイオンエネルギー２０〜５
０ｋｅＶ、導入量３．０×１０¹⁴〜１．０×１０¹⁶／ｃ
ｍ²でイオン注入する。その後、ポリシリコン上に、公
知のフォトリソグラフィ技術によりポリシリコン（Ｅ
Ｐ）４５を形成する部分にのみフォトレジストが残存さ
せ、選択マスクとして形成し、その他の部分をエッチン
グにより除去する。

【００６３】そして、例えば、５００〜６００℃程度を
基板３２全体に加えることで、ポリシリコン（ＥＰ）４
５内のＮ型不純物が熱拡散され、Ｐ＋型のウェル領域４
１表面にＮ＋＋型の拡散領域５１、５２が、例えば、厚
さ０．０１〜０．１０μｍ程度形成される。

【００６４】最後に、基板３２上には、絶縁膜であるＴ
ＥＯＳ膜（図示せず）を、例えば、厚さ０．０１〜０．
２０μｍ程度形成し、次に、シリコン窒化膜（図示せ
ず）を、例えば、厚さ０．０１〜０．２０μｍ程度形成
する。そして、シリコン窒化膜上にはＢＰＳＧ（リンホ
ウ素シリケートガラス）膜５３を、例えば、厚さ０．５
〜３．０μｍ程度形成し、その後、ＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）膜により表面が平坦化する。ここ
で、ＢＰＳＧ膜５３下には、シリコン窒化膜が形成され
ているため、水分がＢＰＳＧ膜５３を透過してデバイス
内に入ってきても、このシリコン窒化膜で防止すること
ができる構造となる。

【００６５】その後、Ｎ＋型の拡散領域３８、Ｐ＋型の
拡散領域４２、ポリシリコン（ＰＰ）４４、ポリシリコ
ン（ＥＰ）４５上には、外部と電気的に接続するために
コンタクトホールを介してＡｌの外部電極５４、５５、
５６、５７、５８が形成され、図１に示したＩＩＬ３１
が完成する。

【００６６】上記したように、実施の形態におけるＩＩ
Ｌの製造方法によれば、逆方向縦型のバイポーラトラン
ジスタ３１ｂのベース領域として用いるＰ＋型のウェル
領域４１の形成方法に特徴がある。それは、上記したよ
うに、Ｐ＋型のウェル領域４１を形成する工程におい
て、不純物をイオン注入する時のイオンエネルギーを通
常の場合と比べて高出力で行うことで、Ｐ＋型のウェル
領域４１内で高濃度領域を出来るだけ深部に形成するこ
とにある。

【００６７】そのことにより、上記でも説明したよう
に、逆方向縦型のバイポーラトランジスタ３１ｂにおけ
るエミッタ注入効率およびベース輸送効率を大幅に向上
させ、そのことで、電流増幅率を改善することができ
る。更に、コレクタ領域がベース領域の表面に深さ方向
に浅く形成するため、空乏層領域も確実に確保すること
ができるので、高耐圧な縦型バイポーラトランジスタ３
１ｂを同時に実現できる製造方法を提供することができ
る。

【００６８】尚、上記した本実施の形態では、ＩＩＬの
逆方向縦型のＮＰＮバイポーラトランジスタの場合につ
いて述べたが、本実施例に限定する必要はなく、本発明
の要旨を逸脱しない範囲で、種々の変更が可能である。

【００６９】

【発明の効果】本発明の半導体集積回路装置によれば、
ＩＩＬの逆方向縦型のバイポーラトランジスタにおい
て、ベース領域として機能するＰ＋型のウェル領域をエ
ミッタ領域と当接するように形成している。更に、前記
Ｐ＋型のウェル領域は、前記Ｐ＋型のウェル領域の深部
に高濃度領域を有する構造を形成する。そのことで、前
記Ｐ＋型のウェル領域の濃度勾配は、前記Ｐ＋型のウェ
ル領域の表面に深さ方向に浅く形成されているＮ＋＋型
のコレクタ領域との接続領域の不純物濃度に対して逆勾
配を有することで、前記エミッタ領域から輸送された電
子が前記ベース領域の前記逆勾配を利用できるので、ベ
ース輸送効率が優れている構造となる。その結果、電流
増幅率を大幅に改善したＩＩＬの逆方向縦型のバイポー
ラトランジスタを実現することができる。

【００７０】本発明の半導体集積回路装置によれば、Ｉ
ＩＬの逆方向縦型のバイポーラトランジスタにおいて、
ベース領域として機能するＰ＋型のウェル領域を前記エ
ミッタ領域と当接するように形成している。更に、前記
Ｐ＋型のウェル領域は、前記Ｐ＋型のウェル領域の深部
に高濃度領域を有する構造を有する。そのことで、前記
ベース領域の高濃度部と前記エミッタ領域の高濃度部と
で接続することができ、前記エミッタ領域から輸送され
た電子が前記ベース領域の濃度分布のうち高濃度部にの
ることができるので、エミッタ注入効率の優れている構
造となる。その結果、電流増幅率を大幅に改善したＩＩ
Ｌの逆方向縦型のバイポーラトランジスタを実現するこ
とができる。

【００７１】更に、本発明の半導体集積回路装置によれ
ば、ＩＩＬの逆方向縦型のバイポーラトランジスタにお
いて、前記ベース領域として機能する前記Ｐ＋型のウェ
ル領域をエピタキシャル層の深部まで形成されている。
そして、前記Ｐ＋型のウェル領域の表面には、前記Ｎ＋
＋型のコレクタ領域が深さ方向に浅く形成されている。
そのことで、上記したように、電流増幅率を備え、か
つ、チップサイズは大幅に縮小されるが高耐圧なＩＩＬ
の逆方向縦型のバイポーラトランジスタを実現すること
ができる。

【００７２】また、本発明の半導体集積回路装置の製造
方法によれば、ＩＩＬの逆方向縦型のバイポーラトラン
ジスタの製造方法において、ベース領域として用いるＰ
＋型のウェル領域の形成方法に特徴がある。それは、前
記Ｐ＋型のウェル領域を形成する工程において、不純物
をイオン注入する時のイオンエネルギーを通常の場合と
比べて高出力で行うことで、前記Ｐ＋型のウェル領域内
で高濃度領域を出来るだけ深部に形成することができ
る。更に、前記Ｐ＋型のウェル領域をエミッタ領域と当
接するように、幅広く形成することにもある。そのこと
で、ＩＩＬの逆方向縦型バイポーラトランジスタのエミ
ッタ注入効率およびベース輸送効率を大幅に向上させ、
電流増幅率を改善することができる。

【００７３】更に、本発明の半導体集積回路装置の製造
方法によれば、ＩＩＬの逆方向縦型のバイポーラトラン
ジスタの製造方法において、前記コレクタ領域がベース
領域の表面に深さ方向に浅く形成することができ、空乏
層領域も確実に確保することができる。そのことで、チ
ップサイズは大幅に縮小されるが高耐圧なＩＩＬの逆方
向縦型のバイポーラトランジスタの製造方法を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの断面図である。

【図２】本発明および従来におけるＩＩＬの逆方向縦型
のバイポーラトランジスタの濃度分布を示した図ある。

【図３】本発明の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断図面である。

【図４】本発明の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断図面である。

【図５】本発明の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断図面である。

【図６】本発明の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断図面である。

【図７】本発明の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断図面である。

【図８】本発明の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断図面である。

【図９】本発明の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断図面である。

【図１０】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの断図面である。

【図１１】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図１２】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図１３】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図１４】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図１５】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図１６】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図１７】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図１８】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図１９】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

【図２０】従来の実施の形態における逆方向縦型のバイ
ポーラトランジスタを含んだＩＩＬの製造方法を説明す
る断面図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 智 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F003 BB02 BC09 BF03 BG03 BJ01 BN03 5F082 AA02 AA13 BA11 BA27 BA35 BA42 BA43 BA47 BC03 FA08

Claims (7)

【特許請求の範囲】
1. 【請求項１】 一導電型のシリコン基板と、 該基板上に形成される逆導電型のエピタキシャル層と、 前記基板と前記エピタキシャル層との間に形成されてい
   るＩＩＬの逆方向縦型バイポーラトランジスタのエミッ
   タとなる逆導電型の埋め込み層と、 前記エピタキシャル層に形成されている前記ＩＩＬの逆
   方向縦型バイポーラトランジスタのベースとなる一導電
   型のウェル領域と、 前記ウェル領域表面に形成される前記ＩＩＬの逆方向縦
   型バイポーラトランジスタのコレクタとなる逆導電型の
   拡散領域とを有する半導体集積回路装置において、 前記逆導電型の埋め込み層の高濃度領域と前記一導電型
   のウェル領域の高濃度領域とが近接して形成されること
   を特徴とする半導体集積回路装置。
2. 【請求項２】 前記一導電型のウェル領域は前記逆導電
   型の埋め込み層とほぼ当接していることを特徴とする請
   求項１記載の半導体集積回路装置。
3. 【請求項３】 前記一導電型のウェル領域の濃度分布は
   深部における濃度が高く浅部における濃度が低く、前記
   ウェル領域と前記拡散領域との接続部における不純物濃
   度に対して逆勾配を有する構造となることを特徴とする
   請求項１または請求項２記載の半導体集積回路装置。
4. 【請求項４】 前記一導電型のウェル領域と前記逆導電
   型の埋め込み層との濃度分布は、できるだけ高濃度部で
   交わることを特徴とする請求項１から請求項３のいずれ
   かに記載の半導体集積回路装置。
5. 【請求項５】 一導電型のシリコン基板を準備する工程
   と、 該基板表面に逆導電型の埋め込み層をイオン注入し、Ｉ
   ＩＬの逆方向縦型バイポーラトランジスタのエミッタと
   なる前記埋め込み層を拡散すると同時に前記基板上に逆
   導電型のエピタキシャル層を積層する工程と、 前記エピタキシャル層に高加速電圧のイオン注入によ
   り、前記ＩＩＬの逆方向縦型バイポーラトランジスタの
   ベースとなる一導電型のウェル領域を形成する工程と、 前記ウェル領域表面に前記ＩＩＬの逆方向縦型バイポー
   ラトランジスタのコレクタとなる逆導電型の拡散領域を
   形成する工程とを有することを特徴とする半導体集積回
   路装置の製造方法。
6. 【請求項６】 前記エピタキシャル層に高加速電圧のイ
   オン注入により一導電型のウェル領域を形成する工程
   は、前記ウェル領域の濃度分布において、前記ウェル領
   域の深部に高濃度部を形成し浅部に低濃度を形成し、前
   記ウェル領域と前記拡散領域との接続部における不純物
   濃度に対して逆勾配を有する構造を形成する工程である
   ことを特徴とする請求項５記載の半導体集積回路装置の
   製造方法。
7. 【請求項７】 前記エピタキシャル層に高加速電圧のイ
   オン注入により一導電型のウェル領域を形成する工程
   は、前記ウェル領域と前記逆導電型の埋め込み層との濃
   度分布において、できるだけ高濃度部で交わる構造を形
   成する工程であることを特徴とする請求項５または請求
   項６記載の半導体集積回路装置の製造方法。