KR100209228B1 - 바이폴라 접합 트랜지스터 제조방법 - Google Patents
바이폴라 접합 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100209228B1 KR100209228B1 KR1019960061706A KR19960061706A KR100209228B1 KR 100209228 B1 KR100209228 B1 KR 100209228B1 KR 1019960061706 A KR1019960061706 A KR 1019960061706A KR 19960061706 A KR19960061706 A KR 19960061706A KR 100209228 B1 KR100209228 B1 KR 100209228B1
- Authority
- KR
- South Korea
- Prior art keywords
- bipolar junction
- substrate
- ion implantation
- junction transistor
- impurity
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 바이폴라 접합 트랜지스터 제조방법은 공정 단계가 복잡하고, 그 동작 특성 또한 우수하지 못한 문제점이 있었음.
3. 발명의 해결방법의 요지
본 발명은 협폭의 베이스를 구현하여 누설 전류를 감소시키며, 또한 더블 베이스와 더블 콜렉터를 구현함으로써 고이득, 고속도를 가진 동작 특성을 개선한 바이폴라 접합 트랜지스터 제조방법을 제공하고자 함.
4. 발명의 중요한 용도
바이폴라 접합 트랜지스터 제조에 이용됨.
Description
본 발명은 바이폴라 접합 트랜지스터(Bipolar Junction Transistor) 제조방법에 관한 것이다.
바이폴라 트랜지스터는 유니폴라(unipolar) 소자인 모스 트랜지스터(MOS transistor)에 비하여 지연 시간이 짧기 때문에 빠른 동작 속도를 가진다. 또한, 전력 소비량도 모스 트랜지스터에 비하여 작다. 이러한 바이폴라 접합 트랜지스터의 우수한 특성 때문에 캐쉬 메모리 등에 사용되는 바이-씨모스(BI-CMOS)에 많이 사용되고 있다.
그러나, 첨부된 도면 도 1에 도시된 바와 같은 종래의 바이폴라 접합 트랜지스터는 n형 에피택셜(epitaxial)층(12), p형 에피택셜층(13), 베이스(14)를 이루는 폴리 실리콘막 패턴, 콜렉터(11a)를 이루는 폴리 실리콘막 패턴 등의 많은 독립적인 도전층 및 절연층이 필요하고 이에 따른 공정이 매우 복잡하다는 문제점이 있다. 또한, 그 동작 특성면에서도 뛰어나지 못하다는 단점이 있다.
미설명 도면 부호 10은 실리콘 기판, 11은 콜렉터, 15는 에미터, 16a, 16b는 층간 절연막인 산화막이다.
본 발명은 협폭의 베이스를 구현하여 누설 전류를 감소시키며, 또한 더블 베이스와 더블 콜렉터를 구현함으로써 고이득, 고속도를 가진 동작 특성을 개선한 바이폴라 접합 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따라 형성된 npn 바이폴라 접합 트랜지스터의 단면도,
도 2A 내지 도 2D는 본 발명의 일실시예에 따른 npn 바이폴라 트랜지스터 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10,20,22 : 실리콘 기판11 : 콜렉터
12 : n형 에피택셜층13 : p형 에피택셜층
14 : 베이스15 : 에미터
16a, 16b : 산화막21 : 매몰 산화막
23 : 질화막 패턴24 : 폴리 실리콘막
24a : p+베이스25 : 포토레지스트 패턴
26 : n+에미터27 : n+콜렉터
28 : n-콜렉터29 : p-베이스
상기 목적을 달성하기 위하여 본 발명은 제1 기판상에 절연막을 형성하고, 그 상부에 활성영역 형성을 위한 제2 기판을 형성한 다음, 상기 제2 기판 상에 저농도의 제1 불순물을 이온주입하는 단계; 상기 제2 기판 상부에 이온주입 장벽막 패턴을 형성하고, 이를 이온주입 장벽으로하여 저농도의 제2 불순물을 이온주입하는 단계; 전체구조 상부에 고농도의 제2 불순물이 도핑된 폴리 실리콘막을 형성하는 단계; 상기 이온주입 장벽막 패턴 상부 및 상기 제2 기판 상의 에미터측 일부에 남도록 상기 폴리 실리콘막을 선택적 식각하는 단계; 제2 반도체 기판 상에 고농도의 제1 불순물을 이온주입하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 2A 내지 도 2D를 참조하여 본 발명의 일실시예를 상술한다.
먼저, 도 2A에 도시된 바와 같이 실리콘 기판(20) 상에 매몰 산화막(21)을 형성하고, 그 상부에 또 다른 실리콘 기판(22)을 접착시키고 이를 화학적 기계적 연마법을 사용하여 활성 영역 형성에 적합하도록 소정 두께만을 남긴다. 계속하여, 실리콘 기판(22) 상에 이후의 n-콜렉터 형성을 위하여 저농도의 n형 불순물 이온주입 및 어닐링을 실시한다.
다음으로, 도 2B에 도시된 바와 같이 전체구조 상부에 상기한 실리콘 기판(22)과 식각 선택비가 좋은 질화막을 증착하고, 이를 패터닝하여 베이스 형성을 위한 질화막 패턴(23)을 형성한 다음, 이를 이온주입 장벽으로하여 p-베이스 형성을 위한 저농도의 p형 불순물을 이온주입을 실시한다.
다음으로, 도 2C에 도시된 바와 같이 전체구조 상부에 베이스 형성을 위한 폴리 실리콘막(24)을 증착하고, 전체구조 상부에 고농도의 붕소 이온주입을 실시한다. 계속하여, 전체구조 상부에 포토레지스트를 도포한 다음, p+베이스 형성을 위한 포토레지스트 패턴(25)을 형성한다.
이어서, 도 2D에 도시된 바와 같이 포토레지스트 패턴(25)을 식각 장벽으로하여 폴리 실리콘막(24)을 식각하여 p+베이스(24a)를 형성하고, 포토레지스트 패턴(25)을 제거한다. 계속하여, 전체구조에 걸쳐 고농도의 n형 불순물을 이온주입하여 n+에미터(26) 및 n+콜렉터(27)를 실리콘 기판(22) 상에 형성한다. 이때, p+베이스 (24a)에 의해 정의된 p-베이스(29)의 폭 A는 약 0.1㎛ 내지 약 0.5㎛로 한다. 미설명 도면 부호 28은 n-콜렉터을 나타낸다.
이후, 에미터, 콜렉터의 콘택을 형성하여 바이폴라 접합 트랜지스터 형성을 완료한다.
상기와 같은 본 발명의 일실시예에서 살펴본 바와 같이 본 발명은 종래의 복잡한 바이폴라 접합 트랜지스터 제조 공정을 단순화하고, 우수한 특성을 요구하는 차세대 트랜지스터의 제조에 사용될 수 있도록 바이폴라 접합 트랜지스터의 동작 특성을 개선 하였다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 본 발명은 종래의 복잡한 바이폴라 접합 트랜지스터 제조 공정을 단순화하여 생산성을 향상시키는 효과가 있으며, 또한 협폭의 베이스를 구현하여 누설 전류를 감소시키며, 또한 더블 베이스와 더블 콜렉터를 구현함으로써 고이득, 고속도를 가진 바이폴라 접합 트랜지스터 제조를 가능하게 한다.
Claims (4)
- 제1 기판상에 절연막을 형성하고, 그 상부에 활성영역 형성을 위한 제2 기판을 형성한 다음, 상기 제2 기판 상에 저농도의 제1 불순물을 이온주입하는 단계;상기 제2 기판 상부에 이온주입 장벽막 패턴을 형성하고, 이를 이온주입 장벽으로하여 저농도의 제2 불순물을 이온주입하는 단계;전체구조 상부에 고농도의 제2 불순물이 도핑된 폴리 실리콘막을 형성하는 단계;상기 이온주입 장벽막 패턴 상부 및 상기 제2 기판 상의 에미터측 일부에 남도록 상기 폴리 실리콘막을 선택적 식각하는 단계;제2 반도체 기판 상에 고농도의 제1 불순물을 이온주입하는 단계를 포함하여 이루어진 바이폴라 접합 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 저농도의 제1 불순물을 이온주입하는 단계 및 상기 고농도의 제1 불순물을 이온주입하는 단계 이후 열처리하는 단계를 더 포함하여 이루어진 바이폴라 접합 트랜지스터 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 이온주입 장벽막은 질화막인 것을 특징으로하는 바이폴라 접합 트랜지스터 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2 기판 상의 에미터측 일부는 약 0.1㎛ 내지 약 0.5㎛인 것을 특징으로하는 바이폴라 접합 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061706A KR100209228B1 (ko) | 1996-12-04 | 1996-12-04 | 바이폴라 접합 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061706A KR100209228B1 (ko) | 1996-12-04 | 1996-12-04 | 바이폴라 접합 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980043747A KR19980043747A (ko) | 1998-09-05 |
| KR100209228B1 true KR100209228B1 (ko) | 1999-07-15 |
Family
ID=19485721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061706A KR100209228B1 (ko) | 1996-12-04 | 1996-12-04 | 바이폴라 접합 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209228B1 (ko) |
-
1996
- 1996-12-04 KR KR1019960061706A patent/KR100209228B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980043747A (ko) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870006676A (ko) | 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정 | |
| KR19980033385A (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| KR870006675A (ko) | 공유실리콘 기판에 쌍극성 트랜지스터 및 상보 mos-트랜지스터를 동시 제조하기 위한 공정 | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| JPH0557741B2 (ko) | ||
| JP2004006821A (ja) | バイポーラ・トランジスタ | |
| KR100209228B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| KR100233292B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| KR100209225B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| KR100505622B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US6949438B2 (en) | Method of fabricating a bipolar junction transistor | |
| KR19980036111A (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| KR0163088B1 (ko) | Npn 트랜지스터의 제조방법 | |
| US6573145B2 (en) | Process for producing an MOS field effect transistor with a recombination zone | |
| JP3164375B2 (ja) | トランジスタを形成する方法 | |
| KR100273687B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| KR100211148B1 (ko) | 바이모오스 반도체 메모리장치의 제조방법 | |
| KR19980036110A (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| KR100388212B1 (ko) | 바이폴라접합트랜지스터의제조방법 | |
| KR100255127B1 (ko) | 횡형 구조의 바이폴라 트랜지스터의 제조방법 | |
| JPH04368171A (ja) | Ｂｉ−ＣＭＯＳ集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070321 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |