KR870006675A - 공유실리콘 기판에 쌍극성 트랜지스터 및 상보 mos-트랜지스터를 동시 제조하기 위한 공정 - Google Patents

공유실리콘 기판에 쌍극성 트랜지스터 및 상보 mos-트랜지스터를 동시 제조하기 위한 공정 Download PDF

Info

Publication number
KR870006675A
KR870006675A KR860010802A KR860010802A KR870006675A KR 870006675 A KR870006675 A KR 870006675A KR 860010802 A KR860010802 A KR 860010802A KR 860010802 A KR860010802 A KR 860010802A KR 870006675 A KR870006675 A KR 870006675A
Authority
KR
South Korea
Prior art keywords
doped
transistor
layer
substrate
bipolar transistor
Prior art date
Application number
KR860010802A
Other languages
English (en)
Inventor
샤버 한스-크리스티안
Original Assignee
드로스트. 후후스.
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 드로스트. 후후스., 지멘스 악티엔게젤샤프트 filed Critical 드로스트. 후후스.
Publication of KR870006675A publication Critical patent/KR870006675A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음.

Description

공유실리콘 기판에 쌍극성 트랜지스터 및 상보 MOS-트랜지스터를 동시 제조하기 위한 공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명에 따른 공정에서 다섯까지 연속단계를 설명하기 위한 도면으로, 실리콘 기판의 일부와 그 위에 놓여있는 구조를 개략적으로 나타낸 측단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 콜렉터구역
3 : n―도추르된 에피택셜층 4 : 콜렉터 터미널구역
6 : 필드산화물구역 8 : 절연층
9 : 능동베이스구역 10,12 : 절연스트립
13,14 : 소오스 및 드레인구역 15 : 베이스 터미널구역
16 : 에미터구역 17 : 게이트 산화물층
18,19 : 게이트전극 20 : 중간층
21 : 채널―스토퍼구역

Claims (11)

  1. p―채널 트랜지스터를 수용하기 위해 n―도우프된 구역이 p―도우프된 시리콘 기판에 만들어져 있고, 절연된 npn―쌍극성 트랜지스터가 쌍극성 트랜지스터의 코렉터를 형성하는 n―도우프된 구역에 위치하고 있으며, n―도우프된 구역이 쌍극성 트랜지스터 구역에서 깊게 뻗어있는 콜렉터터미널에 의해 연결되어 있는 매입된 n＋―도우프된 구역을 덮고 있는 공유실리콘 기판위에 쌍극성 트랜지스터 및 상보 MOS(CMOS)―트랜지스터를 동시에 제조하기위한 공정이 : a) 남아있는 구역의 앞선 마스킹후, n―도우핑이온을 주입함으로서 p―도우프된 기판에 매입된 n＋―도우프된 구역을 만드는 단계 : b) 전체표면 위에 p―도우프된 또는 n―도우프된 에피택셜층을 가하는 단계 : c) 실리콘 질화물층과 실리콘 산화물 층으로 이루어진 이중층을 가하고, 포토레지스트 마스크를 사용해 다음 국부산화(LOCOS)단계를 위해 실리콘 질화물층을 적적히 구조화하는 단계 : d) 단계 c)에서 사용된 포토레지스트 마스크를 제거한 후 산화마스크로서 실리콘 질화물 구조를 사용하는 국부산화에 의해 기판에 능동 트랜지스터 구역을 분리시키는데 필요한 필드 산화물구역을 만드는 단계 : e) n― 및 p―도우핑 이온을 주입함으로써 기판에 n―도우프된 구역 및 p― 도우프된 구역을 만들고, n―도우핑 이온을 사용하는 깊은 주입 및 계속해서 일어나는 확산에 의해 쌍극성 트랜지스터의 깊게 뻗어 있는 콜렉터 터미널에 필요한 구역을 만드는 단계 : f) 질화물/산화물 마스크를 제거하는 단계 : g) 폴리실리콘 및 금속규화물로된 붕소 도우프된 층이나 폴리실리콘 및 금속규화물로 된 이중층을 전체표면 위에 용착시키는 단계 : h) 전체표면 위에 제1절연층을 용착시키는 단계 : i) 포토레지스트 기술을 사용해, 쌍극성 트랜지스터의 베이스 구역과 p―채널 트랜지스터의 소오스 및 드레인 구역을 한정해주는 수직 측벽을 가진 구조를 형성하기 위해 에칭되지 않은 영역에서 기판의 표면이 드러나게 될 때까지 드라이 에칭 절차로 붕소―도우프된 층 및 제1절연층을 구조화하는 단계 : j) 포토레지스트 기술을 사용해, 붕소이온 주입으로 상기 쌍극성 트랜지스터에 대한 능동 베이스구역을 만드는 단계 : k) p＋―도전층 및 제1절연층으로부터 구조의 가장자리에 대한 양호한 커터링을 제공하는 제2절연층을 전체표면 위에 용착시키는 단계 : l) p＋―도전층 구조의 측벽에서 제2절연층으로부터 측면절연스트립을 제공하기 위해 비등방성 에칭을 수행하는 단계 : m) 폴리시리콘 및 금속규화물로 된 n＋―도전층이나 폴리실리콘 및 금속규화물로 된 이중층을 전체표면위에 용착시키는 단계 : n) 포토레지스트 기술을 사용해, n―채널 트랜지스터의 소오스 및 드레인 터미널과 쌍극성 트랜지스터의 에미터 및 콜렉터 터미널이 기판에 형성되도록 n＋―도전층을 구조화하는 단계 : o) 고온처리를 수행함으로서, 폴리실리콘이나 규화물이 없는 표면에는 도우핑에 따라 두께가 변화되는 산화물층이 제공되고, MOS―트랜지스터의 소오스 및 드레인구역과 쌍극성 트랜지스터의 베이스 및 에미터구역이 p＋― 및 n＋―도전구조로부터의 확산에 의해 형성되는 단계 : p) MOS―트랜지스터의 게이트구역에서 산화물층을 에칭하는 단계(이 경우, p＋― 및 n＋―도전구조의 측벽에 자리잡고 있는 산화물 스트립의 두께는 MOS―트랜지스터의 게이트 길이에 따라 설정된다) : q) MOS―트랜지스터의 게이트 산화물 층을 용착하는 단계(예를들면, 적층 성장에 의해) :r) 전체표면 위에 붕소이온을 사용해 채널 주입을 수행하는 단계 : s) MOS―트랜지스터의 각 게이트 전극을 용착시키고, 도우핑시키며, 구조화하는 단계 : t) 절연 산화물층으로 사용되는 중간층을 만들고, 능동트랜지스터 구역의 p＋― 및 n＋―도전구조에 의해 형성된 터미널에 접촉구멍을 만들고, 상기 터미널의 접촉부에 대해 금속화를 수행하는 단계로 이루어져 있는 것을 특징으로 하는 공정.
  2. 제1항에 있어서, SiO2층이 단계 h)와 k)의 절연층으로 사용되는 것을 특징으로 하는 공정.
  3. 제1항에 또는 제2항에 있어서, 102)cm－3보다 큰 농도의 비소가 n＋―도전층의 도우핑제로 사용되고, 도우핑은 단계 m)의 용착기간동안 이루어지는 것을 특징으로 하는 공정.
  4. 제1항 내지 제3항중 어느 한항에 있어서, 단계 m)과 단계 n) 사이에서, 포토레지스트층이 용착된후 n―채널 트랜지스터 근처에서 인이온 주입이 수행되는 것을 특징으로 하는 공정.
  5. 상기항중 어느 한항에 있어서, 단계 o)의 고온처리가 습한 대기에서 수행되는 것을 특징으로 하는 공정.
  6. 제5항에 있어서, 고온처리가 높은 압력하에서 수행되는 것을 특징으로 하는 공정.
  7. 상기 항중 어느 한항에 있어서, 단계 c)후, 평면을 만들기 위해 미래의 필드 산화물 구역 근처에서 실리콘 깊은―에칭이 수행된느 것을 특징으로 하는 공정.
  8. 단계 c)와 단계 d)를 대신해서, 능동 트랜지스터 구역을 분리하기 위해 홈이 기판표면 안으로 에칭되며 유전재료가 채워지는 것을 특징으로 하는 상기항중 어느 한항에 따른 공정의 수정.
  9. 상기항중 어느 한항에 있어서, 단계 d)전에, 붕소이온을 주입함으로써 채널―스토퍼구역이 필드산화물 구역 아래쪽에 만들어져 있는 것을 특징으로 하는 공정.
  10. 공유실리콘 기판위에 쌍극성 트랜지스터와 상보 MOS―트랜지스터를 동시 제조하기 위한 도면을 참조로 기술된 것과 같은 공정.
  11. 제1항 내지 제10항중 어느 한항에 따라 제조된, 공유 실리콘 기판위에 쌍극성 트랜지스터 및 상보 MOS―트랜지스터를 포함하고 있는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR860010802A 1985-12-17 1986-12-17 공유실리콘 기판에 쌍극성 트랜지스터 및 상보 mos-트랜지스터를 동시 제조하기 위한 공정 KR870006675A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3544638 1985-12-17
DE3544638.2 1985-12-17

Publications (1)

Publication Number Publication Date
KR870006675A true KR870006675A (ko) 1987-07-13

Family

ID=6288673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR860010802A KR870006675A (ko) 1985-12-17 1986-12-17 공유실리콘 기판에 쌍극성 트랜지스터 및 상보 mos-트랜지스터를 동시 제조하기 위한 공정

Country Status (6)

Country Link
US (1) US4735911A (ko)
EP (1) EP0232497B1 (ko)
JP (1) JPS62155552A (ko)
KR (1) KR870006675A (ko)
AT (1) ATE86796T1 (ko)
DE (1) DE3687973D1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808548A (en) * 1985-09-18 1989-02-28 Advanced Micro Devices, Inc. Method of making bipolar and MOS devices on same integrated circuit substrate
JP2537936B2 (ja) * 1986-04-23 1996-09-25 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイスの製作プロセス
US4902640A (en) * 1987-04-17 1990-02-20 Tektronix, Inc. High speed double polycide bipolar/CMOS integrated circuit process
KR900001062B1 (ko) * 1987-09-15 1990-02-26 강진구 반도체 바이 씨 모오스 장치의 제조방법
US5001081A (en) * 1988-01-19 1991-03-19 National Semiconductor Corp. Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US5124817A (en) * 1988-01-19 1992-06-23 National Semiconductor Corporation Polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US5179031A (en) * 1988-01-19 1993-01-12 National Semiconductor Corporation Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
EP0325181B1 (en) * 1988-01-19 1995-04-05 National Semiconductor Corporation A method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
JPH02161764A (ja) * 1988-12-14 1990-06-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2504567B2 (ja) * 1989-06-14 1996-06-05 株式会社東芝 半導体装置の製造方法
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US5043292A (en) * 1990-05-31 1991-08-27 National Semiconductor Corporation Self-aligned masking for ultra-high energy implants with application to localized buried implants and insolation structures
US5082796A (en) * 1990-07-24 1992-01-21 National Semiconductor Corporation Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
US5439833A (en) * 1994-03-15 1995-08-08 National Semiconductor Corp. Method of making truly complementary and self-aligned bipolar and CMOS transistor structures with minimized base and gate resistances and parasitic capacitance
JP2654540B2 (ja) * 1994-06-21 1997-09-17 日本電気株式会社 半導体装置の製造方法
DE19523536A1 (de) * 1994-07-12 1996-01-18 Siemens Ag Verfahren zur Herstellung von MOS-Transistoren und Bipolartransistoren auf einer Halbleiterscheibe
EP0812470B1 (en) * 1995-12-28 2003-03-19 Koninklijke Philips Electronics N.V. A method of manufacturing a self-aligned vertical bipolar transistor on an soi
EP0871215A1 (en) * 1997-04-08 1998-10-14 Matsushita Electronics Corporation Method of fabricating a semiconductor integrated circuit device
US8519402B2 (en) * 2008-07-31 2013-08-27 International Business Machines Corporation Structure, structure and method of latch-up immunity for high and low voltage integrated circuits
JP2011049500A (ja) * 2009-08-28 2011-03-10 Sharp Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999213A (en) * 1972-04-14 1976-12-21 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
JPS56160034A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Impurity diffusion
DE3205022A1 (de) * 1981-02-14 1982-09-16 Mitsubishi Denki K.K., Tokyo Verfahren zum herstellen einer integrierten halbleiterschaltung
JPS57188862A (en) * 1981-05-18 1982-11-19 Hitachi Ltd Semiconductor integrated circuit device
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4613885A (en) * 1982-02-01 1986-09-23 Texas Instruments Incorporated High-voltage CMOS process
JPS5931052A (ja) * 1982-08-13 1984-02-18 Hitachi Ltd 半導体集積回路装置の製造方法
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
JPH0693494B2 (ja) * 1984-03-16 1994-11-16 株式会社日立製作所 半導体集積回路装置の製造方法
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US4604790A (en) * 1985-04-01 1986-08-12 Advanced Micro Devices, Inc. Method of fabricating integrated circuit structure having CMOS and bipolar devices

Also Published As

Publication number Publication date
DE3687973D1 (de) 1993-04-15
EP0232497B1 (de) 1993-03-10
JPS62155552A (ja) 1987-07-10
ATE86796T1 (de) 1993-03-15
EP0232497A2 (de) 1987-08-19
US4735911A (en) 1988-04-05
EP0232497A3 (en) 1989-12-06

Similar Documents

Publication Publication Date Title
KR870006676A (ko) 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정
KR870006675A (ko) 공유실리콘 기판에 쌍극성 트랜지스터 및 상보 mos-트랜지스터를 동시 제조하기 위한 공정
KR870006677A (ko) 공유실리콘 기판에 자기정열된 쌍극성 트랜지스터와 상보 mos-트랜지스터를 동시제조하는 공정
EP0435257B1 (en) Fabrication method for biMOS semiconductor device with improved speed and reliability
KR940702647A (ko) 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same)
JPH03145759A (ja) 半導体装置の製造方法
EP0369336A2 (en) Process for fabricating bipolar and CMOS transistors on a common substrate
KR950006478B1 (ko) 자기정렬된 쌍극성 트랜지스터의 제조방법
KR880002245A (ko) 공통 기판에 쌍극성 트랜지스터와 상보형 mos트랜지스터를 포함하는 집적회로 및 그 제조방법
US5466615A (en) Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application
US5102811A (en) High voltage bipolar transistor in BiCMOS
US6362025B1 (en) Method of manufacturing a vertical-channel MOSFET
JPH09232445A (ja) 半導体装置およびその製造方法
KR0128339B1 (ko) Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법
KR19980053390A (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
US5895243A (en) Semiconductor processing method of providing electrical isolation between adjacent semiconductor diffusion regions of different field effect transistors and integrated circuitry having adjacent electrically isolated field effect transistors
GB1389311A (en) Semiconductor device manufacture
KR880005690A (ko) 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법
EP0293588B1 (en) Pedestal transistors and method of production thereof
US20040169224A1 (en) Semiconductor device and manufacturing method therefor
KR0172509B1 (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
JPS63211762A (ja) 絶縁ゲ−ト型半導体装置とその製法
KR100234692B1 (ko) 트랜지스터 및 그 제조방법
JP2004063918A (ja) 横型ｍｏｓトランジスタ
JPH11330473A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application