JP2011049500A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011049500A
JP2011049500A JP2009198973A JP2009198973A JP2011049500A JP 2011049500 A JP2011049500 A JP 2011049500A JP 2009198973 A JP2009198973 A JP 2009198973A JP 2009198973 A JP2009198973 A JP 2009198973A JP 2011049500 A JP2011049500 A JP 2011049500A
Authority
JP
Japan
Prior art keywords
region
forming
well
type
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009198973A
Other languages
English (en)
Inventor
Masahiko Yanagi
雅彦 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009198973A priority Critical patent/JP2011049500A/ja
Priority to TW099123023A priority patent/TW201130088A/zh
Priority to US12/805,930 priority patent/US8053305B2/en
Priority to KR1020100083446A priority patent/KR20110023807A/ko
Priority to CN201010267750.7A priority patent/CN102005371B/zh
Publication of JP2011049500A publication Critical patent/JP2011049500A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 マスク工程数を低減可能な半導体装置の製造方法を提供する。
【解決手段】
ＣＭＯＳ製造プロセスにおいて、ＮＭＯＳ及びＰＭＯＳの形成領域のゲート電極の加工を共通のマスクパターンを用いて同時に行い、ゲート電極を加工後、各ＮＭＯＳ及びＰＭＯＳの形成領域において、夫々、ウェル及びソース・ドレイン領域を形成するための不純物イオンの注入を、ゲート電極をマスクとする共通のマスクパターンを用いて行なうことでマスク工程数を低減する。
【選択図】 図３

Description

本発明は、半導体装置の製造方法に関し、特に、ＣＭＯＳ製造プロセスにおけるマスク工程を削減する方法に関する。
ＣＭＯＳ製造プロセスにおいて、半導体基板上にゲート電極を加工し、並びに、ウェル、及び、ソース・ドレイン領域をイオン注入により形成する際のマスク工程を削減する方法としては以下に示す方法が従来用いられている。
特許文献１に開示されている方法を図１に示す。先ず、ＮＭＯＳトランジスタの形成領域（ＮＭＯＳ領域）にＰウェル１０１を形成し、ＰＭＯＳトランジスタの形成領域（ＰＭＯＳ領域）にＮウェル１０２を形成し、ＮＭＯＳ領域及びＰＭＯＳ領域内のゲート絶縁膜１０３上に、夫々、ゲート電極１０４ａ及び１０４ｂを加工する（図１（ａ））。その後、全面にＮ型の不純物をイオン注入する。これによりＮ型のソース・ドレイン領域１０５ａがＰウェル内に形成されるが、同時に、Ｎ型の不純物領域１０５ｂが、Ｎウェル内のソース・ドレイン領域が形成される領域に形成される。
その後、ＮＭＯＳ領域をマスクし、ＰＭＯＳ領域のみにＰ型の不純物をイオン注入する。これによりＰ型のソース・ドレイン領域１０６がＰウェル内に形成され、図１（ｃ）に示されるように、ＭＯＳトランジスタがＮＭＯＳ領域及びＰＭＯＳ領域夫々に形成される。
次に、特許文献２に開示されている方法を図２に示す。先ず、ＮＭＯＳ領域にＰウェル２０１を形成し、ＰＭＯＳ領域にＮウェル２０２を形成し、ゲート絶縁膜２０３上に全面にゲート電極材料２０４を堆積する（図２（ａ））。その後、ＰＭＯＳ領域とＮＭＯＳ領域内のゲート電極の形成領域をマスクし、ＮＭＯＳトランジスタのゲート電極２０４ａを加工するとともに、同一のマスクパターンでＮ型の不純物をイオン注入し、Ｎ型のソース・ドレイン領域２０５をＰウェル２０１内に形成する（図２（ｂ））。
その後、ＮＭＯＳ領域とＰＭＯＳ領域内のゲート電極の形成領域をマスクし、ＰＭＯＳトランジスタのゲート電極２０４ｂを加工するとともに、同一のマスクパターンでＰ型の不純物をイオン注入し、Ｐ型のソース・ドレイン領域２０６をＮウェル２０２内に形成する。これにより、図２（ｃ）に示されるように、ＭＯＳトランジスタがＮＭＯＳ領域及びＰＭＯＳ領域夫々に形成される。
特開平４−２５１６８号公報 特開平４−１８８７６２号広報
上記特許文献１に示される製造方法では、ＰＭＯＳ領域における（１）Ｎウェル形成、（２）ゲート電極加工、及び（３）ソース・ドレイン領域形成、並びに、ＮＭＯＳ領域における（４）Ｐウェル形成、（５）ゲート電極加工、及び（６）ソース・ドレイン領域形成、の各工程において、（２）と（５）のゲート電極の加工を共通のマスクパターンを用いて同時に行い、また、（６）のＮＭＯＳトランジスタのソース・ドレイン領域形成用のマスクパターンは不要であるので、必要なマスク工程数は４工程である。
また、特許文献２に示される製造方法では、上記（２）と（６）のＰＭＯＳ領域のゲート電極加工とＮＭＯＳ領域のソース・ドレイン領域形成を共通のマスクパターンを用いて、上記（３）と（５）のＮＭＯＳ領域のゲート電極加工とＰＭＯＳ領域のソース・ドレイン領域形成を共通のマスクパターンを用いて行っているため、必要なマスク工程数は４工程である。
本発明は、更に必要なマスク工程数を低減し、マスク工程数が３工程で可能な製造プロセスを提供することを目的とする。
上記目的を達成するための本発明に係る半導体装置の製造方法は、基板上の素子分離領域に素子分離膜を形成する工程と、前記素子分離膜で区画された活性領域上に第１導電型或いは第２導電型のウェルを形成する工程と、前記素子分離膜で区画された活性領域上にゲート絶縁膜を形成する工程と、前記活性領域の夫々において、前記基板表面の一部の領域に、前記ウェルと逆導電型のソース領域及びドレイン領域を形成する工程と、前記ソース領域と前記ドレイン領域間のチャネル領域の上方に、前記ゲート絶縁膜を介してゲート電極を形成する工程と、を有する半導体装置の製造方法において、前記ゲート電極を形成する工程の後、前記ウェルを形成する工程と、前記ソース領域及び前記ドレイン領域を形成する少なくとも一部の工程とを、同一のレジストマスクを用いてイオン注入を行うことにより実施することを第１の特徴とする。
更に、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記ソース領域及び前記ドレイン領域を形成する工程は、前記ウェルと逆導電型の低濃度の第１拡散領域を形成する工程と、前記ウェルと逆導電型の高濃度の第２拡散領域を形成する工程からなり、前記ウェルを形成する工程と、前記第１拡散領域を形成する工程とを、同一のレジストマスクを用いてイオン注入を行うことにより実施することを第２の特徴とする。
更に、本発明に係る半導体装置の製造方法は、上記第２の特徴に加えて、前記ゲート電極を形成する工程の後、前記第２拡散領域を形成する工程の前に、前記第１拡散領域と逆導電型のポケット注入領域を、前記第１拡散領域の側面の前記チャネル領域上にイオン注入により形成する工程を含むことを第３の特徴とする。
更に、本発明に係る半導体装置の製造方法は、上記第１乃至第３の何れかの特徴に加えて、前記基板上の前記活性領域のうち所定の第１活性領域を開口し、前記第１活性領域を除く前記活性領域の少なくとも一部の第２活性領域を覆う第１レジストマスクを形成後、 前記第１活性領域上に、第２導電型の前記ウェル、及び、第１導電型の前記ソース領域及び前記ドレイン領域の双方を、前記第１レジストマスクをマスクとするイオン注入により形成し、前記第２活性領域を開口し、前記第１活性領域を覆う第２レジストマスクを形成後、前記第２活性領域上に、第１導電型の前記ウェル、及び、第２導電型の前記ソース領域及び前記ドレイン領域の双方を、前記第２レジストマスクをマスクとするイオン注入により形成することを第４の特徴とする。
本発明では、ＣＭＯＳプロセスにおいて、ＮＭＯＳ領域及びＰＭＯＳ領域のゲート電極の加工を共通のレジストマスクを用いて同時に行い、また、各ＮＭＯＳ領域及びＰＭＯＳ領域において、夫々、ウェル及びソース・ドレイン領域を形成するための不純物イオンの注入を共通のレジストマスクを用いて行なうため、必要なマスク工程数は３工程で済み、従来技術よりも更に１工程低減することができる。これによりプロセスコストを低減することができる。
更に、本発明はＣＭＯＳプロセスの他、ＮＭＯＳプロセス、ＰＭＯＳプロセスにおいても利用可能であり、ウェル及びソース・ドレイン領域を形成するための不純物イオンの注入を共通のマスクパターンを用いて行なうことにより、マスク工程数を低減することができ、プロセスコストを低減することができる。
また、上記本発明の製造方法により形成される半導体装置は、ＬＤＤ(Lightly Doped Drain)構造のトランジスタであっても良い。当該ＬＤＤ構造のトランジスタは、ウェル上に低濃度ソース・ドレイン領域（第１拡散領域）をイオン注入（ＬＤＤ注入）により形成し、ゲート電極の側壁に絶縁膜を形成し、その後、当該側壁絶縁膜とゲート電極をマスクとして、高濃度ソース・ドレイン領域（第２拡散領域）をイオン注入により形成することにより製造される。本発明の製造方法を用いることにより、ウェル形成と低濃度ソース・ドレイン領域の形成のためのイオン注入を共通のマスクパターンを用いて行なうことができるので、マスク工程数を低減することができ、プロセスコストを低減することができる。
従来技術に係るＣＭＯＳ半導体装置の製造方法を模式的に示す工程断面図。 従来技術に係るＣＭＯＳ半導体装置の製造方法を模式的に示す工程断面図。 本発明に係るＣＭＯＳ半導体装置の製造方法を模式的に示す工程断面図。 本発明に係るＣＭＯＳ半導体装置の製造方法を模式的に示す工程断面図。
〈第１実施形態〉
本発明の一実施形態に係る半導体装置の製造方法（以降、適宜「本発明方法」と称す）について以下に、詳細に説明する。図３は本発明の半導体装置の製造工程を模式的に示す断面図である。尚、図３に示される工程断面図では、適宜、要部を強調して示されており、図面上の各構成部分の寸法比と実際の寸法比とは必ずしも一致するものではない。
先ず、半導体基板上に、素子分離膜及びゲート絶縁膜３０３を形成しておく。これにより、基板上のＮＭＯＳ領域及びＰＭＯＳ領域の夫々は、素子分離膜により素子分離されている。また、ＮＭＯＳ領域及びＰＭＯＳ成領域内の基板表面には、ゲート絶縁膜３０３が形成されている。
次に、ゲート絶縁膜３０３上に全面にゲート電極材料としてポリシリコンを堆積する。その後、ＰＭＯＳのゲート電極の形成領域とＮＭＯＳのゲート電極の形成領域をマスクし、ＰＭＯＳ領域上にゲート電極３０４ａを、及び、ＮＭＯＳ領域上にゲート電極３０４ｂを、夫々、同時に、エッチングにより形成する。その後、レジストマスクを取り除く。このときの断面構造が図３（ａ）に示されている。
次に、ゲート電極の露出面のポリシリコンに熱酸化膜を形成後、ＰＭＯＳ領域をマスクし、ＮＭＯＳ領域において、Ｐ型のウェル３０１及びＮ型のソース・ドレイン領域３０５を形成するため、共通のマスクパターンを用いてイオン注入を行なう。ここで、Ｐ型のウェルは、例えば、Ｐ型の不純物としてホウ素（Ｂ）を、注入エネルギーが５０〜３００ｋｅＶで、複数段（例えば、３段）に分けて、夫々異なる注入エネルギーでイオン注入を行い、深さ８００ｎｍ程度のウェルを形成できる。上記３段のイオン注入のうち、最も低エネルギーのイオン注入である閾値電圧を調整する注入は、ゲート電極の厚さ（２００ｎｍ〜３００ｎｍ）を超えて、ゲート電極直下にＰ型のチャネル領域を形成させるために、従来よりも高い５０ｋｅＶ以上の注入エネルギーが必要となる。また、Ｎ型のソース・ドレイン領域は、例えば、Ｎ型の不純物として砒素（Ａｓ）を、注入エネルギー３０〜４０ｅＶのイオン注入により行うことで、深さ１００〜２００ｎｍの領域に形成できる。このときの断面構造が図３（ｂ）に示されている。
次に、ＮＭＯＳ領域をマスクし、ＰＭＯＳ領域において、Ｎ型のウェル３０２及びＰ型のソース・ドレイン領域３０６を形成するため、共通のマスクパターンを用いてイオン注入を行なう。ここで、Ｎ型のウェルは、例えば、Ｎ型の不純物としてリン（Ｐ）を、注入エネルギーが１５０〜７００ｅＶで、複数段（例えば、３段）に分けて、夫々異なる注入エネルギーでイオン注入を行い、深さ９００ｎｍ程度のウェルを形成できる。上記３段のイオン注入のうち、最も低エネルギーのイオン注入である閾値電圧を調整する注入は、ゲート電極の厚さ（２００ｎｍ〜３００ｎｍ）を超えて、ゲート電極直下にＮ型のチャネル領域を形成させるために、従来よりも高い１５０ｋｅＶ以上の注入エネルギーが必要となる。また、Ｐ型のソース・ドレイン領域は、例えば、Ｐ型の不純物としてＢＦ２を、注入エネルギー２０〜３０ｋｅＶのイオン注入により行うことで、深さ１００〜２００ｎｍの領域に形成できる。このときの断面構造が図３（ｃ）に示されている。
その後、熱処理（例えば、窒素ガス中で９００℃、３０分程度）を行い、不純物イオンを熱活性化させることで、ＮＭＯＳ領域上にＰ型のウェル３０１及びＮ型のソース・ドレイン領域３０５が、ＰＭＯＳ領域上にＮ型のウェル３０２及びＰ型のソース・ドレイン領域３０６が形成され、結果、ＮＭＯＳ領域上にＮチャネルトランジスタが、ＰＭＯＳ領域上にＰチャネルトランジスタが形成される。
上記の本発明方法を用いると、必要なレジストマスクの数は、ＮＭＯＳ領域及びＰＭＯＳ領域双方のゲート電極をエッチング加工するのに必要なマスク、及び、Ｐ型のウェル及びＮ型のソース・ドレイン領域をＮＭＯＳ領域に形成するためのＰＭＯＳ領域を覆うマスク、及び、Ｎ型のウェル及びＰ型のソース・ドレイン領域をＰＭＯＳ領域に形成するためのＮＭＯＳ領域を覆うマスク、の３つで済むため、従来技術よりも更に１工程、マスク工程数を低減することができ、プロセスコストを低減することができる。
〈第２実施形態〉
次に、上記ＮＭＯＳ領域及びＰＭＯＳ領域に形成されるトランジスタがＬＤＤ構造の場合の製造方法を以下に示す。図４は本実施形態の半導体装置の製造工程を模式的に示す断面図である。尚、図４に示される工程断面図では、適宜、要部を強調して示されており、図面上の各構成部分の寸法比と実際の寸法比とは必ずしも一致するものではない。
先ず、第１実施形態と同様、半導体基板上に、素子分離膜及びゲート絶縁４０３を形成し、当該ゲート絶縁膜４０３上に全面にゲート電極材料としてポリシリコンを堆積する。その後、ＰＭＯＳ領域上にゲート電極４０４ａを、及び、ＮＭＯＳ領域上にゲート電極４０４ｂを、夫々、同時に、エッチングにより形成する。その後、レジストマスクを取り除く。このときの断面構造は第１実施形態に係る図３（ａ）と同様となる。その後、ゲート電極の露出面のポリシリコンに熱酸化膜を形成しておく。
次に、ＰＭＯＳ領域をマスクし、ＮＭＯＳ領域において、Ｐ型のウェル４０１及びＮ型の低濃度ソース・ドレイン領域（第１拡散領域）４０５を形成するため、共通のマスクパターンを用いてイオン注入を行なう。ここで、Ｐ型のウェルは、例えば、Ｐ型の不純物としてホウ素（Ｂ）を、注入エネルギーが５０〜３００ｋｅＶで複数段（例えば、３段）に分けて、夫々異なる注入エネルギーでイオン注入を行い、深さ８００ｎｍ程度のウェルを形成できる。上記３段のイオン注入のうち、最も低エネルギーのイオン注入である閾値電圧を調整する注入は、ゲート電極の厚さ（２００ｎｍ〜３００ｎｍ）を超えて、ゲート電極直下にＰ型のチャネル領域を形成させるために、従来よりも高い５０ｋｅＶ以上の注入エネルギーが必要となる。また、Ｎ型の低濃度ソース・ドレイン領域は、例えば、Ｎ型の不純物としてリン（Ｐ）を、注入エネルギー１５〜２０ｋｅＶのイオン注入により行うことで、深さ約１００ｎｍの領域に形成する。
また、ここで短チャネル効果の抑制のためポケット注入を行い、Ｐ型の不純物イオン（例えば、ホウ素）を斜め方向（例えば、基板の垂直方向に対して２５〜３０度傾いた方向）から、基板を回転させながらイオン注入を行うとよい。これによりＰ型の高濃度不純物領域４０７を、Ｎ型の低濃度ソース・ドレイン領域４０５の境界のチャネル領域上に形成することができる。このときの断面構造が図４（ａ）に示されている。
次に、ＮＭＯＳ領域をマスクし、ＰＭＯＳ領域において、Ｎ型のウェル４０２及びＰ型の低濃度ソース・ドレイン領域（第１拡散領域）４０６を形成するため、共通のマスクパターンを用いてイオン注入を行なう。ここで、Ｎ型のウェルは、例えば、Ｎ型の不純物としてリン（Ｐ）を、注入エネルギーが１５０〜７００ｅＶで複数段（例えば、３段）に分けて、夫々異なる注入エネルギーでイオン注入を行い、深さ９００ｎｍ程度のウェルを形成できる。上記３段のイオン注入のうち、最も低エネルギーのイオン注入である閾値電圧を調整する注入は、ゲート電極の厚さ（２００ｎｍ〜３００ｎｍ）を超えて、ゲート電極直下にＮ型のチャネル領域を形成させるために、従来よりも高い１５０ｋｅＶ以上の注入エネルギーが必要となる。また、Ｐ型の低濃度ソース・ドレイン領域は、例えば、Ｐ型の不純物としてＢＦ２を、注入エネルギー１０〜１５ｋｅＶのイオン注入により行うことで、深さ約１５０ｎｍの領域に形成する。
また、ここで短チャネル効果の抑制のためポケット注入を行い、Ｎ型の不純物イオン（例えば、リン）を斜め方向（例えば、基板の垂直方向に対して２５〜３０度傾いた方向）から、基板を回転させながらイオン注入を行うとよい。これによりＮ型の高濃度不純物領域４０８を、Ｐ型の低濃度ソース・ドレイン領域４０６の境界のチャネル領域上に形成することができる。このときの断面構造が図４（ｂ）に示されている。
その後、レジストマスクを取り除き、全面に絶縁膜（例えば、ＳｉＮ）を堆積後、異方性エッチングにより当該絶縁膜を取り除き、各ゲート電極４０４ａ，４０４ｂの側壁に形成される側壁絶縁膜のみ残す。次に、ＰＭＯＳ領域をレジストでマスクし、ＮＭＯＳ領域において、ゲート電極４０４ａとその側壁絶縁膜をマスクとして、Ｎ型の高濃度ソース・ドレイン領域（第２拡散領域）４０９を形成するためのイオン注入を行なう。当該Ｎ型の高濃度ソース・ドレイン領域は、例えば、Ｎ型の不純物として砒素（Ａｓ）を、注入エネルギー３０〜４０ｋｅＶのイオン注入により行うことで、深さ１００〜２００ｎｍの領域に形成できる。
尚、このとき、ＰＭＯＳ領域内の基板とのコンタクト領域に開口部を有するレジストマスクを用いることで、ＮＭＯＳ領域において、Ｎ型の高濃度ソース・ドレイン領域４０９を形成するためのイオン注入と、ＰＭＯＳ領域において、基板に電位を供給するためのＮ型の高濃度不純物領域（第３拡散領域）を形成するためのイオン注入を、同時に、同一のレジストパターンを用いて行うことができる。
次に、ＮＭＯＳ領域をレジストでマスクし、ＰＭＯＳ領域において、ゲート電極４０４ｂとその側壁絶縁膜をマスクとして、Ｐ型の高濃度ソース・ドレイン領域（第２拡散領域）４１０を形成するためのイオン注入を行なう。当該Ｐ型の高濃度ソース・ドレイン領域は、例えば、Ｐ型の不純物としてＢＦ２を、注入エネルギー１５〜２０ｋｅＶのイオン注入により行うことで、深さ２００〜３００ｎｍの領域に形成できる。
尚、このとき、ＮＭＯＳ領域内の基板とのコンタクト領域に開口部を有するレジストマスクを用いることで、ＰＭＯＳ領域において、Ｐ型の高濃度ソース・ドレイン領域４１０を形成するためのイオン注入と、ＮＭＯＳ領域において、基板に電位を供給するためのＰ型の高濃度不純物領域（第３拡散領域）を形成するためのイオン注入を、同時に、同一のレジストパターンを用いて行うことができる。
その後、熱処理（例えば、窒素ガス中で８５０℃、３０分程度のアニール、或いは１０００℃のランプアニール）を行い、不純物イオンを熱活性化させることで、ＮＭＯＳ領域上にＰ型のウェル４０１及びＮ型の低濃度ソース・ドレイン領域４０５が、ＰＭＯＳ領域上にＮ型のウェル４０２及びＰ型の低濃度ソース・ドレイン領域４０６が形成される。
これにより、図４（ｃ）に示されるように、ＮＭＯＳ領域上に、Ｎ型の低濃度ソース・ドレイン領域４０５、Ｎ型の高濃度ソース・ドレイン領域４０９、及びＰ型の高濃度不純物領域４０７を有するトランジスタが形成され、ＰＭＯＳ領域上に、Ｐ型の低濃度ソース・ドレイン領域４０６、Ｐ型の高濃度ソース・ドレイン領域４１０、及びＰ型の高濃度不純物領域４０８を有するトランジスタが形成される。
上記の製造方法でＬＤＤ構造のトランジスタを形成することにより、ウェル形成と低濃度ソース・ドレイン領域の形成のためのイオン注入を共通のマスクパターンを用いて行なうことができるので、従来の製造方法でＬＤＤ構造のトランジスタを形成する場合と比較して、マスク工程数を低減することができ、プロセスコストを低減することができる。
以上、上述の実施形態は本発明の好適な実施形態の一例である。本発明の実施形態はこれに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。
〈１〉例えば、本実施形態ではＮＭＯＳ領域におけるＰウェルとＮ型のソース・ドレイン領域形成のためのイオン注入後、ＰＭＯＳ領域におけるＮウェルとＰ型のソース・ドレイン領域の形成のためのイオン注入を行なっているが、当該ＮＭＯＳ領域におけるイオン注入とＰＭＯＳ領域におけるイオン注入の順番は逆でも良い。
〈２〉また、本実施形態ではＣＭＯＳプロセスにおける半導体装置の製造方法について説明したが、本発明の半導体装置の製造方法は、ＮＭＯＳ領域のみを含むＮＭＯＳプロセス、及びＰＭＯＳ領域のみを含むＰＭＯＳプロセスにおいても有用であり、ウェル及びソース・ドレイン領域を形成するための不純物イオンの注入を共通のマスクパターンを用いて行なうことにより、マスク工程数を低減することができ、プロセスコストを低減することができる。
本発明は、半導体製造装置の製造方法として利用可能であり、特に、マスク工程数が低減され、以てプロセスコストが低減されるＣＭＯＳ型半導体装置の製造方法に利用することができる。
１０１，２０１，３０１，４０１： Ｎウェル
１０２，２０２，３０２，４０２： Ｐウェル
１０３，２０３，３０３，４０３： ゲート絶縁膜
１０４ａ，１０４ｂ，２０４，２０４ａ，２０４ｂ，３０４ａ，３０４ｂ，４０４ａ，４０４ｂ： ゲート電極
１０５ａ，２０５，３０５： Ｎ型のソース・ドレイン領域
１０５ｂ： Ｎ型の不純物領域
１０６，２０６，３０６，４０６： Ｐ型のソース・ドレイン領域
４０５： Ｎ型の低濃度ソース・ドレイン領域（第１拡散領域）
４０６： Ｐ型の低濃度ソース・ドレイン領域（第１拡散領域）
４０７： Ｐ型の高濃度不純物領域（ポケット注入領域）
４０８： Ｎ型の高濃度不純物領域（ポケット注入領域）
４０９： Ｎ型の高濃度ソース・ドレイン領域（第２拡散領域）
４１０： Ｐ型の高濃度ソース・ドレイン領域（第２拡散領域）

Claims (4)

  1. 基板上の素子分離領域に素子分離膜を形成する工程と、
    前記素子分離膜で区画された活性領域上に第１導電型或いは第２導電型のウェルを形成する工程と、
    前記素子分離膜で区画された活性領域上にゲート絶縁膜を形成する工程と、
    前記活性領域の夫々において、前記基板表面の一部の領域に、前記ウェルと逆導電型のソース領域及びドレイン領域を形成する工程と、
    前記ソース領域と前記ドレイン領域間のチャネル領域の上方に、前記ゲート絶縁膜を介してゲート電極を形成する工程と、を有する半導体装置の製造方法において、
    前記ゲート電極を形成する工程の後、
    前記ウェルを形成する工程と、前記ソース領域及び前記ドレイン領域を形成する少なくとも一部の工程とを、同一のレジストマスクを用いてイオン注入を行うことにより実施することを特徴とする半導体装置の製造方法。
  2. 前記ソース領域及び前記ドレイン領域を形成する工程は、前記ウェルと逆導電型の低濃度の第１拡散領域を形成する工程と、前記ウェルと逆導電型の高濃度の第２拡散領域を形成する工程からなり、
    前記ウェルを形成する工程と、前記第１拡散領域を形成する工程とを、同一のレジストマスクを用いてイオン注入を行うことにより実施することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ゲート電極を形成する工程の後、前記第２拡散領域を形成する工程の前に、
    前記第１拡散領域と逆導電型のポケット注入領域を、前記第１拡散領域の側面の前記チャネル領域上にイオン注入により形成する工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記基板上の前記活性領域のうち所定の第１活性領域を開口し、前記第１活性領域を除く前記活性領域の少なくとも一部の第２活性領域を覆う第１レジストマスクを形成後、
    前記第１活性領域上に、第２導電型の前記ウェル、及び、第１導電型の前記ソース領域及び前記ドレイン領域の双方を、前記第１レジストマスクをマスクとするイオン注入により形成し、
    前記第２活性領域を開口し、前記第１活性領域を覆う第２レジストマスクを形成後、
    前記第２活性領域上に、第１導電型の前記ウェル、及び、第２導電型の前記ソース領域及び前記ドレイン領域の双方を、前記第２レジストマスクをマスクとするイオン注入により形成することを特徴とする請求項１〜３の何れか一項に記載の半導体装置の製造方法。
JP2009198973A 2009-08-28 2009-08-28 半導体装置の製造方法 Pending JP2011049500A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009198973A JP2011049500A (ja) 2009-08-28 2009-08-28 半導体装置の製造方法
TW099123023A TW201130088A (en) 2009-08-28 2010-07-13 Method for manufacturing semiconductor device
US12/805,930 US8053305B2 (en) 2009-08-28 2010-08-25 Method for producing semiconductor device
KR1020100083446A KR20110023807A (ko) 2009-08-28 2010-08-27 반도체 장치의 제조 방법
CN201010267750.7A CN102005371B (zh) 2009-08-28 2010-08-30 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198973A JP2011049500A (ja) 2009-08-28 2009-08-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011049500A true JP2011049500A (ja) 2011-03-10

Family

ID=43625517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198973A Pending JP2011049500A (ja) 2009-08-28 2009-08-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8053305B2 (ja)
JP (1) JP2011049500A (ja)
KR (1) KR20110023807A (ja)
CN (1) CN102005371B (ja)
TW (1) TW201130088A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101780348B1 (ko) * 2016-07-22 2017-09-22 매그나칩반도체 유한회사 Cmos 트랜지스터 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177803B2 (en) * 2013-03-14 2015-11-03 Globalfoundries Inc. HK/MG process flows for P-type semiconductor devices
CN110034013B (zh) * 2018-01-12 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737991A (ja) * 1993-07-23 1995-02-07 Sony Corp 半導体集積回路とその製造方法
JPH07254645A (ja) * 1994-03-15 1995-10-03 Hitachi Ltd 半導体装置の製造方法
JPH0818047A (ja) * 1994-06-27 1996-01-19 Nec Corp Ｍｉｓｆｅｔおよびその製造方法
JPH0945795A (ja) * 1995-07-25 1997-02-14 Siemens Ag 相補性ｍｏｓトランジスタの製造方法
JP2001168207A (ja) * 1999-12-07 2001-06-22 Sharp Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735911A (en) * 1985-12-17 1988-04-05 Siemens Aktiengesellschaft Process for the simultaneous production of bipolar and complementary MOS transistors on a common silicon substrate
US4876213A (en) * 1988-10-31 1989-10-24 Motorola, Inc. Salicided source/drain structure
JPH0425168A (ja) 1990-05-21 1992-01-28 Seiko Instr Inc 半導体装置の製造方法
JPH04188762A (ja) 1990-11-21 1992-07-07 Mitsubishi Electric Corp 半導体装置の製造方法
WO2003098693A2 (en) * 2002-05-16 2003-11-27 Spinnaker Semiconductor, Inc. Schottky barrier cmos device and method
GB0226402D0 (en) * 2002-11-12 2002-12-18 Koninkl Philips Electronics Nv Semiconductor device channel termination
CN1290178C (zh) * 2003-08-27 2006-12-13 上海宏力半导体制造有限公司 利用逆向离子植入方式形成高压互补式金属氧化物半导体的方法
US7843012B2 (en) * 2007-01-31 2010-11-30 United Microelectronics Corp. CMOS transistor
US20090159966A1 (en) * 2007-12-20 2009-06-25 Chih-Jen Huang High voltage semiconductor device, method of fabricating the same, and method of fabricating the same and a low voltage semiconductor device together on a substrate
US8790981B2 (en) * 2008-08-05 2014-07-29 Texas Instruments Incorporated Low cost high voltage power FET and fabrication
DE102009021480B4 (de) * 2009-05-15 2013-10-24 Globalfoundries Dresden Module One Llc & Co. Kg Reduzierte Siliziumdicke in n-Kanaltransistoren in SOI-CMOS Bauelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737991A (ja) * 1993-07-23 1995-02-07 Sony Corp 半導体集積回路とその製造方法
JPH07254645A (ja) * 1994-03-15 1995-10-03 Hitachi Ltd 半導体装置の製造方法
JPH0818047A (ja) * 1994-06-27 1996-01-19 Nec Corp Ｍｉｓｆｅｔおよびその製造方法
JPH0945795A (ja) * 1995-07-25 1997-02-14 Siemens Ag 相補性ｍｏｓトランジスタの製造方法
JP2001168207A (ja) * 1999-12-07 2001-06-22 Sharp Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101780348B1 (ko) * 2016-07-22 2017-09-22 매그나칩반도체 유한회사 Cmos 트랜지스터 형성 방법

Also Published As

Publication number Publication date
CN102005371B (zh) 2012-11-28
KR20110023807A (ko) 2011-03-08
US8053305B2 (en) 2011-11-08
CN102005371A (zh) 2011-04-06
TW201130088A (en) 2011-09-01
US20110053325A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
JP4018405B2 (ja) ゲルマニウム含有ポリシリコンゲートを有するｃｍｏｓ型半導体装置及びその形成方法
JP4633310B2 (ja) Ｍｏｓトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したｃｍｏｓトランジスタの形成方法
US7456448B2 (en) Semiconductor device and method for producing the same
JPH0536917A (ja) 相補型半導体装置の製造方法
JP2004303789A (ja) 半導体装置及びその製造方法
JP6280747B2 (ja) 半導体集積回路装置及びその製造方法
TW202018777A (zh) 一種製作半導體元件的方法
JP2011049500A (ja) 半導体装置の製造方法
CN102136426A (zh) 一种半导体器件及其制作方法
JP5324849B2 (ja) 半導体装置およびその製造方法
KR100508867B1 (ko) ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법
KR100521439B1 (ko) ｐ채널형 모스 트랜지스터의 제조 방법
KR100307559B1 (ko) 반도체소자의 트랜지스터 형성방법
JP2008235567A (ja) 半導体装置の製造方法および半導体装置
JPS6074663A (ja) 相補型半導体装置の製造方法
JP2003249570A (ja) 半導体装置及びその製造方法
JPH08288504A (ja) 半導体装置の製造方法
KR101132298B1 (ko) 반도체 소자의 게이트 형성방법
US20070145432A1 (en) Semiconductor device
KR20070071113A (ko) 듀얼 폴리게이트를 갖는 반도체소자의 제조방법
KR100679812B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100604537B1 (ko) 반도체 소자의 제조 방법
KR100386623B1 (ko) 반도체 소자의 제조방법
KR20050104209A (ko) 피모스 트랜지스터의 제조방법
KR20070079802A (ko) 반도체 소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124