KR100233292B1 - 바이폴라 접합 트랜지스터 제조방법 - Google Patents
바이폴라 접합 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100233292B1 KR100233292B1 KR1019960067613A KR19960067613A KR100233292B1 KR 100233292 B1 KR100233292 B1 KR 100233292B1 KR 1019960067613 A KR1019960067613 A KR 1019960067613A KR 19960067613 A KR19960067613 A KR 19960067613A KR 100233292 B1 KR100233292 B1 KR 100233292B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- emitter
- ion implantation
- impurity region
- base
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
바이폴라 접합 트랜지스터 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
종래의 바이폴라 접합 트랜지스터 제조방법은 공정 단계가 복잡하고, 그 동작 특성 또한 우수하지 못한 문제점이 있었음.
3. 발명의 해결방법의 요지
자기 정렬 방식으로 에미터와 베이스의 접합을 이루고, 베이스를 평면적(lateral)으로 형성하여 공정을 단순화하고, 동작 특성을 개선한 바이폴라 접합 트랜지스터 제조방법을 제공하고자 함.
4. 발명의 중요한 용도
BI-CMOS 제조에 이용됨.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 바이폴라 접합 트랜지스터(Bipolar Junction Transistor) 제조방법에 관한 것이다.
바이폴라 트랜지스터는 유니폴라(unipolar) 소자인 모스 트랜지스터(MOS transistor)에 비하여 지연 시간이 짧기 때문에 빠른 동작 속도를 가진다. 또한, 전력 소비량도 모스 트랜지스터에 비하여 작다. 이러한 바이폴라 접합 트랜지스터의 우수한 특성 때문에 캐쉬 메모리 등에 사용되는 바이-씨모스(BI-CMOS)에 많이 사용되고 있다.
그러나, 첨부된 도면 도 1에 도시된 바와 같은 종래의 바이폴라 접합 트랜지스터는 n형 에피택셜(epitaxial)층(12), p형 에피택셜층(13), 베이스(14)를 이루는 폴리실리콘막 패턴, 에미터(15)를 이루는 폴리실리콘막 패턴 등의 많은 독립적인 도전층 및 절연층이 필요하고 이에 따라 그 제조 공정이 매우 복잡하다는 문제점이 있다. 또한, 그 동작 특성면에서도 뛰어나지 못하다는 단점이 있다.
미설명 도면 부호 '10'은 실리콘 기판, '11', '11a'는 콜렉터, '16a, 16b는 층간 절연막인 산화막이다.
본 발명은 그 공정을 단순화하고, 동작 특성을 개선할 수 있는 바이폴라 접합 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따라 형성된 npn 바이폴라 접합 트랜지스터의 단면도,
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 npn 바이폴라 트랜지스터 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 실리콘 기판 21, 27 : 희생 산화막
22 : n+콜렉터 23 : n-콜렉터
24 : p-베이스 25 : n+영역
25a: 에미터 26 : 포토레지스트 패턴
28 : p+베이스
상기 목적을 달성하기 위한 본 발명은, 반도체 기판의 소정 깊이로부터 그 표면에 이르기까지 콜렉터 형성을 위한 고농도의 제1 불순물 영역, 콜렉터 형성을 위한 저농도의 제1 불순물 영역, 베이스 형성을 위한 저농도의 제2 불순물 영역 및 에미터 형성을 위한 고농도의 제1 불순물 영역을 형성하는 제1 단계; 에미터가 형성될 영역을 제외한 나머지 부분의 상기 에미터 형성을 위한 고농도의 제1 불순물 영역을 선택적 식각하여 에미터를 형성하는 제2 단계; 및 상기 에미터 양단의 상기 베이스 형성을 위한 저농도의 제2 불순물 영역 및 상기 콜렉터 형성을 위한 저농도의 제1 불순물 영역의 일부분에 걸쳐 베이스 형성을 위한 고농도의 제2 불순물 영역을 형성하는 제3 단계를 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 npn 바이폴라 트랜지스터 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴보기로 한다.
먼저, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 이온주입시 실리콘 기판(20)의 손상을 방지하기 위한 희생 산화막(21)을 성장시킨 다음, 콜렉터 형성을 위한 고농도의 n형 불순물 이온주입 및 저농도의 n형 불순물 이온주입을 차례로 실시하고, 베이스 형성을 위한 저농도의 p형 불순물 이온주입을 실시한 후, 에미터 형성을 위한 고농도의 n형 불순물 이온주입을 실시한다. 계속하여, 열처리를 실시한다. 이온주입시 접합 깊이에 따라 이온주입 에너지를 조절하여 아래쪽으로부터 n+콜렉터(22), n-콜렉터(23), p-베이스(24), n+영역(25)이 차례로 형성되도록 한다.
다음으로, 도 2b에 도시된 바와 같이 전체구조 상부에 포토레지스트를 도포한 다음, 에미터 형성을 위한 포토레지스트 패턴(26)을 형성한다.
이어서, 도 2c에 도시된 바와 같이 포토레지스트 패턴(26)을 식각 장벽으로하여 희생 산화막(21) 및 n+영역(25)을 선택적 식각하여 n+에미터(25a)를 형성하고, 포토레지스트 패턴(26)을 제거한 다음, 전체구조 상부에 이온주입시 기판의 손상을 방지하기 위한 희생 산화막(27)을 얇게 성장시키고, 베이스 형성을 위한 고농도의 p형 불순물 이온주입을 실시하고 열처리를 실시하여 n+에미터(25a) 양단의 p-베이스(24) 및 n-콜렉터(23)의 일부분에 걸쳐 자기 정렬 방식에 의한 p+베이스(28)를 형성한다. 이때, p+이온주입시 n+에미터(25a) 양단의 p-베이스(24) 및 n-콜렉터(23)의 일부분에서는 도우너와 억셉터의 재결합(recombination)에 의해 p+영역이 형성되며, n+에미터(25a)에도 고농도의 p 이온이 주입되나 통상 n+이온주입시의 불순물 농도가 p+이온주입시의 불순물 농도에 비해 1×102배 이상 높으며, 소자의 동작 특성을 고려하여 얼마든지 그 이상의 농도차를 주게 되면 n+에미터(25a) 영역에 주입된 p+이온에 의해 야기되는 소자의 동작 특성 저하를 방지할 수 있다. 혹 그래도 문제가 된다면 포토레지스트 패턴(26)을 제거하지 않은 상태에서 p+이온주입을 실시하면 된다.
이후, 희생 산화막(27)을 세정 공정을 통해 제거하고, 에미터, 베이스, 콜렉터의 콘택을 형성하여 바이폴라 접합 트랜지스터 형성을 완료한다.
상기와 같은 본 발명의 일 실시예에서 살펴본 바와 같이 본 발명은 종래의 복잡한 바이폴라 접합 트랜지스터 제조 공정을 단순화하고, 우수한 특성을 요구하는 차세대 트랜지스터의 제조에 사용될 수 있도록 바이폴라 접합 트랜지스터의 동작 특성을 개선하였다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 자기 정렬 방식으로 에미터와 베이스의 접합을 이루고, 베이스를 평면적(lateral)으로 형성함으로서 종래의 복잡한 바이폴라 접합 트랜지스터 제조 공정을 단순화하여 생산성을 향상시키는 효과가 있으며, 고이득, 고속도를 가진 바이폴라 접합 트랜지스터 제조를 가능하게 한다.
Claims (4)
- 반도체 기판의 소정 깊이로부터 그 표면에 이르기까지 콜렉터 형성을 위한 고농도의 제1 불순물 영역, 콜렉터 형성을 위한 저농도의 제1 불순물 영역, 베이스 형성을 위한 저농도의 제2 불순물 영역 및 에미터 형성을 위한 고농도의 제1 불순물 영역을 형성하는 제1 단계;에미터가 형성될 영역을 제외한 나머지 부분의 상기 에미터 형성을 위한 고농도의 제1 불순물 영역을 선택적 식각하여 에미터를 형성하는 제2 단계; 및상기 에미터 양단의 상기 베이스 형성을 위한 저농도의 제2 불순물 영역 및 상기 콜렉터 형성을 위한 저농도의 제1 불순물 영역의 일부분에 걸쳐 베이스 형성을 위한 고농도의 제2 불순물 영역을 형성하는 제3 단계를 포함하여 이루어진 바이폴라 접합 트랜지스터 제조방법.
- 제1항에 있어서,상기 콜렉터 형성을 위한 고농도의 제1 불순물 영역, 상기 콜렉터 형성을 위한 저농도의 제1 불순물 영역, 상기 베이스 형성을 위한 저농도의 제2 불순물 영역 및 상기 에미터 형성을 위한 고농도의 제1 불순물 영역 각각이 n+이온주입, n-이온주입, p-이온주입 및 n+이온주입을 통해 형성되는 것을 특징으로 하는 바이폴라 접합 트랜지스터 제조방법.
- 제2항에 있어서,상기 제1 단계 수행후, 제1 열처리를 실시하는 제4 단계와,상기 제3 단계 수행후, 제2 열처리를 실시하는 제5 단계를 더 포함하여 이루어진 것을 특징으로 하는 바이폴라 접합 트랜지스터 제조방법.
- 제2항 또는 제3항 있어서,상기 제1 단계 수행전, 이온주입시 상기 반도체 기판을 보호하기 위한 제1 희생 산화막을 상기 반도체 기판 상에 형성하는 제6 단계와,상기 제2 단계 수행후, 이온주입시 상기 반도체 기판을 보호하기 위한 제2 희생 산화막을 상기 반도체 기판 상에 형성하는 제7 단계를 더 포함하여 이루어진 것을 특징으로 하는 바이폴라 접합 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067613A KR100233292B1 (ko) | 1996-12-18 | 1996-12-18 | 바이폴라 접합 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067613A KR100233292B1 (ko) | 1996-12-18 | 1996-12-18 | 바이폴라 접합 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980048958A KR19980048958A (ko) | 1998-09-15 |
| KR100233292B1 true KR100233292B1 (ko) | 1999-12-01 |
Family
ID=19488971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960067613A KR100233292B1 (ko) | 1996-12-18 | 1996-12-18 | 바이폴라 접합 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233292B1 (ko) |
-
1996
- 1996-12-18 KR KR1019960067613A patent/KR100233292B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980048958A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004006821A (ja) | バイポーラ・トランジスタ | |
| JPH03178159A (ja) | 集積回路電極の形成 | |
| KR100592705B1 (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
| JP3005517B2 (ja) | 半導体装置の製造方法 | |
| KR100233292B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| KR100209228B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| KR100209225B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| KR0149317B1 (ko) | 수평형 바이폴라 트랜지스터의 제조 방법 | |
| KR0161200B1 (ko) | 바이폴러 트랜지스터의 제조방법 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JPH0344077A (ja) | 半導体装置の製造方法 | |
| KR19980036111A (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| KR100255127B1 (ko) | 횡형 구조의 바이폴라 트랜지스터의 제조방법 | |
| KR100219075B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조방법 | |
| JP3164375B2 (ja) | トランジスタを形成する方法 | |
| KR100454075B1 (ko) | 반도체 소자의 바이폴라 트랜지스터 제조 방법 | |
| KR100298870B1 (ko) | 바이폴라트랜지스터제조방법 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| KR0163088B1 (ko) | Npn 트랜지스터의 제조방법 | |
| KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
| KR970004430B1 (ko) | 선택적 결정성장법을 이용한 쌍극자 트랜지스터의 제조방법 | |
| JP2644201B2 (ja) | 半導体装置の製造方法 | |
| JP2007501512A (ja) | バイポーラ・トランジスタを有する半導体装置の製造方法及びバイポーラ・トランジスタを有する装置 | |
| JPH09162174A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050822 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |