KR870006673A - 자기정열된 쌍극성트랜지스터 구조의 제조공정 - Google Patents
자기정열된 쌍극성트랜지스터 구조의 제조공정 Download PDFInfo
- Publication number
- KR870006673A KR870006673A KR860010805A KR860010805A KR870006673A KR 870006673 A KR870006673 A KR 870006673A KR 860010805 A KR860010805 A KR 860010805A KR 860010805 A KR860010805 A KR 860010805A KR 870006673 A KR870006673 A KR 870006673A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- polysilicon
- polysilicon layer
- emitter
- zone
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 6
- 229910052751 metal Inorganic materials 0.000 claims 5
- 239000002184 metal Substances 0.000 claims 5
- 229920002120 photoresistant polymer Polymers 0.000 claims 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims 4
- 229910021332 silicide Inorganic materials 0.000 claims 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 4
- 238000005468 ion implantation Methods 0.000 claims 3
- 230000000873 masking effect Effects 0.000 claims 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000137 annealing Methods 0.000 claims 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims 1
- 239000006258 conductive agent Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 125000004437 phosphorous atom Chemical group 0.000 claims 1
- 229910021339 platinum silicide Inorganic materials 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 238000003466 welding Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 쌍극성 트랜지스터의 제조에 있어 3가지 연속단계를 설명하기 위해 반도체 기판의 일부와 그 위에 놓여있는 구조를 나타낸 개략적인 측단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 콜렉터 구역
4 : 콜렉터 터미널구역 5 : 에피택설층
6 : 필드산화물구역 7,10 : 폴리실리콘층
8,18 : 절연층 9 : 능동베이스구역
13 : 에미터구역 14 : 베이스구역
19 : 측벽절연
Claims (11)
- 자기정열된 에미터 및 베이스구역을 가지는 쌍극성 트랜지스터 구조의 제조공정에 있어서, 에미터 및 베이스구역은 기판에 직접용 착되어 있는 도우프된 폴리실리콘층으로 형성된 구조로부터의 확산에 의해 실리콘 반도체기판에 만들어져 있고, 계속해서 이 구조는 상기 구역에 대한 터미널로 사용되며 : SiO2층을 마스킹층 및 절연층으로 사용해, 능동베이스구역이 에미터구역 아래쪽에 형성되고 비능동구역이 능동구역주위에 대칭적으로 형성되도록 먼저 베이스구역이 만들어져 있고 다음에 에미터가 그 중심에 만들어져 있으며 : 수직에 칭윤곽을 만드는 드라이에칭 기술이 상기 SiO2층과 폴리실리콘층을 구조화하는데 사용되고 : 결국에 가서는 에미터터 미널을 형성하는 폴리실리콘층구조의 제조후, 베이스 터미널을 형성하는 폴리실리콘층은 에칭마스크로서 에미터 터미널을 형성하는 폴리실리콘층 구조를 사용해 에칭되며 : 측벽 절연층은 두 폴리실리콘층 구조에 형성되어 있고 : 상기 폴리실리콘층의 드러나 있는 표면에는 금속성 도전층이 선택적으로 제공되어 있는 것을 특징으로 하는 공정.
- 제1항에 있어서, 금속성도전층은 융점이 높은 금속의 규화물로 이루어져 있는 것을 특징으로 하는 공정.
- 제1항에 있어서, 금속성도전층이 텅스텐으로 이루어져 있는 것을 특징으로 하는 공정.
- 제1항에 있어서, 금속성 도전층이 백금규화물로 이루어져 있는 것을 특징으로 하는 공정.
- 매입 콜렉터 구역 및 깊게 뻗어있는 콜렉터 터미널을 가지는 쌍극성 트랜지스터의 제조공정이 : a) 기판표면의 나머지부분의 앞선 마스킹후 n―도우핑이온을 주입하으로써 n―도우프된 기판에 매입 n＋―도우프된 구역을 만드는 단계 : b) 0.5 내지 2.0μm의 두께로 상기 표면에 n－―도우프된 에피택설층을 용착시키는 단계 : c) 상기 트랜지스터사이에 채널―스토퍼구역을 만들기 위해 붕소이온주입이나 확산을 수행하는 단계 : d) 실리콘 산화물 및 실리콘질화물층으로 이루어지는 이중층을 가하고, 포토레지스트 마스크를 사용해 고립필드 산화물구역의 제조를 위해 상기 실리콘질화물층을 구조화하는 단계 : e) 상기 포토레지스트 마스크를 제거하고, 산화 마스크로서 구조화된 실리콘 질화물층을 사용하는 국부산화에 의해 상기 기판에서 능동 트랜지스터 구역을 고립시키기 위해 필드산화물역구을 만드는 단계 : f) 상기 실리콘질화물 마스크 및 실리콘산화물층을 제거하는 단계 : g) 포토레지스트 마스크를 사용해, 인 원자를 주입 또는 확산함으로써 상기 트랜지스터의 콜렉터 터미널구역을 만드는 단계: h) 배열의 고온처리를 수행하는 단계 : I) 전체 표면위에 p＋―도전 제1폴리실리콘층을 용착시키는 단계 : j) 전체 표면위에 절연층을 용착시키는 단계 : k) 포토레지스트 마스크를 사용해, 기판표면이 드러나게 될 때까지 수직 측벽을 만드는 드라이 에칭절차로 베이스구역을 한정하기 위해 제1폴리실리콘층과 그 위에 놓여있는 절연층을 구조화하는 단계 : l) 붕소이온주입에 의해 능동 베이스구역을 만드는 단계 : m) 제2절연층을 용착시키고, p＋― 폴리실리콘층 가장자리에 측벽절연을 만들기 위해 제2절연층을 다시 에칭하는 단계 : n) 전체 표면위에 제2폴리실리콘층을 용착시키는 단계 : o) 상기 기판위에 에미터 터미널 및 콜렉터 터미널을 형성하기 위해 포토레지스트 마스크를 사용해 제2폴리실리콘 층을 구조화하는 단계 : p) p＋―도전 제1폴리실리콘층을 덮고 있는 제1절연층이 상기 p＋―도전 제1폴리실리콘층의 표면이 드러나게 될 때까지 제거되는 비등방성에칭을 수행하는 단계 : q) p＋―도전 제1폴리실리콘층의 구조와 제2폴리실리콘층의 구조의 양호한 가장자리 커버를 제공하는 또다른 절연층을 전체 표면위에 용착시키는 단계 : r) 제1, 제2폴리실리콘층의 표면을 드러나게 하기 위해 그리고 제1, 제2폴리실리콘층의 측벽에 절연스트립을 형성하기 위해 또다른 절연층의 비등방성 에칭을 수행하는 단계 : s) 나머지 구역의 앞선 마스킹후 제2폴리실리콘층의 에미터 및 콜렉터 터미널구역에서 비소 이온주입을 수행하는 단계 : t) 드러나 있는 폴리실리콘 표면위에 상기 마스킹을 제거한 후 금속 또는 금속규화물의 층을 선택적으로 용착시키거나 형성하는 단계 : u) 상기 베이스 및 에미터구역을 형성하기 위해 제1, 제2폴리실리콘층 구조로부터 실리콘기판으로 도우핑제가 확산되도록 야기하고 상기 금속 또는 금속규화물을 안정한 규화물층으로 변환시키기 위해 배열에 고온처리를 수행하는 단계 : v) 공지된 방식으로, 전체표면위에 중간절연산화물 층을 만들고, 도우프된 폴리실리콘 구조에 의해 형성된 능동 트랜지스터에 접촉구멍을 만들고, 능동트랜지스터 접촉부를 형성하기 위해 접촉구멈을 금속화하는 단계로 이루어져 있는 것을 특징으로 하는 공정.
- 제5항에 있어서, 단계 u)의 고온처리는 약 30분동안 약 900℃에서 수행되는 것을 특징으로 하는 공정.
- 제5항에 있어서, 단게 u)의 고온처리가 최대시간 60초동안 1000 내지 1200℃의 범위내에 있는 온도에서 빠른 어니일링에 의해 수행되는 것을 특징으로 하는공정.
- 공정단계 u)가 공정단계 t)전에 수행되는 것을 특징으로 하는 제5항 내지 제7항중 어느 한 항에 따른 공정의 수정.
- 도면을 참조로 설명된 것과 같은 자기정열된 쌍극성 트랜지스터의 제조공정.
- 제1항 내지 제9항중 어느 한 항에 따른 공정에 의해 제조된 자기정열된 쌍극성 트랜지스터 구조.
- 제10항에 따른 자기 정열된 쌍극성 트랜지스터 구조를 포함하고 있는 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3544591.2 | 1985-12-17 | ||
| DE3544573 | 1985-12-17 | ||
| DEP3544573.4 | 1985-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870006673A true KR870006673A (ko) | 1987-07-13 |
| KR950006478B1 KR950006478B1 (ko) | 1995-06-15 |
Family
ID=6288636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860010805A KR950006478B1 (ko) | 1985-12-17 | 1986-12-17 | 자기정렬된 쌍극성 트랜지스터의 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4755476A (ko) |
| EP (1) | EP0226890B1 (ko) |
| JP (1) | JP2581652B2 (ko) |
| KR (1) | KR950006478B1 (ko) |
| AT (1) | ATE68055T1 (ko) |
| DE (1) | DE3681785D1 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900005123B1 (ko) * | 1987-09-26 | 1990-07-19 | 삼성전자 주식회사 | 바이폴라 트랜지스터의 제조방법 |
| JP2623635B2 (ja) * | 1988-02-16 | 1997-06-25 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
| EP0343563A3 (de) * | 1988-05-26 | 1990-05-09 | Siemens Aktiengesellschaft | Bipolartransistorstruktur mit reduziertem Basiswiderstand und Verfahren zur Herstellung eines Basisanschlussbereiches für eine Bipolartransistorstruktur |
| EP0353509B1 (de) * | 1988-08-04 | 1995-06-14 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat |
| US5015594A (en) * | 1988-10-24 | 1991-05-14 | International Business Machines Corporation | Process of making BiCMOS devices having closely spaced device regions |
| IT1225631B (it) * | 1988-11-16 | 1990-11-22 | Sgs Thomson Microelectronics | Rastremazione di fori attraverso strati dielettrici per formare contatti in dispositivi integrati. |
| EP0396802B1 (de) * | 1989-05-11 | 1997-10-22 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor |
| US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| US6284584B1 (en) | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US5439833A (en) * | 1994-03-15 | 1995-08-08 | National Semiconductor Corp. | Method of making truly complementary and self-aligned bipolar and CMOS transistor structures with minimized base and gate resistances and parasitic capacitance |
| DE69626802T2 (de) * | 1995-12-28 | 2003-12-24 | Koninkl Philips Electronics Nv | Verfahren zur herstellung von einem selbstausrichtenden vertikalen bipolaren transistor auf einem soi |
| US5953596A (en) * | 1996-12-19 | 1999-09-14 | Micron Technology, Inc. | Methods of forming thin film transistors |
| US6074954A (en) | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
| US6110345A (en) * | 1998-11-24 | 2000-08-29 | Advanced Micro Devices, Inc. | Method and system for plating workpieces |
| AT4149U1 (de) | 1999-12-03 | 2001-02-26 | Austria Mikrosysteme Int | Verfahren zum herstellen von strukturen in chips |
| US6682992B2 (en) * | 2002-05-15 | 2004-01-27 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539469A (en) * | 1976-07-15 | 1978-01-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device having electrode of stepped structure and its production |
| FR2508704B1 (fr) * | 1981-06-26 | 1985-06-07 | Thomson Csf | Procede de fabrication de transistors bipolaires integres de tres petites dimensions |
| DE3211752C2 (de) * | 1982-03-30 | 1985-09-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung |
| DE3243059A1 (de) * | 1982-11-22 | 1984-05-24 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
| US4546536A (en) * | 1983-08-04 | 1985-10-15 | International Business Machines Corporation | Fabrication methods for high performance lateral bipolar transistors |
| DE3402188A1 (de) * | 1984-01-23 | 1985-07-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen |
-
1986
- 1986-11-17 US US06/931,802 patent/US4755476A/en not_active Expired - Lifetime
- 1986-12-02 DE DE8686116736T patent/DE3681785D1/de not_active Expired - Lifetime
- 1986-12-02 EP EP86116736A patent/EP0226890B1/de not_active Expired - Lifetime
- 1986-12-02 AT AT86116736T patent/ATE68055T1/de not_active IP Right Cessation
- 1986-12-16 JP JP61301097A patent/JP2581652B2/ja not_active Expired - Lifetime
- 1986-12-17 KR KR1019860010805A patent/KR950006478B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ATE68055T1 (de) | 1991-10-15 |
| DE3681785D1 (de) | 1991-11-07 |
| EP0226890B1 (de) | 1991-10-02 |
| JPS62156869A (ja) | 1987-07-11 |
| EP0226890A1 (de) | 1987-07-01 |
| JP2581652B2 (ja) | 1997-02-12 |
| US4755476A (en) | 1988-07-05 |
| KR950006478B1 (ko) | 1995-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209349A (en) | Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching | |
| US4209350A (en) | Method for forming diffusions having narrow dimensions utilizing reactive ion etching | |
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| KR870006676A (ko) | 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정 | |
| KR940702647A (ko) | 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same) | |
| JPS62588B2 (ko) | ||
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPS5836499B2 (ja) | ２層マスクを用いた半導体デバイスの製造方法 | |
| KR870006675A (ko) | 공유실리콘 기판에 쌍극성 트랜지스터 및 상보 mos-트랜지스터를 동시 제조하기 위한 공정 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| US4045249A (en) | Oxide film isolation process | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPH0241170B2 (ko) | ||
| US3945857A (en) | Method for fabricating double-diffused, lateral transistors | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| US4894702A (en) | High efficiency, small geometry semiconductor devices | |
| US5571731A (en) | Procedure for the manufacture of bipolar transistors without epitaxy and with fully implanted base and collector regions which are self-positioning relative to each other | |
| KR100300892B1 (ko) | 반도체장치제조방법 | |
| KR100267898B1 (ko) | 머어지드단일폴리실리콘바이폴라npn트랜지스터구조물및제조방법 | |
| JPH0127589B2 (ko) | ||
| KR100505622B1 (ko) | 바이폴라 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040527 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |