DE3243059A1 - Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen - Google Patents
Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungenInfo
- Publication number
- DE3243059A1 DE3243059A1 DE19823243059 DE3243059A DE3243059A1 DE 3243059 A1 DE3243059 A1 DE 3243059A1 DE 19823243059 DE19823243059 DE 19823243059 DE 3243059 A DE3243059 A DE 3243059A DE 3243059 A1 DE3243059 A1 DE 3243059A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- base
- area
- layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 14
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 14
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 14
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 14
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 229910018503 SF6 Inorganic materials 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 3
- 230000008021 deposition Effects 0.000 claims 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 230000003213 activating effect Effects 0.000 claims 1
- 239000003921 oil Substances 0.000 claims 1
- 238000012856 packing Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
- Verfahren zum Herstellen von Bipolartransistorstrukturen
- mit selbstjustierten Emitter- und Basisbereichen für Höchstfrequenzschaltunqen.
- Die Patentanmeldung betrifft ein Verfahren zum Herstellen von Bipolartransistoren mit selbst justierten Emitter- und Basisbereichen für Höchstfrequenzschaltün'gen.
- Aus einem Aufsatz von H. Murrmann Modern Bipolar Technology for High-Performance ICs" aus den Siemens-Forschungs- und Entwicklungsberichten Band 5 (1976), Nr. 6, Seiten 353 bis 359 ist es bekannt, zur Erhöhung der Packungsdichte der integrierten Schaltungen den Emitterbereich von Transistoren nach der sogenannten Polysil-Technik herzustellen. Dabei wird nach dem Öffnen eines Fensters in einer auf einem Halbleitersubstrat befindlichen Isolierschicht aus SiO2 eine undotierte Polysiliziumschicht abgeschieden und der Dotierstoff durch diese Schicht in das Halbleitersubstrat aus der Gasphase oder durch Ionenimplantation diffundiert. Die Basisbereiche sind dabei so großflächig dimensioniert, daß sowohl der Emitterbereich und dazu unabhängig justiert die Basiskontakte im Silizium hergestellt werden können.
- Die kleinsten möglichen Abmessungen von Bipolar-Transistoren sind weiter durch das relativ grobe Metallisierungsraster bestimmt, da aus der Dietall-Leiterbahnebene Kontakte sowohl zur Emitter- und Kollektorzone, als auch zur Basiszone hergestellt werden müssen. Es gibt viele Versuche, das Verdrahtungsproblem zum Beispiel durch eine Polysiliziumverdrahtung, wie in IEEE Trans. Electron.
- Devices, Vol. ED-27, Nr. 8, August 1980, auf den Seiten 1379 bis 1384 in einem Aufsatz von D. D. Tang et al beschrieben, zu entschärfen. Durch die hier beschriebene I2L/MTL-Technologie werden Gatterlaufzeiten von kleiner 0,8 ns bei Ic = 100 pA für drei Ausgangsleitungen von einem Gatter erreicht.
- Die Erfindung macht sich die durch bekannte Technologien erzielten Ergebnisse zunutze und dient zur Lösung der Aufgabe, Bipolartransistoren mit selbstjustierten Emitter-und Basisbereichen für Höchstfrequenzschaltungen herzustellen, bei denen, bedingt durch ihre Emitter-Basis-Strukturierung, nicht nur die Packungsdichte in integrierten Schaltungen, sondern auch die Schaltgeschwindigkeiten der Transistoren wesentlich erhöht werden.
- Die erfindungsgemäße Lösung dieser Aufgabe ist dadurch gekennzeichnet, daß sowohl der Emitterbereich als auch der Basisbereich im Siliziumhalbleitersubstrat durch Ausdiffusion der aus dotierten Polysiliziumschichten bestehenden, direkt auf dem Substrat abgeschiedenen Strukturen erzeugt werden, wobei mittels Si02-Schichten als Maskierungs-und Isolationsschichten zuerst der Basisbereich und dann der Emitterbereich zentral in diesen Basisbereich so erzeugt wird, daß unter dem Emitterbereich die aktive Basiszone und symmetrisch dazu eine inaktive Basiszone entsteht, und zur Strukturierung der Si02- und Polysiliziumschichten vertikale Ätzprofile erzeugende Trockenätzverfahren verwendet werden.
- Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
- Im folgenden wird anhand der Figuren 1 bis 5 die Erfindung noch näher erläutert. Dabei zeigt die Figur 1 im Schnittbild eine nach bekannten Verfahren hergestellte Emitter-Basis-Struktur und die Figuren 2 bis 5 im Schnittbild aufeinanderfolgende erfindungswesentliche Herstellungsschritte bis zu einer fertigen Emitter-Basis-Struktur, wobei jeweils gleiche Elemente mit gleichen Bezugszeichen versehen sind.
- Figur 1 zeigt eine konventionelle Emitter-Basis-Struktur.
- Dabei ist mit dem Bezugszeichen 1 das n-dotierte Siliziumsubstrat, mit 2 eine den Basis- und Emitterbereich maskierende Oxidschicht, mit 3 die p-dotierte Basiszone, mit 4 die n+-dotierte Emitterzone und mit 5 und 6 die Basis- und Emittermetallkontakte bezeichnet.
- Gemäß Figur 2 beginnt das Verfahren zur Herstellung eines erfindungsgemäßen Transistors mit einem Halbleitersubstrat 1 aus n-dotiertem Silizium, auf welches eine erste Siliziumoxidschicht 11 in einer Schichtdicke von 200 nm aufgebracht und so strukturiert wird, daß ein Bereich 13 entsprechend der späteren Basis zone an der Substratoberfläche 1 freigelegt wird. Darauf wird zunächst ganzflächig eine aus Bor dotiertem Silizium bestehende erste Polysiliziumschicht 12 mit einer Dicke von 300 nm aus der Gasphase durch thermische Zersetzung einer Silizium und Bor enthaltenden gasförmigen Verbindung und danach eine zweite Si02--Schicht -14 in einer Schichtdicke von 200 nm abgeschieden.
- Figur 2 zeigt die Anordnung nach der Basismaskierung.
- Gemäß Figur 3 wird mittels einer Fotolacktechnik (15) gleichzeitig der Basisbereich und der im Basisbereich liegende Emitterbereich definiert, wobei die Fotolackmaske 15 mit Ausnahme des Emitterbereiches (siehe Doppelpfeil 16) die über dem Basisbereich liegende erste Polysiliziumschicht 12 und die erste (11) teilweise und zweite SiO2-Schicht 14 ganz abdeckt. Der Doppelpfeil 17 zeigt die durch ein Trockenätzverfahren erhaltene P +-Polysiliziumstrukturierung an. Gleichzeitig wird der Emitterbereich (siehe Doppelpfeil 16) freigelegt. Das Trockenätzverfahren besteht aus einem reaktiven Ionenätzverfahren in einer aus Schwefelhexafluorid (SF6), Inertgas und Chlor bestehenden Gasatmosphäre, wobei die Anteile der Komponen-.
- ten der Gasmischung je nach zu ätzender Schicht unterschiedlich hoch eingestellt werden. Dabei wird zuerst das Oxid (14) und dann das Polysilizium (12) auf der SiO2--Schicht 11 bzw. auf dem einkristallinen Silizium (1) abgeätzt. Nähere Einzelheiten über die Anteile der Komponenten in der Gasmischung und die Parameter beim Ätzen sind aus der europäischen Patentanmeldung 0 015 403 zu entnehmen. Die Auffindung des Ätzendpunktes wird durch die verschiedenen Ätzraten von dotiertem Polysilizium und undotiertem einkristallinen Silizium und besonders durch die große Flächendifferenz von Kristallscheibe (Wafer) zu Gesamtemitterflächen bei entsprechender Markierung des Ätzstopps auf SiO2 gewährleistet. Die Figur 3 zeigt die Anordnung nach der P+-Polysiliziumstrukturierung 17 und gleichzeitigen Emitterstrukturierung 16.
- Figur 4: Nach~ Abscheidung einer dritten Oxidhilfsschicht 18 in einer Dicke von 300 nm wird diese Hilfsschicht durch ein Trockenätzverfahren (anisotrop) so abgeätzt, daß eine Kantenbedeckung (siehe Pfeile 19) der ersten Polysiliziumschicht 12 erreicht wird. Die Figur 4 zeigt die Anordnung nach der erfolgten Polysilizium-Flankenisolation (19).
- Figur 5: Nach Aufwachsen eines Streuoxids (in der Figur nicht dargestellt; dient als Schutzoxid bei Implantationen) werden die aktive Basis (20) implantiert, die Defekte im Niedertemperaturbereich (750 °C) oder mittels Kurzzeit-Tempern (="Isothermal Annealingl') ausgeheilt und das Streuoxid abgeätzt. Dann wird eine Oberflächenbehandlung des Siliziumsubstrates 1 im Emitterbereich (16) so durchgeführt, daß sich eine homogene 2 bis 4 nm dicke, geschlossene Oxidschicht bildet. Es wird eine aus N+-dotiertem Polysilizium (Arsen oder Antimon) bestehende zweite Polysiliziumschicht 23 aufgebracht und so strukturiert, daß sie überlappend auf der ersten Polysiliziumschicht 12 den Emitterbereich (16) überdeckt. Anschließend wird ganzflächig als vierte SiO -Schicht 24 das Isolationsoxid c aufgebracht und die Struktur in einem einzigen Hochtemperaturschritt (9750C, 30 Minuten) aktiviert. Es entsteht die mit dem Bezugszeichen 20 bezeichnete aktive Basiszone, die inaktive Basiszone 21 und die sehr flache Emitterzone 22. In dieser Anordnung werden dann in bekannter Weise die Kontakte zu den Polysiliziumbereichen 12 und 23 und der in der Figur nicht dargestellten Kollektorbereich geöffnet und die Transistoranschlüsse metallisiert.
- Durch die Kontaktiochätzung auf das P+- und N + -Polysilizium und anschließender Metallisierung lassen sich die Basis- und Emittergebiete, bedingt durch die lokale Polysilizium-Verdrahtung, flexibel ohne die üblichen Probleme bei der Metallisierung von flachen Diffusionsgebieten anschließen und verdrahten.
- Da bei dem erfindungsgemäßen Verfahren die Justierung der Emitter- und Basis zonen in einem Verfahrensschritt erfolgt, wodurch nur eine FotoLackmaske erforderlich ist, wird der Vorteil einer Selbstjustierung von Emitter und Basis erreicht.
- 8 Patentansprüche 5 Figuren Leerseite
Claims (8)
- Patentansprüche öl Verfahren zum Herstellen von Bipolartransistorstrukturen mit selbstjustierten Emitter- und Basisbereichen für Höchstfrequenzschaltungen, d a d u r c h g e -k e n n z e i c h n e t , daß sowohl der Emitterbereich (22) als auch der Basisbereich (20, 21) im Siliziumhalbleitersubstrat (1) durch Ausdiffusion der aus dotierten Polysiliziumschichten (12, 23) bestehenden, direkt auf dem Substrat (1) abgeschiedenen Strukturen erzeugt werden, wobei mittels SiO2-Schichten (11, 14, 18) als Maskierungs- und Isolationsschichten zuerst der Basisbereich (20, 21) und dann der Emitterbereich (22) zentral in diesem Basisbereich (20, 21) so erzeugt wird, daß unter dem Emitterbereich (22) die aktive Basiszone (20) und symmetrisch dazu eine inaktive Basiszone (21) entsteht, und daß zur Strukturierung der SiO2- (11, 14, 18) und Polysiliziumschichten (12, 23) vertikale Ätzprofile erzeugende Trockenätzverfahren verwendet werden.
- 2. Verfahren zum Herstellen von Bipolartransistorstruktturen mit selbstjustierten Emitter- und Basisbereichen für Höchstfrequenzschaltungen, bei dem der Emitterbereich (22) mittels einer den Emitteranschluß bildenden dotierten Polysiliziumschicht (23) durch Ausdiffusion aus dieser Schicht erzeugt wird, g e k e n n z e i c h n e t d u r c h den Ablauf der folgenden Verfahrensschritte: a) Aufbringen einer ersten Siliziumoxidschicht (11) auf ein Siliziumhalbleitersubstrat (1) und Strukturierung dieser Oxidschicht (11) so, daß der als Basis bestimmte Bereich (13) an der Substratoberfläche (1) offengelegt wird, b) ganzflachige Abscheidung einer entsprechend dem Leitungstyp des Basisbereiches (13) dotierten ersten Po3ysiliiumschicht ( 1 2!, c) Abscheidung einer ganzflächigen zweiten Si02-Schicht (14), d) Durchführung einer Fotolacktechnik zur gleichzeitigen Definition des Basisbereiches (17) und des im Basisbereich (17) liegenden Emitterbereiches (16), wobei die Fotolackmaske (15) mit Ausnahme des Emitterbereiches (16) die über dem Basisbereich (17) liegende erste Polysilizium-Schicht (12) und die erste und zweite SiO2-Schicht (11, 14) abdeckt, e) Durchführung eines Trockenätzverfahrens zur Strukturierung der ersten Polysiliziumschicht (12) und Freilegung des Emitterbereiches (16), f) Herstellung einer ganzflächigen dritten Oxidschicht (18) zur Erzielung einer Kantenbedeckung (19) der ersten Polysiliziumschicht (12), g) Durchführung einer thermischen Behandlung zur Aktivierung des Basisbereiches (17), h) Durchführung eines Trockenätzverfahrens zur Entfernung der dritten Oxidschicht (18) im Emitterbereich (16), i) Abscheidung und Strukturierung einer zweiten, entsprechend dem Emitterbereich (16) dotierten Polysiliziümschicht (23), j) Erzeugung einer als Isolationsoxid (8) dienenden vierten SiO2-Schicht (24), k) Durchführung einer thermischen Behandlung zur Aktivierung des Emitterbereiches (16), 1) Öffnen der Kontakte zu den Polysiliziumbereichen (12, 23) und Metallisierung der Basis- und Emitteranschlüsse.
- 3. Verfahren nach Anspruch 1 und/oder 2, d a d u r c h g e k e n n z e i c h n e t , daß zur Erzeugung des Basisbereiches (20, 21) Bor-dotiertes Polysilizium (12) und zur Erzeugung des Emitterbereiches (22) Arsen- oder Antimon-dotiertes Polysilizium (23) verwendet werden.
- 4. Verfahren nach einem der Ansprüche 1 bis 3, d a -d u r c h g e k e n n z e i c h n e t , daß das Trockenätzen zur Strukturierung der Oxid (11, 14, 18)-und Polysiliziumschichten (12, 23) durch reaktives Ionenätzen in einer Gasatmosphäre aus Schwefelhexafluorid (SF6), Inertgas und Chlor durchgeführt wird, wobei die Anteile der Komponenten der Gasmischung je nach zu ätzender Schicht unterschiedlich hoch eingestellt werden.
- 5. Verfahren nach Anspruch 2, d a d u r c h g e -k e n n z e i c h n e t , daß die Dicke der ersten Oxidschicht (11) nach Verfahrensschritt a) auf einen Wert im Bereich von 200 nm, die Dicke der zweiten SiO2-Schicht (14) nach Verfahrensschritt c) auf einen Wert im Bereich von 200 nm, die Dicke der dritten Oxidschicht (18) nach Verfahrensschritt f) auf einen Wert im Bereich von 300 nm eingestellt wird.
- 6. Verfahren nach Anspruch 2, d a d u r c h g e -k e n n z e i c h n e t , daß die thermische Behandlung zur Aktivierung des Basisbereiches (17, 20, 21) nach Verfahrensschritt g) bei 700 bis 800°C durchgeführt wird.
- 7. Verfahren nach Anspruch 2, d a d u r c h g e -k e n n z e i c h n e t , daß die thermische Behandlung zur Aktivierung des Emitterbereiches (16, 22) nach Verfahrensschritt k) bei 930 bis 10000C durchgeführt wird.
- 8. Verwendung des Verfahrens nach Anspruch 1 bis 7 zur Herstellung von bipolaren integrierten Halbleiterschaltungen, bei denen die Kontaktbahnen von der Metallisie- rungsebene zu den Emitter- und Basisbereichen aus dotiertem Polysilizium bestehen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823243059 DE3243059A1 (de) | 1982-11-22 | 1982-11-22 | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823243059 DE3243059A1 (de) | 1982-11-22 | 1982-11-22 | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3243059A1 true DE3243059A1 (de) | 1984-05-24 |
Family
ID=6178651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823243059 Withdrawn DE3243059A1 (de) | 1982-11-22 | 1982-11-22 | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3243059A1 (de) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0239825A1 (de) * | 1986-03-21 | 1987-10-07 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung |
| EP0255882A2 (de) * | 1986-08-07 | 1988-02-17 | Siemens Aktiengesellschaft | npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung |
| EP0260058A1 (de) * | 1986-09-08 | 1988-03-16 | BRITISH TELECOMMUNICATIONS public limited company | Selbstausrichtendes Herstellungsverfahren für bipolare Halbleiterbauelemente |
| US4755476A (en) * | 1985-12-17 | 1988-07-05 | Siemens Aktiengesellschaft | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance |
| US4786610A (en) * | 1986-12-12 | 1988-11-22 | Lothar Blossfeld | Method of making a monolithic integrated circuit comprising at least one bipolar planar transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0015403A1 (de) * | 1979-02-21 | 1980-09-17 | International Business Machines Corporation | Verfahren zum reaktiven Ionenätzen von Silicium |
| DE2946963A1 (de) * | 1979-11-21 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Schnelle bipolare transistoren |
| DE3129539A1 (de) * | 1980-08-04 | 1982-06-03 | Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. | Bipolartransistor |
-
1982
- 1982-11-22 DE DE19823243059 patent/DE3243059A1/de not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0015403A1 (de) * | 1979-02-21 | 1980-09-17 | International Business Machines Corporation | Verfahren zum reaktiven Ionenätzen von Silicium |
| DE2946963A1 (de) * | 1979-11-21 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Schnelle bipolare transistoren |
| DE3129539A1 (de) * | 1980-08-04 | 1982-06-03 | Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. | Bipolartransistor |
Non-Patent Citations (2)
| Title |
|---|
| US-Z: IBM Technical Disclosure Bulletin, Bd.23, No.9, Februar 1981, S.4137-4139 * |
| US-Z: IBM Technical Disclosure Bulletin, Bd.25, No.4, September 1982, S.1887-1889 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755476A (en) * | 1985-12-17 | 1988-07-05 | Siemens Aktiengesellschaft | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance |
| EP0239825A1 (de) * | 1986-03-21 | 1987-10-07 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung |
| EP0255882A2 (de) * | 1986-08-07 | 1988-02-17 | Siemens Aktiengesellschaft | npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung |
| EP0255882A3 (de) * | 1986-08-07 | 1990-05-30 | Siemens Aktiengesellschaft | npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung |
| EP0260058A1 (de) * | 1986-09-08 | 1988-03-16 | BRITISH TELECOMMUNICATIONS public limited company | Selbstausrichtendes Herstellungsverfahren für bipolare Halbleiterbauelemente |
| US4786610A (en) * | 1986-12-12 | 1988-11-22 | Lothar Blossfeld | Method of making a monolithic integrated circuit comprising at least one bipolar planar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0142632B1 (de) | Verfahren zum Herstellen von Bipolartransistorstrukturen mit selbstjustierten Emitter- und Basisbereichen für Höchstfrequenzschaltungen | |
| EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
| DE3019850C2 (de) | ||
| EP0029548B1 (de) | Verfahren zum Herstellen eines Bipolartransistors | |
| EP0226892B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat | |
| EP0268941B1 (de) | MOS-Feldeffekt-Transistorstruktur mit extrem flachen Source/- Drain-Zonen und Silizid-Anschlussbereichen, sowie Verfahren zu ihrer Herstellung in einer integrierten Schaltung | |
| DE2317577C2 (de) | Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen | |
| DE2700873A1 (de) | Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren | |
| EP0010624A1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| EP0293641B1 (de) | Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors | |
| EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
| EP0118709A2 (de) | Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene | |
| DE19909993A1 (de) | Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis | |
| DE4445345A1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| EP0226890B1 (de) | Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand | |
| DE2922014A1 (de) | Verfahren zur herstellung von vlsi-schaltungen | |
| DE4444776A1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| DE19639697A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
| DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
| DE2954543C2 (de) | ||
| EP0159617A1 (de) | Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren | |
| DE2814695A1 (de) | Verfahren zum herstellen einer integrierten schaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |