DE2317577C2 - Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen

Info

Publication number
DE2317577C2
DE2317577C2 DE2317577A DE2317577A DE2317577C2 DE 2317577 C2 DE2317577 C2 DE 2317577C2 DE 2317577 A DE2317577 A DE 2317577A DE 2317577 A DE2317577 A DE 2317577A DE 2317577 C2 DE2317577 C2 DE 2317577C2
Authority
DE
Germany
Prior art keywords
semiconductor
zones
substrate
epitaxial layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2317577A
Other languages
English (en)
Other versions
DE2317577A1 (de
Inventor
Ingrid E. Magdo
Steven Hopewell Junction N.Y. Magdo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2317577A1 publication Critical patent/DE2317577A1/de
Application granted granted Critical
Publication of DE2317577C2 publication Critical patent/DE2317577C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

60
Die Erfindung betrifft ein Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen gemäß dem Oberbegriff des Anspruchs 1.
Ein solches Verfahren ist z. B. aus der DE-OS 04 776 bekannt.
Bei monolithisch integrierten Schaltungsanordnungen, die eine Vielzahl von aktiven und passiven Elementen und Baugruppen enthalten, ist es erforderlich, einzelne dieser Komponenten gegeneinander elektrisch zu isolieren. Dies geschieht üblicherweise dadurch, daß durch zusätzliche Halbleiterzonen sperrende PN-Obergänge vorgesehen werden.
Es ist auch bekannt, eine elektrische Isolation zwischen aktiven und passiven Komponenten dadurch zu bewirken, daß dielektrische Isolationszonen vorgesehen werden. Dabei werden Bereiche aus Halbleitermaterial innerhalb von Zonen dielektrischen Materials, wie beispielsweise Siliziumdioxyd, gebildet In den Halbleiterbereichen werden dann die aktiven und passiven Bauelemente hergestellt Eine Variante dieser Technik zur Herstellung dielektrischer Isolationszonen ist aus dem US-Patent 33 86 865 bekannt Dort wird auf einem Siliziumsubstrat eine Siliziumdioxydschicht thermisch aufgewachsen, in der Siliziumschicht Fenster geöffnet und im Bereich dieser Fenster dann eine Epitaxieschicht aus Silizium aufgewachsen. Da Epitaxieschichten nicht auf Siliziumdioxydschichten aufwachsen, entstehen im Bereich der Epitaxieschichten isolierende Kanäle. Diese Kanäle werden auf pyrolytischem Wege mit Siliziumdioxyd aufgefüllt. In die freigelegten Bereiche der Epitaxieschicht werden die die Bauelemente vervollständigenden Halbleiterzonen eingebracht
In vielen Anwendungen ist man bestrebt, in einer Halbleiterschicht aufeinander abgestimmte, komplementäre Komponenten herzustellen. Dabei sind jedoch für diese komplementären Komponenten Halbleiterzonen entgegengesetzten Leitungstyps vorzusehen. Der Leiiungstyp des verwendeten Halbleitersubstrats bzw. der Halbleiterschicht stimmt dann nur mit dem Leitungstyp der einen der beiden komplementären Anordnungen überein. Das bedeutet aber, daß für die anderen der beiden komplementären Anordnungen eine Zone entgegengesetzten Leitungstyps im Substrat bzw. der Halbleiterschicht vorgesehen werden muß. Durch diese Maßnahme ergeben sich Probleme bei der Einstellung der Störstellenkonzentrationen. Störstellenkonzentrationen sind insbesondere bei Feldeffekt-Bauelementen kritisch, die isolierte Gates aufweisen. Diese Elemente verlangen eine relativ schwach dotierte Zone unterhalb dem Gate, so daß im darunterliegenden Kanal eine Inversionsschicht erzeugbar ist.
Eine andere Methode (siehe US-PS 33 40 598) besteht darin, daß in ein Siliziumsubstrat entgegengesetzt dotierte Halbleiterzonen eindiffundiert werden. Anschließend wird eine undotierte Epitaxieschicht aufgebracht. Bei dem Epitaxieprozeß diffundieren die vergrabenen, entgegengesetzt dotierten Halbleiterzonen in die Epitaxieschicht aus und bilden die gewünschten, entgegengesetzt dotierten Halbleiterbereiche. Es ist jedoch außerordentlich schwierig, bei dieser Methode die Oberflächenkonzentration zu steuern, da sich die entgegengesetzt dotierten Halbleiterzonen während des epitaktischen Aufwachsprozesses selbst dotieren. Der Gasfluß im Epitaxie-Reaktor weist eine parallele Komponente zur Oberfläche des Substrats auf, so daß verdampftes Störstellenmaterial der Halbleiterzonen entlang der Substratoberfläche transportiert wird. Dieser Vorgang hat zur Folge, daß die Dotierung in den entgegengesetzt dotierten Halbleiterbereichen nicht in dem erforderlichen Maße beherrschbar ist. Um den genannten, störenden Effekt der Selbstdotierung zu verhindern, müßten die Halbleiterbereiche in einem genügend großen Abstand zueinander in das Substrat eingebracht werden. Es ist offensichtlich, daß durch diese Maßnahme eine beträchtlicher Verlust an Packungsdichte auftreten würde.
Es ist auch bereits beschrieben worden, entgegengesetzt dotierte Halbleiterbereiche in einem Siliziumsubstrat durch Ionenimplantation herzustellen (Proceedings of the IEEE, VoL 56, No. 3, March 1968, p. 295). Um einen Halbleiterbereich mit einer Tiete von mehr als 1 Mikron zu erhalten, ist ein 500 KV-Reaktor erforderlich. Ein derartiger Reaktor ist außerordentlich kostspielig und verlangt außerdem bei seiner Verwendung in einer Fertigung einen relativ großen Aufwand an Sicherheitsvorkehrungen.
Außerdem ist aus »Philips Research Reports«, 26, 1971, S. 166—180 bekannt, bei einem solchen Verfahren auf ein Halbleitersubstrat zunächst eine Epitaxieschicht und dann unter Verwendung einer Nitridschicht als Oxidationsmaske durch die Epitaxieschicht hindurch die Isolationszonen zu bilden.
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung mit gegeneinander dielektrisch isolierten Halbleiterbereichen einer auf ein Substrat aufgebrachten Epitaxieschicht anzugeben, wobei gewährleistet ist, daß ohne schwer zu steuernde Herstellungsprozesse eine gegenüber bekannten Anordnungen und Verfahren erhöhte Integrationsdichte erreicht wird.
Gemäß der Erfindung wird dieses Ziel durch das im Anspruch 1 gekennzeichnete Verfahren erreicht. Vorteilhafte Ausgestaltungen des Verfahrens sind in den Unteransprüchen angegeben.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigt
F i g. 1 anhand einzelne Verfahrensschritte kennzeichnender Querschnitte der Halbleiteranordnung ein bevorzugtes Ausführungsbeispiel bei der Herstellung komplementärer Feldeffekt-Transistoren und
Fig. 2 eine Halbleiteranordnung mit zwei komplementären, bipolaren Transistoren.
Im ersten, in Fig. 1 dargestellten wesentlichen Verfahrensschritt wird eine dielektrische Schicht 12 auf ein monokristallines Halbleitersubstrat 10 aufgebracht. Das Substrat 10 besteht aus monokristallinem Silizium mit relativ hohem spezifischen Widerstand. Das Substrat kann P- oder N-Ieitend sein. Der spezifische Widerstand liegt beispielsweise in der Größenordnung von 100 Ohm-cm bis 0,1 Ohm-cm, wobei die Störstellenkonzentration im Bereich von 1014 bis 1017 Atomen/cm3 anzunehmen ist. Als dielektrische Schicht 12 kann vorteilhafter Weise Siliziumnitrid in einer Dicke von mindestens 50 nm verwendet werden. Die Siliziumnitridschicht kann pyrolytisch oder durch Kathodenzerstäubung aufgebracht werden. An die dielektrische Schicht 12 muß die Forderung gestellt werden, daß sie aus einem Material besteht, das die Oxydation des darunterliegenden Siliziumsubstrats verhindert oder zumindest auf ein Minimum reduziert. In der dielektrischen Schicht werden Fenster 14 freigelegt, die normalerweise ring- oder rahmenförmig ausgebildet sind und jeweils einen bestimmten Oberflächenbereich des Substrats 10 umschließen. Bei der üblichen Anwendung in integrierter Schaltungstechnik bilden die Fenster 14 ein Gitternetzwerk, das die dielektrischen Isolationszonen für die einzelnen Schaltungen definiert. Die Herstellung der Öffnungen 14 erfolgt durch Anwendung der photolithographisehen Ätztechnik.
Im zweiten Verfahrensschritt wird das auf diese Weise maskierte Substrat 10 einem nassen oder einem trockenen Oxydationsprozeß bei erhöhter Temperatur ausgesetzt. Die im Bereich der Fenster 14 liegenden Oberflächenberciche des Substrats 10 werden oxydiert.
so daß sich dort aus Siliziumdioxyd bestehende Rippen 16 ausbilden. Diese Rippen reichen bis in das Substrat 10 unterhalb der urspünglichen Substratoberfläche 11 hinein. Vorzugsweise werden die Rippen 16 dadurch hergestellt, daß das maskierte Substrat 10 einer Sauerstoffatmosphäre bei einer Temperatur von 800 bis 1100° C ausgesetzt wird. Eine andere Methode zur Herstellung der Rippen 16 ist die anodische Oxydation des Siliziumsubstrats 10. Die Höhe der Rippen 16 über der Substratoberfläche 11 beträgt etwa 1000 bis 2000 nm. Die Breite der Rippen liegt in der Größenordnung von 2500 bis 10 000 nm. Selbstverständlich ändern sich die Abmessungen der Rippen 16 in Abhängigkeit vom Grad der Miniaturisierung der integrierten Halbleiteranordnung.
Im Verfahrensschritt 3 wird der im Bereich 18 liegende Teil der dielektrischen Schicht 12 entfernt. Dies geschieht wiederum durch konventionelle photolithographische Technik. Anschließend werden in die Oberfläche des Substrats 10 Störstellen eingebracht. Bei der Hersteilung komplementärer Transistoren in zwei vorgegebenen Halbleiterbereichen gehören die in die beiden Bereiche eingebrachten Störstellen dem entgegengesetzten Leitfähigkeitstyp an. Dementsprechend ist im betrachteten Beispiel im Bere'ch 18 die dielektrische Schicht 12 entfernt und es wird eine N-dotierte Halbleiterzone 20 erzeugt. Anschließend erfolgt eine erneute Maskierung mit einer dielektrischen Schicht, beispielsweise mit einer Siliziumdioxydschicht, so daß im Bereich 22 eine P-dotierte Halbleiterzone eingebracht werden kann, ohne daß die N-dotierte Halbleiterzone im Bereich 18 dabei beeinflußt werden würde.
Im vierten Verfahrensschritt wird zunächst die dielektrische Schicht 12 und durch Reoxydation entstandene Schichten entfernt. Anschließend wird selektiv auf die Oberfläche des Substrats 10 eine Epitaxieschicht 26 aufgewachsen. Der Prozeß wird dabei so gesteuert, daß auf den Rippen 16 keine Siliziumschicht aufwächst. Während der Entstehung der Epitaxieschicht diffundieren die Halbleiterzonen 24 und 20 in diese Schicht aus und bilden in der Nähe der Grenzfläche zwischen der Epitaxieschicht und dem Substrat eine Zone mit relativ niedrigem spezifischen Widerstand und in den oberen, zuletzt gebildeten Bereichen der Epitaxieschicht Zonen größeren spezifischen Widerstandes. Die Oberflächen konzentration der Störstellen in der Epitaxieschicht hängt von der Schichtdicke und der Oberflächenkonzentration der Störstellen in den Halbleiterzonen 24 und 20 ab. Durch Veränderungen dieser Parameter kann in den gebildeten Halbleiterbereichen die gewünschte Störstellenkonzentration eingestellt werden. Bei der Durchführung des Epitaxieprozesses wird vorzugsweise kein Dotierungsstoff im Reaktionskreis mitgeführt. Auf diese Weise erhalten die zwischen den dielektrischen Rippen 16 gebildeten Halbleiterbereiche eine von den Halbleiterzonen 20 und 24 bestimmte Dotierung. Nach dem Aufbringen der Epitaxieschicht 26 erfolgt eine Reoxydation, wobei sich eine Siliziumdioxydschicht 28 bildet. Eine der beiden vergrabenen Zonen 20 und 24 kann auch entfallen. Wird die N-dotierte Halbleiterzone 20 weggelassen, so wird die Epitaxieschicht während des Aufwachsens so dotiert, daß der N-leitende Halbleiterbereich entsteht. Die N-dotiertc Epitaxieschicht über der vergrabenen P-Halbleiterzone 24 wird durch Ausdiffusion dieser Halbleiterzone umdotiert, so daß ein P-Ieitender Halbleiterbereich entsteht. Die Kontrolle
der unterschiedlichen Dotierungen der beiden Halbleiterbereiche ist insbesondere bei der Herstellung von Feldeffekt-Transistoren sehr wichtig. Eine genaue Steuerung der Oberflächendotierung der Halbleiterbereiche kann in zweierlei Weise geschehen. Einmal durch Ausdiffusion aus zwei entgegengesetzt dotierten, vergrabenen Halbleiterzonen, was in F i g. 1 im Verfahrensschritt 3 dargestellt ist. Zum anderen durch Verwendung einer vergrabenen Halbleiterzone eines ersten Leitungstyps, die die Oberflächendotierung der Halbleiterbereiche des ersten Leitungstyps bestimmt. Die Oberflächendotierung in den Halbleiterbereichen des zweiten Leitungstyps wird durch Zufuhr von Störstellenmaterial des zweiten Leitungstyps während des Epitaxieprozesses festgelegt. In beiden Fällen verhindern die die einzelnen Halbleiterbereiche umgebenden Rippen 16 eine horizontale Selbstdotierung der vergrabenen Haibleiterzonen während des Epitaxieprozesses, so daß die Ausdehnung der gebildeten Halbleiterbereiche und damit deren Kapazität beträchtlich reduziert wird.
Im Verfahrensschritt 5 werden in der Siliziumdioxydschicht 28 die Fenster 30 und 32 für die Source und die Drain freigelegt. Durch Diffusion oder Ioneninplantation werden im Bereich dieser Fenster N-dotierten Source- und Draingebiete erzeugt. Auf diese Weise entsteht ein N-Kanal-Feldeffekt-Transistor 34. In entsprechender Weise werden in der Schicht 28 die öffnungen 36 und 38 freigelegt und in ihrem Bereich P-dotierte Source- und Drainzonen eines P-Kanal-Feldeffekt-Transistors 40 erzeugt. Es bleibt darauf hinzuweisen, daß die zur Herstellung von Feldeffekt-Transistoren angewandten Verfahrensschritte in ähnlicher Weise zur Herstellung bipolarer Transistoren, Widerstände und ähnlicher Bauelemente dienen können.
In F i g. 2 wird die Erfindung anhand einer Halbleiteranordnung mit komplementären, bipolaren Transistoren erläutert. Das erfindungsgemäße Verfahren zur Herstellung dieser Transistoren ist grundsätzlich dem in Verbindung mit Fig. I beschriebenen Verfahren ähnlich, es müssen jedoch beide Transistoren elektrisch isoliert werden. Aus diesem Grunde ist ein zusätzlicher Verfahrensschritt erforderlich, um den Transistor 42 elektrisch zu isolieren. Es wird eine P-leitende Zone 44 vorgesehen, die die hochleitende Halbleiterzone 20 isoliert. Man kann dies durch eine Doppeldiffusion im ίο Bereich des Fensters 18 erreichen (vergl. Verfahrensschritt 3). Es kann dabei entweder zunächst N-leitendes Störstellenmaterial und dann P-leitendes Störstellenmaterial mit größerer Diffusionsrate eindiffundiert werden, oder die beiden Diffusionen werden aufeinanderfolgend durchgeführt. Beim Aufwachsen der N-dotierten Epitaxieschicht 26 diffundiert das P-leitende Störstellenmaterial in der Zone 44 weiter in das Substrat 10 ein als das N-leitende Störstellenmaterial in der Zone 20. Auf diese Weise entsteht ein PN-Übergang, der den Transistor 42 elektrisch isoliert. In dy Schicht 28 wird ein Fenster 45 für die Basis des Transistors 42 und ein Fenster 62 für den Kollektor des Transistors 46 geöffnet. Durch Eindiffundieren geeigneter Störstellen entsteht die Kollektorzone 48 des Transistors 46 und die Basiszone 50 des Transistors 42. Nach erneuter Oxydation wird ein Fenster 52 für den Emitter und ein Fenster 54 für die Kollektor-Kontaktierungszone des Transistors 42 geöffnet. Im Bereich dieser Fenster werden anschließend die entsprechenden N-dotierten Zonen 58 und 60 gebildet. Mit Hilfe der Fenster 53 und 63 im Bereich des Transistors 46 werden in entsprechender Weise die P-dotierte Emitterzone und die Kollektor-Kontaktierungszone 64 bzw. 66 erzeugt. Schließlich erfolgt in bekannter Weise die metallische Kontaktierung der einzelnen Zonen, was in der Zeichnung nicht dargestellt ist.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen, bei dem auf Teilen der Oberfläche eines Halbleitersubstrats Isolationszonen aus oxidiertem Halbleitermaterial erzeugt werden und auf den von oxidiertem Halbleitermaterial freien Teüen der ODerfläche des Halbleitersubstrats eine mit der Oberfläche der Isolationszonen abschließende Epitaxieschicht aufgewachsen wird, in die die weiteren die Halbleiteranordnung vervollständigenden Halbleiterzanen eingebracht werden, dadurch gekennzeichnet, daß auf die Oberfläche des Halbleitersubstrats zunächst eine die Oxidation des Halbleitermaterials verhindernde dielektrische Schicht aufgebracht wird, daß in der dielektrischen Schicht netzartige Fenster freigelegt werden, die jeweils einen bestimmten Oberflächenbereich des Halbleitersubstrats umschließen, daß in einem Oxidationsprozeß im Bereich der Fenster die Isolationszonen erzeugt werden, daß die dielektrische Schicht entfernt wird und daß schließlich auf die dabei freigelegten Teile der Oberfläche des Halbleitersubstrats die Epitaxieschicht aufgewachsen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Aufwachsen der Epitaxieschicht in den freigelegten Teilen der Oberfläche durch Einbringen geeigneter Störstellen der Halbleiterzonen vorgegebenen Leitungstyps gebildet werden.
3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß als Epitaxieschicht eine Epitaxieschicht des zu dem der Halbleiterzone entgegengesetzten Leitungstyps aufgewachsen wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß zur Herstellung komplementärer Halbleiteranordnungen nach dem Oxydationsprozeß zur Erzeugung der Isolationszonen die dielektrische Schicht von ersten Oberflächenbereichen des Substrats entfernt wird und dort Halbleiterzonen eines ersten Leitungstyps eingebracht werden, daß nach Aufbringen einer weiteren dielektrischen Schicht diese dielektrischen Schichten von zweiten Oberflächenbereichen des Substrats entfernt werden und dort Halbleiterzonen des zweiten Leitungstyps eingebracht werden und daß nach vollständiger Entfernung der dielektrischen Schichten die Epitaxieschicht aufgebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß in die ersten oder zweiten Oberflächenbereiche zusätzlich zu den Störstellen des einen Leitungstyps auch Störstellen des entgegengesetzten Leitungstyps eingebracht werden, die im Vergleich zu den Störstellen des einen Leitungstyps unterschiedliche Diffusionsraten aufweisen.
DE2317577A 1972-06-19 1973-04-07 Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen Expired DE2317577C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US263881A US3861968A (en) 1972-06-19 1972-06-19 Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition

Publications (2)

Publication Number Publication Date
DE2317577A1 DE2317577A1 (de) 1974-01-17
DE2317577C2 true DE2317577C2 (de) 1983-12-01

Family

ID=23003639

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2317577A Expired DE2317577C2 (de) 1972-06-19 1973-04-07 Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen

Country Status (7)

Country Link
US (1) US3861968A (de)
JP (1) JPS5148956B2 (de)
CA (1) CA992219A (de)
DE (1) DE2317577C2 (de)
FR (1) FR2189871B1 (de)
GB (1) GB1360188A (de)
IT (1) IT983948B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
JPS50147682A (de) * 1974-05-15 1975-11-26
US3998673A (en) * 1974-08-16 1976-12-21 Pel Chow Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
JPS5146083A (en) * 1974-10-18 1976-04-20 Hitachi Ltd Handotaisochino seizohoho
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
US4047285A (en) * 1975-05-08 1977-09-13 National Semiconductor Corporation Self-aligned CMOS for bulk silicon and insulating substrate device
US3972754A (en) * 1975-05-30 1976-08-03 Ibm Corporation Method for forming dielectric isolation in integrated circuits
US4005469A (en) * 1975-06-20 1977-01-25 International Business Machines Corporation P-type-epitaxial-base transistor with base-collector Schottky diode clamp
US4056415A (en) * 1975-08-04 1977-11-01 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material
US4069094A (en) * 1976-12-30 1978-01-17 Rca Corporation Method of manufacturing apertured aluminum oxide substrates
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
JPS54115084A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
JPS5565859U (de) * 1979-09-12 1980-05-07
US4309716A (en) * 1979-10-22 1982-01-05 International Business Machines Corporation Bipolar dynamic memory cell
JPS5570043A (en) * 1979-10-22 1980-05-27 Hitachi Ltd Fabricating method of semiconductor device having isolating oxide region
US4487639A (en) * 1980-09-26 1984-12-11 Texas Instruments Incorporated Localized epitaxy for VLSI devices
JPS57176746A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit and manufacture thereof
US5134090A (en) * 1982-06-18 1992-07-28 At&T Bell Laboratories Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy
JPS59201440A (ja) * 1983-04-30 1984-11-15 Toshiba Corp 半導体装置及びその製造方法
GB2142185A (en) * 1983-06-22 1985-01-09 Rca Corp Mosfet fabrication method
DE3478170D1 (en) * 1983-07-15 1989-06-15 Toshiba Kk A c-mos device and process for manufacturing the same
US4633290A (en) * 1984-12-28 1986-12-30 Gte Laboratories Incorporated Monolithic CMOS integrated circuit structure with isolation grooves
US5135884A (en) * 1991-03-28 1992-08-04 Sgs-Thomson Microelectronics, Inc. Method of producing isoplanar isolated active regions
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
US5811865A (en) * 1993-12-22 1998-09-22 Stmicroelectronics, Inc. Dielectric in an integrated circuit
US6171913B1 (en) * 1998-09-08 2001-01-09 Taiwan Semiconductor Manufacturing Company Process for manufacturing a single asymmetric pocket implant
US6624486B2 (en) * 2001-05-23 2003-09-23 International Business Machines Corporation Method for low topography semiconductor device formation
US6525340B2 (en) 2001-06-04 2003-02-25 International Business Machines Corporation Semiconductor device with junction isolation
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
US20090087967A1 (en) * 2005-11-14 2009-04-02 Todd Michael A Precursors and processes for low temperature selective epitaxial growth
JP2008244105A (ja) * 2007-03-27 2008-10-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
KR101223417B1 (ko) * 2007-12-18 2013-01-17 삼성전자주식회사 반도체 소자 및 이의 제조방법
CN103943471B (zh) * 2014-05-06 2017-05-10 上海先进半导体制造股份有限公司 外延层形成方法及半导体结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3296040A (en) * 1962-08-17 1967-01-03 Fairchild Camera Instr Co Epitaxially growing layers of semiconductor through openings in oxide mask
US3206339A (en) * 1963-09-30 1965-09-14 Philco Corp Method of growing geometricallydefined epitaxial layer without formation of undesirable crystallites
US3340598A (en) * 1965-04-19 1967-09-12 Teledyne Inc Method of making field effect transistor device
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3449643A (en) * 1966-09-09 1969-06-10 Hitachi Ltd Semiconductor integrated circuit device
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
US3447046A (en) * 1967-05-31 1969-05-27 Westinghouse Electric Corp Integrated complementary mos type transistor structure and method of making same
FR1601776A (fr) * 1967-12-05 1970-09-14 Sony Corp Procédé de fabrication de circuits semi-conducteurs intégrés et circuits ainsi obtenus
US3502951A (en) * 1968-01-02 1970-03-24 Singer Co Monolithic complementary semiconductor device
US3550292A (en) * 1968-08-23 1970-12-29 Nippon Electric Co Semiconductor device and method of manufacturing the same
NL7101307A (de) * 1970-02-03 1971-08-05
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure

Also Published As

Publication number Publication date
FR2189871B1 (de) 1977-07-29
JPS5148956B2 (de) 1976-12-23
DE2317577A1 (de) 1974-01-17
FR2189871A1 (de) 1974-01-25
JPS4952588A (de) 1974-05-22
IT983948B (it) 1974-11-11
CA992219A (en) 1976-06-29
GB1360188A (en) 1974-07-17
US3861968A (en) 1975-01-21

Similar Documents

Publication Publication Date Title
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2926874C2 (de)
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2823967C2 (de)
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE2627922A1 (de) Halbleiterbauteil
DE3784974T2 (de) Selbstjustierter vlsi bipolarer transistor.

Legal Events

Date Code Title Description
OD Request for examination
8125 Change of the main classification

Ipc: H01L 21/76

8126 Change of the secondary classification

Ipc: H01L 27/10

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee