DE2558925C2 - Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung - Google Patents

Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung

Info

Publication number
DE2558925C2
DE2558925C2 DE2558925A DE2558925A DE2558925C2 DE 2558925 C2 DE2558925 C2 DE 2558925C2 DE 2558925 A DE2558925 A DE 2558925A DE 2558925 A DE2558925 A DE 2558925A DE 2558925 C2 DE2558925 C2 DE 2558925C2
Authority
DE
Germany
Prior art keywords
conductive
zone
layer
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2558925A
Other languages
English (en)
Other versions
DE2558925A1 (de
Inventor
Shintaro Ito
Masanori Nakai
Junichi Nakamura
Yoshio Yokohama Nishi
Satoshi Shinozaki
Yukuya Tokumaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14879774A external-priority patent/JPS5415396B2/ja
Priority claimed from JP50001913A external-priority patent/JPS5182583A/ja
Priority claimed from JP14879574A external-priority patent/JPS5513584B2/ja
Priority claimed from JP14879674A external-priority patent/JPS5426471B2/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2558925A1 publication Critical patent/DE2558925A1/de
Application granted granted Critical
Publication of DE2558925C2 publication Critical patent/DE2558925C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • H01L21/8226Bipolar technology comprising merged transistor logic or integrated injection logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233Integrated injection logic structures [I2L]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

c) in der isolierenden Oxidschicht (113) eine erste
Öffnung (114) gebildet wird, 15 Die Erfindung betrifft ein Verfahren zur Herstellung
d) in einem ersten Diffusionsschritt die epitakti- einer Halbleiter-Schaltungsarordung nach dem Obersche Halbleiterschicht (112) durch die erste öff- begriff des Patentanspruches 1.
nung (114) mit einem Dotierstoff des ersten Lei- Aus der US-PS 33 28 214 ist ein derartiges Verfahren
tungstyps zur Bildung eines ersten Bereichs zur Herstellung einer Halbleiter-Schaltungsanordnung
(116) dös ersten Leitungstyps dotiert wird, der 20 bekannt, bei dem eine Halbleiterschicht mit einem ent-
a'as Halbleitersubstrat(Hi)erreicht,und gegengesetzten Leitungstyp auf einem HaJbleitersub-
e) in einem zweiten Diffusionsschritt der erste Be- strat des einen Leitungstyps ausgebildet wird. Eine Isoreich (116) durch die erste Öffnung (114) mit lierschicht wird auf die Halbleiterschicht aufgebracht einem Dotierstoff des entgegengesetzten Lei- und mit ersten Öffnungen versehea Durch diese ersten tungstyps so dotiert wird, daß ein zweiter Be- 25 Öffnungen wird die Halbleiterschicht mit einem Dotierreich (118) mit dem entgegengesetzten Lei- stoff des einen Leitungstyps dotiert, so daß ein das HaIbtungstyp in dem ersten Bereich (116) ausgebil- leitersubstrat erreichender Bereich des einen Leitungsdetwird, typs entsteht Bei offengehaltenen ersten Öffnungen
. wird sodann in den Bereich des einen Leitungstyps ein dad ure ^gekennzeichnet, daß zur Herstel- 30 Dotierstoff des entgegengesetzten Leitungstyps eingelung einer ir„2grierten Injektions-Schaltungsanord- bracht, so daß ein Bereich des entgegengesetzten Leinun8 tungstyps im Bereich des einen Leitungstyps entsteht . , _ Weiterhin ist aus der US-PS 35 60 278 ein Ausrichdl) auf dem durch die erstü öffrnng (114) freigeleg- tungsprozeß für die Herstellung von Halbleitervorrichten Abschnitt der Halbleiterschicht (112) und 35 tungen bekannt, bei dem eine Diffusion in oxydierender auf άζτ isolierenden Oxidschicht (113) eine, Atmosphäre vorgenommen wird. Die US-PS 34 89 622 einen Dotierstoff des ersten Leitungstyps ent- beschreibt ein Verfahren zur Herstellung von Transistohaltende Siliziumoxidschicht (115) gebildet ren für hohe Frequenzen, bei dem dotierte Siliziumoxidwird, schichten dazu verwendet werden, eine Diffusion von d2) im ersten Diffusionsschntt durch die erste öff- 40 Bor in ein Halbleitersubstrat hinein vorzunehmen' nung (114) der in der Siliziumoxidschicht (115) Schließlich ist es noch aus »Electronics«, Bd 47 H 20 enthaltene Dotierstoff in die Halbleiterschich; 3. Okt 1974, Seiten 111-118, bekannt daß auch bei der (112) in einer eine hohe Temperatur aufweisen- Herstellung von I2L-Schaltkreisen (I2L - integrierte Inden, nicht oxydierenden Atmosphäre eindiffun- jektions-Logik) verschiedene Diffusionsschritte für ei-
.. J0J.!1"1 .. .. u , 45 nen Dotierstofftyp gleichzeitig ausgeführt werden kön-
e 1) die Siliziumoxidschicht (115) durch eine ätzende nen.
Lösung entfernt wird, um die isolierende Oxid- Die z. B. aus der Literaturstelle »Electronics« bekann-
schicht (113) und den ersten Bereich (116) frei- ten I2L-Schaltungsar.ordnungen haben den Vorteil, daß
zulegen, sie einfacher aufgebaut sind, mit höherer Ausbeute her-
cl) dann durch die isolierende Oxidschicht (113) ei- 50 gestellt und dichter integriert werden können als es bei
ne zweite Öffnung (117) ausgebildet wird, Schaltungen in Transistor-Transistor-Logik (TTL) der
e2) der erste Bereich (116) und die Halbleiter- Fall ist Dieser I2L-Schaltungstyp wird auch als Logikschicht (112) durch die erste und zweite öffnung schaltung mit vereinigten Transistoren (Merged Transi- (114, 117) im zweiten Diffusionsschritt in einer stör Logic MTL) bezeichnet; er enthält einen auf dem oxydierenden Atmosphäre so dotiert werden, 55 Halbleitersubstrat gebildeten Schalttransistor oder verdaß im ersten Bereich (116) der zweite Bereich tikalen Transistor sowie einen ebenfalls auf dem HaIb-(118) und in der Halbleiterschicht (112) ein drit- leitersubstrat gebildeten lateralen Transistor zum Injiter Bereich (119) des entgegengesetzten Lei- zieren von Minoritätsladungsträgern in die Basiszone tungstyps gebildet werden, des Schahtransistors.
c2) in der isolierenden Oxidschicht (113) über dem M Eine solche Halbleiter-Schaltungsanordnung ist z. B. aktiven Bereich der Halbleiter-Schaltungsan- auf einem Halbleitersubstrat eines beliebigen Leitungsordnung eine dritte öffnung (121) gebildet wird typs mit Hilfe eines epitaktischen Aufwachsverfahrens
n .. . . .„ . aus der Dampfphase eine η-leitende Halbleiterschicht
f) in einem dritten Diffusionsschritt die Halblei- gebildet, und in die η-leitende Halbleiterschicht wird ein
terschicht (112) durch die dritte öffnung (121) 65 p-Dotierstoff, beispielsweise Bor. mit einer Konzentra-
mit einem Dotierstoff des ersten Leitungstyps tion über 10" bis 1019 Atomen/cm3 diffundiert, damit
zur Bildung eines vierten Bereiches (122) des erste und zweite p-leitende Zonen erzeugt werden
ersten Leitungstyps dotiert wird. Dann wird ein beispielsweise aus Phosphor bestehender
n-Dotierstoff in die erste p-Ieitende Zone mit einer Konzentration von ΙΟ18 bis ΙΟ21 Atomen/cm3 zur Bildung einer η-leitenden Zone diffundiert Die auf diese Weise hergestellte PL-Schaltung enthält einen lateralen PNP-Transistor mit einem Emitter, einer Basis und einem Kollektor, die von der zweiten p-leitenden Zone, der η-leitenden Halbleiterschicht bzw. der ersten p-leitenden Zone gebildet sind, sowie einen vertikalen NPN-Transistor init einem Emitter, einer Basis und einem Kollektor, die von der n-leitenden Halbleiterschicht, der to ersten p-leitenden Zone bzw. der η-leitenden Zone gebildet sind.
Der Leistungsverbrauch der I2L-Halbleiter-Schaltungsanordnung wird stark vom Stromverstärkungsf aktor acpNp des lateralen PNP-Transistors beeinflußt, dessen Basis an Masse liegt; wenn der Verstärkungsfaktor ocpNP gegen den Wert 1 geht, nimmt der Leistungsverbrauch ab. Außerdem werden die Werte der Ausgangsbelastbarkeit, der Rauschgrenze usw. stark von den Eigenschaften des vertikalen NPN-Transistors, insbesondere vom Siromversiärkungsfakior pnpn des vertikalen NPN-Transistors beeinflußt, dessen Emitter an Masse liegt Aus diesem Grund ist es bei der I2L-Halbleiter-Schaltungsanordnung notwendig, gleichzeitig die Stromverstärkungsfaktoren «psp und ßim* beider Transistoren zu erhöhen.
Bei einer solchen herkömmlichen Halbleiter-Schaltungsanordnung ist es zwar relativ einfach, die Rekombination der Ladungsträger in der Basiszone durch ein geeignetes Auswählen der Dotierstoffkonzentration in den Emitter- und Basiszonen des lateralen PNP-Trans·- stors herabzusetzen, doch wird die Weite der Basiszone von der Genauigkeit der beim Photoätzverfahren verwendeten Maske bestimmt und somit auf einen Wert von 5 bis 10 μπι in Bereichen dicht bei der Maske begrenzt
Da die Emitterzone und die Kollektorzone durch Diffundieren eines p-Dotierstoffs in die η-leitende Halbleiterschicht an zwei Oberflächenbereichen dieser n-leitenden Halbleiterschicht gebildet werden, hat die zwisehen diesen zwei diffundierten Zonen erzeugte Basiszone überdies auch die Neigung, ihre Weiie in der Tiefenrichtung zu erhöhen, was dazu führt, daß der Wirkungsgrad des Ladungsträgertransports mit der Tiefe abnimmt Da die Emitterdiffusionszone halbkugelförmig ist, ist der Dotierstoff-Konzentrationsgradient an der Emitter-Basis-Übergangsfläche flach, was den Wirkungsgrad der Ladungstiäger-Injektion herabsetzt Aus diesem Grund ist es schwierig, den Stromverstärkungsfaktor ctPNP des lateralen PNP-Transistors zu verbes- sern. Andererseits werden doppelt diffundierte Zonen (die n-leiiende Zone und die erste p-leitende Zons) und die η-leitende Halbleiterschicht zur Bildung des vertikalen NPN-Transisiors verwendet, und da die n-leitende Halbleiterschicht als Emitter benutzt wird, muß ihre Dotierstoffkonzentration herabgesetzt werden, wenn die p-Ieitende Zone als Basis verwendet wird. Außerdem wird an die aus der η-leitenden Halbleiterschicht injizierten Ladungsträger ein elektrisches Verzögerungsfeld angelegt. Die Verbesserung des Stromver- eo Stärkungsfaktors 0npn des vertikalen NPN-Transistors wird auf diese Weise stark eingeschränkt Da die Basis des lateralen PNP-Transistors und der Emitter des vertikalen NPN-Transistors von einer gemeinsamen Zone (der η-leitenden Halbleiterschicht) Gebrauch machen, und da der Kollektor des lateralen PNP-Transistors die Basis des vertikalen NPN-Transistors eine gemeinsame Zone (die erste p-leitende Zone) benutzen, werden dort, wo die Dotierstoffkonzentrationen der Emitter- und Basiszonen mit passenden Werten zur Erzielung einer Verbesserung des Ladungsträgertransportwirkungsgrades und des Ladungsträgerinjektionswirkungsgrades eines Transistors ausgewählt werden, der Ladungsträgerinjektionswirkungsgrad und der Ladungsträgertransportwirkungsgrad des anderen Transistors herabgesetzt Es ist daher nicht möglich, gleichzeitig die Stromverstärkungsfaktoren beider Transistoren zu verbessern.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren nach dem Oberbegriff des Patentanspruches 1 für eine ^-Schaltungsanordnung verwendbar zu machen, derart, daß die Maskierung sehr viel einfacher durchgeführt werden kann und trotzdem eine äußerst genaue Selbstausrichtung erreicht wird.
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen MerkmaJe gelöst
Vorteilhafte Weiterbildungen ar- Erfindung ergeben sich aus den Patentansprüchen 2 uno 3.
Die Erfindung ermöglicht die Herstellung von einer ^-Schaltungsanordnung mit einfacher Justierung, genauer Selbstausrichtung, einem niedrigen Produkt aus Leist'sag und Verzögerung, einer hohen Ausgangsbelastbarkeit und einem großen Rauschabstand.
Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels und der Fig. IA bis IH erläutert, in denen die Schaltungsanordnung im Schnitt in den verschiedenen Verfahrensschritten gezeigt ist
Nach F i g. 1A wird auf einem n-Ieitenden Halbleitersubstrat 111 mit einem spezifischen Widerstand von 0,01 bis 10 Ohm · cm und einer Dicke von 400 bis 500 μηι, das dadurch hergestellt worden ist, daß in ein Siliziumplättchen ein Donatordotierstoff, beispielsweise Phosphorantiinon oder Arsen, durch Diffusion oder Ionenimplantation eingebracht worden ist, zunächst eine erste p-leitende Halbleiterschicht durch epitiJitisches Aufwachsen aus der Dampfphase gebildet, die Bor mit einer Konzentration von 1015 bis 10'7 Atomen/cm3 enthalt. Die Halbleiterschicht 112 kann auch dadurch gebildet werden, daß Siliziumtetrachlorid mit Wasserstoff bei einer erhöhten Temperatur von beispielsweise 1100° C reduziert wird.
Wie F i g. 1B zeigt, wird auf der Oberfläche der p-leitenden Halbleiterschicht 12 dann ein isolierender Oxidfilm 113 (im Anspruch 1 als isolierende Oxidschicht bezeichnet) gebildet, in dem mittels eines Photoätzverfahrens wahlweise erste Öffnungen 114 erzeugt werden. Anschließend wird eine einen Donatordotierstoff, beispielsweise Phosphor enthaltende Siliziumoxidschicht 115 durch epitaktisches Aufwachsen aus der Dampfphase tii niedriger Temperatur so gebildet, daß die öffnungen 114 und von dem Oxidfilm 113 freigelegte Abschnitte der p-leütfnden Halbleiterschicht il2 überzogen werden. Bei der Durchführung des Aufwachsens aus der Dampfphase wird die Oxidschicht 115 auf den Halbleiterabschnitten und dem Oxidfilm 113 mit einem Mischungsverhältnis aus Siliziumwasserstoff und Sauerstoff gebildet, das entsprechend der gewünschten Dotierstoffkonzentration ausgewählt ist, wobei eine Temperatur zwischen 400 bis 5000C gewählt wird. Die Halbleiteranordnung mit der Siliziumoxidschicht 115 wird dann für die Dauer von etwa 30 Minuten bis 2 Stunden in einer nichtoxidierenden Atmosphäre unberührt gelassen, die auf einer hohen Temperatur von beispielsweise 1000 bis 1100° C gehalten ist und die ein nichtoxidierendes Gas wie Stickstoff enthält, damit unmittelbar
5
unter den ersten öffnungen 114 eine erste η-leitende de Halbleiterschicht 112 kann durch Diffusion erzeugt Diffusionszone 116 entsteht, die sich so durch die p-lei- werden, und der die p-leitende Halbleiterschicht tende Halbleiterschicht 112 erstreckt, daß sie das n-lei- überdeckende Isolierfilm 113 kann ein thermischer tende Substrat 111 erreicht Bei dem in Fig. ID darge- Oxidfilm oder ein durch Aufwachsen aus der Dampfstellten Verfahrensschritt wird die Siliziumoxidschicht s phase gebildeter Oxidfilm sein. 115 dann mit Hilfe einer Ätzlösung entfernt, die Fluß- Die nach dem oben beschriebenen Verfahren herge-
säure, Salpetersaure und Wasser im Verhältnis von stellte I2L-Halblei leitvorrichtung enthält einen lateralen 4 :1 :90 enthält, damit der Oxidfilm 113 und die Ober- Transistor und einen vertikalen Transistor. Die Basiszofläche der ersten n-Ieitenden Zone 116 (erster Bereich) ne des lateralen Transistors hat eine gleichmäßige Weidurch die öffnungen 114 freigelegt werden. Die Ober- io te in ihrer gesamten Tiefe, und sie ist äußerst schmal; an gangsränder der ersten η-leitenden Zonen 116 verlaufen der Übergangsfläche zwischen den Emitter- und Basisin horizontaler Richtung bis über etwa 80% der Tiefe zonen entsteht ein passender Dotierstoffkonzentradieser Zonen. Dann werden in ausgewählter Weise mit tionsgradient, so daß es möglich ist, ein elektrisches BeHilfe des Photoätzverfahrens zweite Öffnungen 117 schleunigungsfeld zum Injizieren von Ladungsträgern durch den Oxidfilm 113 zwischen den öffnungen 114 15 aus der Emitterzone anzulegen. Hinsichtlich des vertigebildet Wie F i g. 1E zeigt, wird dann Bor, beispielswei- kalen Transistors ist es möglich, die Dotierstoffkonzense Bortrioxid, bei einer Diffusionstemperatur von 1000 tration der Emitterzone höher als die der Basiszone zu bis 1040° C durch die ersten und zweiten öffnungen 114 machen und die Dichte der Rekombinationszentren in bzw. 117 in die ersten η-leitenden Zonen und in die der Basiszone herabzusetzen. Somit hat auch der vertip-Ieitende Halbleiterschicht 112 diffundiert, damit zwei- 20 kale Transistor einen hohen Stromverstärkungsfaktor te und dritte (p-leitende) Bereiche bzw. Zonen 118 bzw. und ein ausgezeichnetes Hochfrequenzverhalten. Aus 119 in der ersten η-leitenden Zone 116 bzw. in der p-lei- diesem Grund weist die !^-Halbleitervorrichtung ein tenden Schicht 112 gebildet werden. Nach der Bildung niedriges Produkt aus Leistung und Verzögerung, eine der p-leitenden Zonen 118 und 119 werden nach F i g. 1F hohe Ausgangsbelastbarkeit und einen weiten Rausch-Siliziumoxidfilme 120e und 120Λ auf den in den Öffnun- 25 abstand auf.
gen 114 und 117 freiliegenden Oberflächen der p-leiten-
den Zonen 118 und 119 gebildet, indem eine thermische Hierzu 1 Blatt Zeichnungen
Diffusion in einer oxidierenden Atmosphäre durchge-
führt wird. Anschließend wird durch den anderen Abschnitt des Oxidfilms 113 zwischen den öffnungen 114 mit Hilfe des Photoätzverfahrens eine dritte öffnung 121 gebildet Durch diese öffnung 121 wird dann Phosphor in Form von Phosphorpentoxid in die p-leitende Halbleiterschicht 112 in einer oxidierenden Atmosphäre diffundiert, die bei einer Temperatur von etwa 900 bis 1000°C gehalten ist damit ein vierter (n-leitendcf) Bereich 122 cfzcügi wird, wie in Fig. IG dargestellt ist Die freiliegenden Oberflächen der vierten Bereiche bzw. Zonen 122 werden dann wieder mit Siliziumoxidfilmen 123 bedeckt Durch die Siliziumoxidfilme 120a, 120b und 123 auf den p-leitenden Zonen 118 und 119 und den η-leitenden Zonen 122 werden dann öffnungen gebildet und auf den freiliegenden Oberflächen der Zonen 118, 119 und 122 wird ein zur Bildung von Elektroden geeignetes Metall, beispielsweise Aluminium, im Vakuum durch die öffnungen mit einer Dicke von mehreren μπι abgeschieden, damit Elektroden 124, 125 und 126 für die Zonen 118,119 bzw. 122 entstehen, wie Fig. IH zeigt Am η-leitenden Halbleitersubstrat 111 wird ein nicht dargestellter Masseanschluß gebildet
Die in der oben beschriebenen Weise hergestellte ^-Halbleiterschaltung enthält einen lateralen PNP-Transistor mit einem Emitter, einer Basis und einem Kollektor, die von der zweiten (p-leitenden) Zone 118, der ersten (η-leitenden) Zone 116 und der p-leitenden Schicht 112 gebildet sind, sowie einen vertikalen NPN-Transistor mit einem Emitter, einer Basis und einem Kollektor, die von dem η-leitenden Halbleitersubstrat 111, der p-leitenden Halbleiterschicht 112 and der vierten (η-leitenden) Zone 122 gebildet sind. Die dritte (p- leitende) Zone wirkt als ohmsche Kontaktzone für die p-leitende Halbleiterschicht 112
Bei dem oben beschriebenen Ausführungsbeispiel ist es möglich, die Leitungstypen der verschiedenen Bereiche oder Zonen umzukehren. Das heißt in anderen Wor- es ten, daß das Substrat p-leitend gemacht werden kann und daß die Leitungstypen der anderen Zonen und der Schicht entsprechend umgekehrt werden. Die p-leiten-

Claims (3)

1 2
2. Verfahren nach Anspruch 1, dadurch gekenn-Patentansprüche: zeichnet, daß die erste Öffnung (114) kreisförmig
ausgebildet wird und daß die zweiten und dritten
1. Verfahren zur Herstellung einer Halbleiter- Öffnungen (117, 121) durch die kreisförmige erste
Schaltungsanordnung, bei dem 5 Öffnung (114) umgeben werden.
3. Verfahren nach Anspruch 1, dadurch gekenn-
a) auf einem Halbleitersubstrat (111) mit einem zeichnet, daß die erste Öffnung (114) gitterförmig ersten Leitungstyp eine epitaktische Halbleiter- ausgebildet wird und daß die zweiten und dritten schicht (112) mit einem entgegengesetzten Lei- Öffnungen (117, 121) jeweils innerhalb der ersten tungstyp gebadet wird, 10 gitterförmigen Öffnung (114) ausgebildet werden.
b) auf der epitaktischen Halbleiterschicht (112) eine isolierende Oxidschicht (113) aufgebracht
DE2558925A 1974-12-27 1975-12-29 Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung Expired DE2558925C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14879774A JPS5415396B2 (de) 1974-12-27 1974-12-27
JP50001913A JPS5182583A (en) 1974-12-27 1974-12-27 Handotaisochino seizohoho
JP14879574A JPS5513584B2 (de) 1974-12-27 1974-12-27
JP14879674A JPS5426471B2 (de) 1974-12-27 1974-12-27

Publications (2)

Publication Number Publication Date
DE2558925A1 DE2558925A1 (de) 1976-07-08
DE2558925C2 true DE2558925C2 (de) 1985-10-31

Family

ID=27453504

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2558925A Expired DE2558925C2 (de) 1974-12-27 1975-12-29 Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE2560576A Expired DE2560576C2 (de) 1974-12-27 1975-12-29 Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2560576A Expired DE2560576C2 (de) 1974-12-27 1975-12-29 Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung

Country Status (4)

Country Link
US (1) US4058419A (de)
DE (2) DE2558925C2 (de)
FR (1) FR2334204A1 (de)
GB (1) GB1528027A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317081A (en) * 1976-07-30 1978-02-16 Sharp Corp Production of i2l device
DE2652103C2 (de) * 1976-11-16 1982-10-28 Ibm Deutschland Gmbh, 7000 Stuttgart Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung
US4180827A (en) * 1977-08-31 1979-12-25 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
CA1116309A (en) * 1977-11-30 1982-01-12 David L. Bergeron Structure and process for optimizing the characteristics of i.sup.2l devices
US4168999A (en) * 1978-12-26 1979-09-25 Fairchild Camera And Instrument Corporation Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques
US4317690A (en) * 1980-06-18 1982-03-02 Signetics Corporation Self-aligned double polysilicon MOS fabrication
US4446611A (en) * 1980-06-26 1984-05-08 International Business Machines Corporation Method of making a saturation-limited bipolar transistor device
DE3136731A1 (de) * 1981-09-16 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung
US5759902A (en) * 1986-09-26 1998-06-02 Analog Devices, Incorporated Method of making an integrated circuit with complementary junction-isolated bipolar transistors
CN102299070A (zh) * 2010-06-22 2011-12-28 无锡华润上华半导体有限公司 横向pnp晶体管的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3472710A (en) * 1967-04-20 1969-10-14 Teledyne Inc Method of forming a field effect transistor
US3489622A (en) * 1967-05-18 1970-01-13 Ibm Method of making high frequency transistors
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices
FR2051714A1 (en) * 1969-07-12 1971-04-09 Tokyo Shibaura Electric Co High frequency transistors
DE2262297C2 (de) * 1972-12-20 1985-11-28 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau
US3919005A (en) * 1973-05-07 1975-11-11 Fairchild Camera Instr Co Method for fabricating double-diffused, lateral transistor
US3873989A (en) * 1973-05-07 1975-03-25 Fairchild Camera Instr Co Double-diffused, lateral transistor structure
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
US3982266A (en) * 1974-12-09 1976-09-21 Texas Instruments Incorporated Integrated injection logic having high inverse current gain

Also Published As

Publication number Publication date
US4058419A (en) 1977-11-15
FR2334204A1 (fr) 1977-07-01
GB1528027A (en) 1978-10-11
DE2560576C2 (de) 1985-10-31
DE2558925A1 (de) 1976-07-08
FR2334204B1 (de) 1978-05-26

Similar Documents

Publication Publication Date Title
DE2954501C2 (de)
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE2823967C2 (de)
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2718449C2 (de)
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2422912A1 (de) Integrierter halbleiterkreis
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE4240205C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, insb. eines Bipolartransistors
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2246147C3 (de) Verfahren zur Herstellung integrierter Halbleiteranordnungen
DE2064084C2 (de) Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht
DE4231829A1 (de) Planares Halbleiterbauteil
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE3784974T2 (de) Selbstjustierter vlsi bipolarer transistor.
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE1947299A1 (de) Transistor mit hohem Emitterwirkungsgrad und niedrigem Basiswiderstand sowie Verfahren zu seiner Herstellung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2053776A1 (de) Integrierte Halbleiteranordnung
DE4309898A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2560576

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2560576

AH Division in

Ref country code: DE

Ref document number: 2560576

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP